JPS6235393A - 汎用グラフイツクデイスプレイ装置 - Google Patents

汎用グラフイツクデイスプレイ装置

Info

Publication number
JPS6235393A
JPS6235393A JP60174183A JP17418385A JPS6235393A JP S6235393 A JPS6235393 A JP S6235393A JP 60174183 A JP60174183 A JP 60174183A JP 17418385 A JP17418385 A JP 17418385A JP S6235393 A JPS6235393 A JP S6235393A
Authority
JP
Japan
Prior art keywords
pixel data
priority
data storage
storage unit
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60174183A
Other languages
English (en)
Inventor
梅野 貢一
小山 武信
勉 鶴岡
秀雄 山口
大月 俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Keiki Inc
Original Assignee
Tokyo Keiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Keiki Co Ltd filed Critical Tokyo Keiki Co Ltd
Priority to JP60174183A priority Critical patent/JPS6235393A/ja
Publication of JPS6235393A publication Critical patent/JPS6235393A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、空間情報を表現するラスタ・スキャン方式の
汎用グラフィックディスプレイ装置に関し、特に、多重
像を簡易に表現し得る汎用グラフィックディスプレイ装
置に関する。
[従来の技術] 一般に、この種のディスプレイ装置は、第4図に示すよ
うに、画像生成装置lOと、リフレッシュバッファ20
と、画像表示装置30と、カラー用のCRTディスプレ
イ40とを備えて構成される。
画像生成袋F11toは、マイクロコンピュータを有し
て構成され、表現目的物の線分、点、領域表現等の画像
ブタ−を形成すると共に、この画像データを、上記リフ
レッシュバッファの画素配列に変換する処理、即ち、ス
キャン変換を行う。
リフレッシュバッファ20は、半導体記憶素子を、CR
Tディスプレイ40の画面の画素配列に対応して配置し
た画素データ記憶ユニットにより構成される。各画素は
、カラー画像の表現に対応すべく、赤、緑、宵の各色に
4ビツトずつ割り当てたビット幅のメモリ容量を持つ、
これら各画素に、空間情報に対応する色情報を格納する
ことにより、表現すべき画面の情報が書込まれる。この
メモリは、CRTディスプ、レイ40のスキャンに同期
して順次読出される。
なお、画素データ記憶ユニットは、1ビツトないし数ビ
ットのビット幅を持つ画素からなる仮想的な記憶プレー
ンを考え、このプレーンを複数枚重ね合せて1ユニツト
を構成すると考えることもできる。この場合には、各記
憶プレーンが色の要素を表わし、それぞれの記憶プレー
ンに、その色要素に対応する空間情報を書込むことにな
る。そして、各色要素の空間情報を重ね合せることによ
り、所定の画像が表現されることになる。  −画像表
示装置30は、第5図に示すように、上記リフレッシュ
バッファ20をテスタスキャンするためのアドレスを形
成するテスタスキャン発生器31と、形成されたアドレ
スを保持し、上記リフレッシュバッファ20に送るx、
Yアドレスレジスタ32、33と、該リフレッシュバッ
ファ20から読出された当該画素における画素データを
一時格納する画素データレジスタと34と、該画素デー
タをディジタル−アナログ変換するD/A変換器35と
を備えて構成される6 従来、この種のグラフィック装置によりカラー画像を表
示する場合は、上記画像生成装置10により、表現した
い物体の空間情報および色情報を形成すると共に、画素
配列にスキャン変換し、その空間情報に対応する、リフ
レッシュバッファ20ノ各画素に色情報として書込む。
ついで、該リフレッシュバッファ20から各画素に書込
まれた色情報を、x、Yアドレスレジスタ32.33に
より順次指定されるアドレスから読出し、D/A変換器
35によりアナログ信号としてCRTディスプレイ4o
に送る。これにより、目的の物体がガラ−画像として表
現される。  しかしながら、この従来のグラフィック
装置には、次のような問題点があった。
[発明が解決しようとする問題点] 従来のグラフィック装置にあっては、多重像。
即ち、物体と背景、或は、前後に位置する2以上の物体
を表現する画像を表示する場合に1表現すべき物体の前
後関係等の位置情報をもとにして、ソフトウェアにより
平面的画像に変換した画像データを形成し、この画像デ
ータをスキャン変換して、リフレッシュバッファに書込
んで表示を行っている。
ところで、表示する画像を書き換える場合、例えば、画
面に表われている表現要素の形態、色等を書き換える場
合、または、上記2以上の物体を表現する画像の内、一
方の物体、例えば背景を固定して、他の物体の位置をを
止させf−画面か裏■する場合には、すべての画像デー
タを生成し直し、そのデータをリフレッシュバッファに
書き直さなければならない。
しかし、画像データ生成は、処理に時間がかかる。その
ため、画面にフリッカを生じないようにテスタスキャン
のフライバック中に書き直すためには、画像生成を高速
で行う必要があり、画像生成装置のコンピュータを高速
かつ大型のものにしなけばならない、そのため、装置が
大規模になると共に、高価になるという問題を生ずる。
求発明は、上記問題点を解決すべくなされたもので、多
重像を構成する複数の表現物体等の一部の状態が変化し
た場合に、全画像データを書き換えることなく、必要の
あるものについてのみ、画像データを新たに生成するこ
ととができて、書き直すべき画像データの処理量を減ら
し、高速かつ大型のコンピュータを要せずに1画像の変
化に対して高速で対応し得る汎用グラフィックディスプ
レイ装置を提供することを目的とする。
[問題点を解決するための手段] 本発明は、表現すべき画像をビットマツプ上の画素デー
タに変換処理する画像生成装置と、この画素データをビ
ットマツプ形式で格納する画素データ記憶ユニットから
なるリフレッシュバッファと、この画素データ記憶ユニ
ットに格納される画素データをラスタスキャンして読出
すと共に、D/A変換する画像表示装置と、アナログ信
号に変換された画素データを表示するCRTディスプレ
イとを備えたラスタ・スキャン方式の汎用グラフィック
ディスプレイ装置において生ずる上記問題点の解決手段
として、次の構成要件を備えることを特徴する。
(a)上記リフレッシュバッファを、複数個の画素デー
タ記憶ユニットにて構成すると共に、各画素データ記憶
ユニットに優先度を設定し、(b)上記画像生成装置と
リフレッシュバッファとの間に、画素データを、その優
先度に対応する優先度の画素データ記憶ユニットに選択
入力させる入力選択装置を配置し、 (C)リフレッシュバッファの出力側に、該各画素デー
タ記憶ユニットに格納されている画素データを、予め設
定した優先度に従って選択的に出力させる優先回路を備
えた画素データ選択装置を設ける。
[作用] 上記構成において、上記リフレッシュバッファを構成す
る複数個の画素データ記憶ユニー/ トは、各々独立に
画素データを書込むことができる。この場合に1画素デ
ータは、2以上の物体がある場合に、独立に表現すべき
物体1例えば、背景と、その前にある移動物体等につい
て、各々独立の画像データとして生成され、独立に画素
データ記憶ユニットに書込まれる。
各画素データ記憶ユニットは、後述する画素データ選択
装置の各優先回路の優先度と対応して優先度を設定して
おく、各画素データ記憶ユニットの空間的配置順序と優
先度とは直接関係しないが、両者を対応させてもよい。
入力選択装置は、各画素データ記憶ユニツ)に、独立に
表現すべき物体の画素データごとに格納する。
画素データの書込み際しては、前後の位置関係から手前
に表われるべき物体の画素データを、優先度の最も高い
画素データ記憶ユニー/)に格納する。そして、それよ
り後側にある物体については、相互の位置関係において
、後にあるものの画素データはど、優先度の低い画素デ
ータ記憶ユニットに格納する。
リフレッシュバッファからの画素データの読出しは、上
述したグラフィック装置における読出しと同様に、アド
レスを順次指定することにより行う。この場合、アドレ
スは、各画素データ記憶ユニットの画素に共通に設定さ
れ、一つのアドレス指定により、各画素データ記憶ユニ
ットから画素データが出力される。
画素データ選択装置は、各画素データ記憶ユニットから
出力される画素データを選択する。この選択は、画素単
位に行われる。即ち、予め設定しである優先度に従って
、複数の記憶ユニットから画素について、最も優先度の
高い画素データ記憶ユニットの出力に色情報が含まれて
いれば、それが優先されて選択される。もし、この画素
データ記憶ユニットからの出力中に、全く色情報が含ま
れていない時には、その部分に表示すべきものが何もな
いとして、次の優先度を持つ画素データ記憶ユニットか
らの画素データが選択される。以後、同様にして、相対
的に優先度が高いものから選択される。
もっとも、優先度による画素データの選択は、種々の態
様が考えられる0例えば、優先度の低いデータから順次
優先度を比較して、より優先度の高いデータとの比較に
先おくすする方法がある。
また、すべての画素データ記憶ユニットからの画素デー
タを並列に配置し、一括して選択する方法もある。
表現すべき物体の位置や色を変化させる場合には、変化
する物体に関する画像データを生成し、その画像データ
に基づく空間情報および色情報る画素データ記憶ユニッ
トに格納すればよい、この場合、変化の無い他の物体に
関する画素データは、全く処理する必要がない、そのた
め、新たに生成すべき画像データの処理量を大幅に減少
でき、画像生成装置の負担を軽減することができる。
なお、新たな物体を画面に加えることも、同様にして可
能である。
本発明によれば、上述した各作用により、現在表示中の
画面を、フリッカを生ずることなく書き換えたり、背景
をそのままにして、前面にある物体の形状、位置、色等
を変更したり、物体の前後関係を変更したりすること等
を容易に行い得る。
[実施例] 本発明の実施例について、第1図を参照して説明する。
なお、第1図は本発明汎用グラフィックディスプレイ装
置の一実施例の要部を示すブロック図である。
〈実施例の構成〉 本実施例の汎用グラフィックディスプレイ装置の基本的
な構成は、上述した第4.5図に示すものと同様である
0本実施例の装置は、これに、その要部として、第1図
に示すように、リフレッシュバッファ50を、複数個の
画素データ記憶ユニッ) 50a、50b、・・・50
nにて構成し、その入力側に入力選択装置BOを、およ
び、出力側に画素データ選択装置70をそれぞれ配置し
である。なお、要部以外の構成要素については、上述し
たものと同じであるから説明を縁返さない。
リフレッシュバッファ50を構成する、複数個の画素デ
ータ記憶ユニツ) 50a、50b、・・・50nは、
各々上述したリフレッシュバッファ20t−構成する画
素データ記憶ユニットと同様に構成される。即ち、半導
体記憶素子を、CRTディスプレイの画面の画素配列に
対応して配置して構成される。各画素は、カラー画像の
表現に対応すべく、赤、緑、青の各色に4ビツトずつ割
り当てたビット幅のメモリ容量を持つ、これら各画素に
、空間情報に対応する色情報を格納することにより1表
現すべき画面の情報が書込まれる。
なお、各画素データ記憶ユニット50a、・・・50n
は、各々、上述したような仮想的な記憶プレーンの集合
体と考えることもできる。
入力選択装置BOは、上記画素データ記憶二二ッ) 5
0a、・・・50nのいずれか一つを選択するスイッチ
からなり、画像生成装置から送られる画素データを、そ
の優先度に従って、対応する画素データ記憶ユニット5
0a、・・・50nに入力させる。
画素データ選択装置70は、n−1個の優先回路7Qa
、70b、・・・70mからなり、順次配列された上記
各画素データ記憶ユニッ)50a、・・・50nに対応
して設けられる。各優先回路70a、70b、・・・7
0■は、各々論理ゲート回路からなる。その−例を第2
図に示す。
同図に示す優先回路は、赤、緑、青の各々について4ビ
ツトずつ割り当てた場合の例である。この優先回路は、
優先度の高い画素データ記憶ユニットからのデータAの
存否を検知する優先情報検知回路71と、上記優先度の
高い画素データ記憶ユタ記憶ユニットからのデータBと
にそれぞれ設けられて、データの出力を開閉制御するゲ
ート回路72 、73とを有して構成される。
上記優先情報検知回路7!は、例えば、アンドゲート回
路からなり、データAの各ビットの信号を反転して入力
しである。従って、データAの各ビットがいずれもロウ
レベルである場合、即ち、データAに色情報が全く無い
場合には、優先情報検知回路7Iの出力は、ハイレベル
となる。
上記ゲート回路72.73は、上記優先情報検知回路7
1の出力をゲート制御信号として入力されている。前者
には、ゲート信号が反転して入力され、後者には、その
まま入力される構成となっている。従って、上記ゲート
回路72.71は、上記優先情報検知回路71の出力信
号に応じて、互いに相反的にゲートを開閉する。即ち、
データAに色情報が全く無い場合には、ゲート回路73
がゲートを開き、データAに色情報がある場合には、ゲ
ート回路72がゲートを開く。
ug4ri’111)*7naフnh−−0711+s
f?4!++1;@)J/7’1丁nジ様があり得るが
、本実施例では、次のように行っている。
先ず、最も後位にある優先回路70鵡は、記憶二ニー7
)50nと50!+とからの画素データを選択するよう
配置される。中間に位置する優先回路70iは、その後
位の優先回路70i−1から送られてくる画素データと
、目位の画素データ記憶ユニット50iからの画素デー
タを選択するように配置される。また、最も前位にある
優先回路70aは、その後位優先回路70bから送られ
てくる画素データと目位の画素データ記憶ユニット50
aからの画素データとを選択し、その選択結果を、上記
第5図に示す画素データレジスタ34に送出するよう配
置されている。
ここで、各優先回路70a、70b、・・・70■の選
択条件は、予め設定される0本実施例では、その空間的
配置に応じて優先順位を設定しである。即ち、優先回路
70iでは、目位の画素データ記憶ユニット50iから
の画素データを、後位の優先回路70i−1から送られ
てくる画素データより優先するように設定しである。従
って、後位の優先回路?0i−1から送られてくる画素
データは、当該画素について、それより前位の画素デー
タ記憶ユニット501からの画素データ出力が無い場合
にのみ出力として有効になる。
〈実施例の作用〉 上記のように構成される実施例の作用について、複数の
物体を独立に表現する場合を例として説明する。
先ず1画像生成装置により、独立に表現すべき物体の図
形をビットマツプ形式の画素データにスキャン変換する
。即ち、画素データは、画面上の画素単位のXY座標に
対応したアドレスに色情報を設定することにより形成さ
れる。この画素データは、入力選択装518Gにより、
予め設定しである優先順位に従って、対応する画素デー
タ記憶ユニッ) 50a・・・5hのいずれかに選択的
に格納される。
本実施例の場合は、当該図形(セグメント)の位置する
空間のZ軸座標に対応して優先順位を設定しである0例
えば、その画像が、背景であるとすれば、最も優先順位
の低い画素データ記憶ユこッ) 50nに格納される。
一方、その画像が、最も手前に位置するものである時に
は、最も優先順位の高い画素データ記憶ユニッ) 50
aに格納される。
なお、この場合、書込むべき図形のデータが全く無い画
素データ記憶ユニットに対しては、以前に格納された残
存画素データが出力されないように、すべての画素を空
白としておく。
リフレッシュバッファ50の各画素データ記憶ユニッ)
 50a・・・50nは、上記入力選択装置60により
選択的に格納された画素データを、互いに独立に保持す
る。そして、各画素データ記憶ユニット50a・・・5
0nは、上記第5図において説明した画像表示装置によ
り指示されるアドレスに従っ゛て、その画素データを同
時に出力する0画素データが無い場合には、空白のデー
タを出力する。
各画素データ記憶ユニット50a・・・50nから出力
された画素データは、画素データ選択装置70の対応す
る優先回路70a・・・70mの各々において、目位の
データと後位からのデータとの間で論理演算され、その
優先順位に従って、出力される。
例えば、画素データ記憶ユニッ) 50i−1に格納さ
れている背景の画素データと、その前の画素データ記憶
二二ツ)50iに格納されている物体の画素データとが
、上記優先回路704に入力するものとする。
この場合、先ず、第2図に示す優先情報検知回路71に
より1画素データ記憶ユニツ)50iの画素に色情報が
あるか否かを調べる0色情報がある時は、優先情報検知
回路71の出力がロウレベルとなるの室、ゲート回路7
2のゲートが開かれ、かつ。
ゲート回路73のゲートが閉じられて、画素データ記憶
ユニット50fの色情報が選択される。
一方、色情報がない時には、優先情報検知回路71の出
力がハイレベルとなるので、ゲート回路72およびゲー
ト回路73のゲートの開閉が逆になり、当該画素につい
ては、画素データ記憶ユニット50i−1の色情報が選
択される。
同様にして、それより前にある優先順位の高い図形の色
情報が優先して選択される。そして、この画素データの
選択は、すべての画素について行われ、また、画面のり
フレシュのたびに繰返される。
このようにして選択された結果、第3図に示すように、
画面Cには、より手前に在る物体の色情報A(同図にお
いて円形斜線部分)が優先的に表示され、その背後に位
置する物体および背景の色情報B(同図において長方形
斜線部分)は、その前に何も存在しない時に、その色情
報が表示される。
ここで、画像の一部に変更を加える場合について説明す
る。
この場合、画像生成装置により、変更を加えるべき物体
の画像データを形成し、このデータを、フライバック期
間中に対応する画素データ記憶ユニットに書込む、この
時、例えば、背景の前にある物体が移動したとすると、
それまで隠されていた部分が露出することになるが、他
の画素データは、そのままでよい。その理由は、例えば
、背景についていえば、それまで隠れていた部分も含め
て、始めから全体の画素データが格納されているため、
優先度に変化を生じることにより、必然的に表われるか
らである。
従って、特定の物体の空間情報および色情報を書き換え
ただけで、多重像、特に、動的に変化するものを、簡易
に表現することができる。
なお、この書き換えられた画素データは、次のリフレッ
シュ時から表示される。
〈実施例の変形〉 上記実施例では、画素データ記憶ユニットから同時に画
素データを出力させる構成とじであるが、複数の画素デ
ータ記憶ユニットをブロックに分け1画素データを出力
するブロックを選択する構成とすることもできる。この
場合には、データを出力していない画素データ記憶ユニ
ットに、表示中の画像とは別の画像のデータを入力させ
ることができる。これによれば、静止画の書き換えや、
動画の表示が容易になる。
また、上記実施例では、空間的なZ軸座標に従って、優
先順位を設定しているが、外部からの指令により優先順
位を任意に変更できるようにしてもよい、この場合には
、例えば、画面に表示されている画像内で、図形の前後
関係を入換えることができる。
さらに、上記実施例では、画素データ記憶ユニットから
同時に画素データを出力させる構成としであるが、複数
の画素データ記憶ユニットを複数のブロックに分け、各
ブロックのデータ出力を一定の周期で出力するようにす
ることもできる。
この他、上記実施例では、リフレシュバッファからの画
素データの読出しを、一定の順序で周期的に行っている
が、読出しアドレスを変更して。
画像の形態を変更することも可能である。
[発明の効果] 以上説明したように本発明は、複数の表現すべき物体等
の一部のものの状態が変化した場合に、全画像データを
書き換えることなく、必要のあるものについてのみ、画
像データを新たに生成することとができて、書きなおす
べき画像データの処理量を減らし、高速かつ大型のコン
ピュータを要せずに、画像の変化に対して高速で対応し
得る効果がある。
【図面の簡単な説明】
第1図は本発明汎用グラフィックディスプレ、イ装置の
一実施例の要部を示すブロック図、第2図は上記実施例
を4I成する優先回路の一例を示す回路図、第3図は複
数画像の選択状態を示す説明図、第4図はこの種の一般
的なグラフィックディスプレイ装置の構成を示すブロッ
ク図、第5図は上記グラフィックディスプレイ装置の画
像表示装置の構成を示すブロック図である。 10・・・画像生成装置 20・・・リフレッシュバッファ 30・・・画像表示装置 40・・・CRTディスプレイ 50・・・リフレッシュバッファ 50a、50b、50i、・・・5On・・・画素デー
タ記憶ユニット60・・・入力選択装置 70・・・画素データ選択装置 70a、?Ob、70i、・・・70n −優先回路7
1・・・優先情報検知回路 72.73・・・ゲート回路

Claims (1)

  1. 【特許請求の範囲】 表現すべき画像のデータを形成すると共に、ビットマッ
    プ上の画素データに変換処理する画像生成装置と、この
    画素データをビットマップ形式で格納する画素データ記
    憶ユニットからなるリフレッシュバッファと、この画素
    データ記憶ユニットに格納される画素データをラスタス
    キャンして読出すと共に、D/A変換する画像表示装置
    と、アナログ信号に変換された画素データを表示するC
    RTディスプレイとを備えたラスタ・スキャン方式の汎
    用グラフィックディスプレイ装置において、 上記リフレッシュバッファを、複数個の画素データ記憶
    ユニットにて構成すると共に、各画素データ記憶ユニッ
    トに優先度を設定し、 かつ、上記画像生成装置とリフレッシュバッファとの間
    に、画素データを、その優先度に対応する優先度の画素
    データ記憶ユニットに選択入力させる入力選択装置を配
    置し、 さらに、リフレッシュバッファの出力側に、該各画素デ
    ータ記憶ユニットに格納されている画素データを、予め
    設定した優先度に従って選択的に出力させる優先回路を
    備えた画素データ選択装置を設けることを特徴とする汎
    用グラフィックディスプレイ装置。
JP60174183A 1985-08-09 1985-08-09 汎用グラフイツクデイスプレイ装置 Pending JPS6235393A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60174183A JPS6235393A (ja) 1985-08-09 1985-08-09 汎用グラフイツクデイスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60174183A JPS6235393A (ja) 1985-08-09 1985-08-09 汎用グラフイツクデイスプレイ装置

Publications (1)

Publication Number Publication Date
JPS6235393A true JPS6235393A (ja) 1987-02-16

Family

ID=15974165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60174183A Pending JPS6235393A (ja) 1985-08-09 1985-08-09 汎用グラフイツクデイスプレイ装置

Country Status (1)

Country Link
JP (1) JPS6235393A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63206878A (ja) * 1987-02-23 1988-08-26 Casio Comput Co Ltd イメ−ジ処理装置
JPS6453268A (en) * 1987-05-25 1989-03-01 Seiko Epson Corp Image display control device
JPH09171381A (ja) * 1987-05-25 1997-06-30 Seiko Epson Corp 画像表示制御装置及びこれを具備する電子機器
WO1997036279A1 (fr) * 1996-03-26 1997-10-02 Fourie, Inc. Dispositif d'affichage

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63206878A (ja) * 1987-02-23 1988-08-26 Casio Comput Co Ltd イメ−ジ処理装置
JPS6453268A (en) * 1987-05-25 1989-03-01 Seiko Epson Corp Image display control device
JPH09171381A (ja) * 1987-05-25 1997-06-30 Seiko Epson Corp 画像表示制御装置及びこれを具備する電子機器
WO1997036279A1 (fr) * 1996-03-26 1997-10-02 Fourie, Inc. Dispositif d'affichage
US6208319B1 (en) 1996-03-26 2001-03-27 Fourie, Inc. Display device
US6400340B1 (en) 1996-03-26 2002-06-04 Fourie Inc. Display device

Similar Documents

Publication Publication Date Title
US5388207A (en) Architecutre for a window-based graphics system
EP0647931B1 (en) High speed method and apparatus for generating animation by means of a three-region frame buffer and associated region pointers
JPS6049391A (ja) ラスタ走査表示システム
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
JPH09288477A (ja) 画像表示制御装置
JPS6235393A (ja) 汎用グラフイツクデイスプレイ装置
JPH0713788B2 (ja) 画像表示装置
JPS6235394A (ja) 汎用グラフイツクデイスプレイ装置
JP2508544B2 (ja) グラフィックディスプレイ装置
JPS6235967A (ja) 汎用グラフイツクデイスプレイ装置
JPS61290486A (ja) 表示制御装置
JP3812361B2 (ja) 画像表示装置
KR100228265B1 (ko) 고속데이타 처리시스템의 그래픽 처리 서브시스템
JP2820068B2 (ja) 画像データ合成表示装置
KR100206580B1 (ko) 액정 표시 장치의 4분주 데이타를 위한 메모리 장치
JPH04317099A (ja) 動画対応フレームバッファ
JPH0717011Y2 (ja) 波形表示装置
JP3431925B2 (ja) 画像表示制御装置及びその方法
JPS6210692A (ja) 映像信号生成回路
JPS61264381A (ja) 記憶回路
JPH09244595A (ja) 表示制御方法および装置ならびに表示システム
JPS6146978A (ja) Crt表示装置
JPH06138868A (ja) 表示制御装置
JPH06308927A (ja) 表示装置
JPS6113288A (ja) 画像フレ−ム・メモリのアクセス制御回路