JPH03141393A - 水平同期パルス計測回路 - Google Patents

水平同期パルス計測回路

Info

Publication number
JPH03141393A
JPH03141393A JP1281066A JP28106689A JPH03141393A JP H03141393 A JPH03141393 A JP H03141393A JP 1281066 A JP1281066 A JP 1281066A JP 28106689 A JP28106689 A JP 28106689A JP H03141393 A JPH03141393 A JP H03141393A
Authority
JP
Japan
Prior art keywords
output
horizontal
pulse
circuit
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1281066A
Other languages
English (en)
Other versions
JP2542707B2 (ja
Inventor
Hisashi Mori
森 久司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP1281066A priority Critical patent/JP2542707B2/ja
Priority to KR1019900017096A priority patent/KR940008347B1/ko
Priority to US07/604,959 priority patent/US5159454A/en
Publication of JPH03141393A publication Critical patent/JPH03141393A/ja
Application granted granted Critical
Publication of JP2542707B2 publication Critical patent/JP2542707B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00Diagnosis, testing or measuring for television systems or their details
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • H04N5/10Separation of line synchronising signal from frame synchronising signal or vice versa
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/93Regeneration of the television signal or of selected parts thereof
    • H04N5/9305Regeneration of the television signal or of selected parts thereof involving the mixing of the reproduced video signal with a non-recorded signal, e.g. a text signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Synchronizing For Television (AREA)
  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、水平同期パルスの数を計測する水平同期パル
ス計測回路に関する。
〔従来の技術〕
従来、例えばCRT上の任意の位置に文字等を表示させ
るCRTキャラクタジェネレータの様なICの回路では
、CRT上垂直位置を垂直同期パルス発生後の水平同期
パルスの数を計測する事により設定していた。
第7図はその従来例の回路図であり、任意n個のT−フ
リップフロップTF、・・・・・・TFfiを直列に接
続し、初段T−フリップ・フロップTF、のクロック端
子Tに接続された入力端子11には水平同期パルスを入
力し、各T−フリップ・フロップのリセット端子Rは、
インバータINVの出力に共通に接続されている。その
インバータINVの入力に接続する入力端子12には垂
直同期パルスを入力している。
各T−フリップ・フロップT F l 、 T F 2
・・・・・・、TFnの非反転出力Ql 、 Q2 、
・・・・・・、Qnは次段のクロック端子Tに入力され
、入力端子11.12の入力信号すなわち垂直同期パル
ス。
水平同期パルスによって、第8図に示すタイムチャート
の様に垂直同期パルスの立下り後の水平同期パルスの数
を計測し表わしている。
この従来例をTV受像機に使用し弱電界の場合、第9図
(a)、(b)に示される様に、水平同期パルスを基準
に取ると、垂直同期パルスの立下り位置は、水平同期パ
ルスの前後で振動する。
例えば、水平同期パルス計測数3の位置を、第9図(a
)、(b)について見ると各々A点、B点となっており
、これらA点、B点は水平同期パルス1個分ずれた位置
となっており、垂直同期パルスの微振動に対して水平同
期パルス計測回路の出力は、lクロック(IH)ずれて
しまう。この現象は、CRT上の表示キャラクタがIH
だけずれた所を振動して表示され、非常に見苦しくなっ
てしまう。
このような垂直同期パルスの微振動により水平同期パル
スの計測数が1パルス(IH)分変動するのを補正する
回路として、特開昭61−5279号公報に示される回
路があり、これを第10図に示す。
この回路は、アドレスカウンタ回路1、ダミーパルス発
生回路2、リファレンス信号発生回路3、イネーブル信
号発生回路4、■位置検出&ホールド回路50、水平/
ダミー切換回路6から構成される。水平同期パルス間隔
を、例えば24分割するアドレスカウンタ回路1の出力
には3つの回路ブロック、すなわち第5アドレスでダミ
ーパルスを出力するダミーパルス発生回路2、第4アド
レス以上でr)(Jアクティブ信号を出力するりファレ
ンス回路3、第0アドレス及び第5アドレスでr 1.
 、アクティブ信号を出力するイネーブル回路4が接続
されている。また、垂直位置検出およびホールド回路5
0には、リファレンス回路出力、イイ・−プル回路出力
、及び垂直同期パルスが入力され、イネーブル信号がア
クティブの時には、リファレンス信号を垂直同期パルス
の立下りタイミングでラッチし、イネーブル信号がノン
アクティブの時には、以前の状態を保持している。
これによって、垂直同期パルスの立下り位置の振動範囲
が水平同期パルスを含み3アドレス内に有るか否かを判
別し、その出力と水平同期パルス、ダミーパルス、垂直
同期パルスとを水平/ダミー切換回路6に入力し、この
水平/ダミー切換回路出力6を計測回路7のクロックと
している。
この回路を、弱電界のTV受像機に使用した場合、第1
1図(a)、(b)のタイミング図に示されるように、
水平同期パルスを基準に取ると、垂直同期パルスの立下
り位置は、水平同期パルスの前後を振動することになる
。このときの動作は、第11図(a)のように、例えば
第0アドレス内に垂直同期パルスの立下りが有る場合、
つまりイネーブル信号が「LJアクティブ、リファレン
ス信号が[LJノンアクティブの時に垂直同期パルスの
立下りが有り、垂直位置検出&ホールド回路5はリファ
レンス信号rl、Jをラッチし、水平/ダミー切換回路
6に伝達することによって、この水平/ダミー切換回路
6はダミーパルスを出力すると同時に水平出力に切換ら
れる為、垂直同期パルスの立下りの直後のみダミーパル
スを出力し、その後は水平同期パルスを出力する。
これらの一連の動作により、水平同期パルス計測回路7
の出力は、Qr 、Q2  (Ql、Q2 、・・・・
・・Q、まである出力の代表とする〉となる。
また、第11図(b)のように、例えば第23アドレス
内に垂直同期パルスの立下りが有る場合は、イネーブル
信号がrH,ノンアクティブとなるので垂直位置検出&
ホールド回路は、リファレンス信号を新たにラッチする
ことなく、以前の状態を保持し、水平/ダミー切換回路
6に伝達するので、前回の垂直同期パルス立下り直後に
水平同期パルスを出力した時には図のように水平同期パ
ルスを出力し、水平同期パルス計測回路7の出力はQl
、Q2となる。もしも、前回の垂直同期パルス立下り直
後でダミーパルスを出力していた時にはこの場合ダミー
パルスを出力する。
〔発明が解決しようとする課題〕
上述の変動補正した水平同期パルス計測回路は、水平同
期パルスと垂直同期パルスの関係がTV放送信号のよう
にインタレースと固定である場合の弱電界による微振動
ならば、イネーブル信号、リファレンス信号を適当に選
ぶことにより十分な効果が得られるが、V T Rの再
生信号のように1フイールド目と2フイールド目の垂直
同期パルスの立下り位置が固定されていないものでは第
12図(a)、(b)のようになることがある。
第12図(a)を第1フイールド目とし第5アドレスで
垂直同期パルスが立下った場合は、水平同期パルスBが
そのまま計測回路7のクロックとなり、Qlの出力が変
化する。
第12図(b)を第2フイールド目とし第0アレスで垂
直同期パルスが立下った場合は水平同期パルスAがダミ
ーパルスとして計測回路7のクロックとして入力されQ
lの出力が変化する。この状態で動作すると、水平同期
パルス出力とダミーパルス出力とが交互に繰返されるこ
とになる。
このような状態において第1フイールド目が微振動によ
り、第12図(c)の関係になったとき、前フィールド
の出力状態が保持されているためダミーパルス出力とな
り水平同期パルスAが1つ目の計測回路7のクロックと
なる。このように微振動により、第12図(c)の関係
が時々起こると、それがCRT上に縦方向のガタッキと
なって現われ大変見苦しくなる場合があるという欠点が
ある。
本発明の目的は、このような欠点を除き、画面の垂直振
動がなく画面を見易くした水平同期パルス計測回路を提
供することにある。
〔課題を解決するための手段〕
本発明の第1の構成は、垂直同期パルスでリセットされ
水平同期パルス数を計測する水平同期パルス計測回路に
おいて、前記水平同期パルスのパルス間隔をm分割する
水平アトl/スカウンタと、この水平アドレスカウンタ
のデコード出力からmより小さい、Qのアドレスでダミ
ーパルスを発生するダミーパルス発生回路と、前記水平
アドレスカウンタのデコード出力から前記ρより小さい
hのアドレス以上で活性化されるリファレンス信号を発
生するリファレンス信号発生回路と、前記水平アドレス
カウンタのデコード出力からhを含むOからiのアドレ
ス及びρアドレスを含むjからkのアドレスで活性化さ
れるイネーブル信号を発生するイネーブル信号発生回路
と、前記垂直同期パルスのタイミングで前記イネーブル
信号が活性化の時には前記リファレンス信号を不活性化
の時にはホールド信号をそれぞれ出力する垂直位置検出
回路と、この垂直位置検出回路の出力が活性化の時に前
記垂直同期パルスの後の1回のみ前記ダミーパルスを出
力しそれ以外の状態では前記水平同期パルスを出力する
よう切換える水平・ダミー切換回路と、前記垂直位置検
出回路の出力を信号入力とし前記垂直同期パルスをクロ
ック入力とする第1のフリップフロップと、この第1の
フリップフロップの出力を信号入力とし前記垂直同期パ
ルスをクロック入力とする第2のフリップフロップと、
これら第1および第2のフリップフロップ各出力を制御
信号により切換えて前記ホールド信号として出力する切
換スイッチと、前記水平・ダミー切換回路の出力パルス
をクロック入力として計測する計測回路とを備えること
を特徴とする。
本発明の第2の構成は、垂直同期パルスでリセットされ
水平同期パルス数を計測する水平同期パルス計測回路に
おいて、前記水平同期パルスによりリセットされ任意の
クロックをカウントする水平カウント回路と、この水平
カウント回路の出力から水平カウント数をn分割してそ
れぞれ活性化されたn本の出力を出力するリファレンス
タイミング発生回路と、前記水平カウント回路の出力か
ら水平カウント数をn分割してそれぞれの範囲中のkの
クロック分を活性化したn本の出力を出力するダミーパ
ルス発生回路と、前記垂直同期パルスのタイミングで前
記リファレンスタイミング発生回路の出力のうちの1つ
とホールド信号との一致した出力を出力する垂直位置検
出回路と、前記垂直位置検出回路の出力により前記ダミ
ーパルス発生回路の出力を選択し出力としかつその出力
が終えたとき前記水平同期パルスに切換えて出力する水
平・ダミー切換回路と、前記垂直位置検出回路の出力が
データ入力に前記垂直同期パルスがクロック入力される
第1のフリップフロップと、この第1のフリップフロッ
プの出力がデータ入力に前記垂直同期パルスがタロツク
入力され前記ホールド信号を出力する第2のフリップフ
ロップと、前記水平・ダミー切換回路の出力パルスをク
ロック入力として計測する計測回路とを備える事を特徴
とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図である1本
実施例は、水平同期パルス間隔を24分割するアドレス
カウンタ回路1の出力には、3つの回路、すなわち第5
アドレスでダミーパルスを出力するダミーパルス発生回
路2と、第4アドレス以上でrH,アクティブ信号を出
力するリファレンス回路3と、第0アドレス及び第5ア
ドレスで「L」アクティブ信号′を出力するイネーブル
回路4とが接続されている。また、垂直位置検出回路5
1には、リファレンス回路3の出力、イネーブル回路4
の出力、垂直同期パルス及び切換スイッチ54により選
択された第1のフリップフロップ52か、第2のフリッ
プフロップ53の出力が入力され、イネーブル信号がア
クティブの時にはリファレンス信号を、ノンアクティブ
の時にはフリップフロップからの出力そのままを垂直同
期パルスの立下りタイミングで得る出力を第1フリツプ
フロツプ52と水平、/ダミー切換回路6に接続してい
る。この水平/ダミー切換回路6にはこの他にダミーパ
ルス、水平同期パルス、垂直同期バルスとを入力し、フ
リップフロップ52の出力はフリップフロップ53と切
換スイッチ54の(1)側に接続、フリップフロップ5
3の出力は切換スイッチ54の(2)側に接続し、切換
えスイッチ54の出力は垂直位置検出回路51の入力に
接続されている。フリップフロップ52とフリップフロ
ップ53のクロックを垂直同期パルスに接続し7、水平
/ダミー切換回路出力6を計測回路7のクロックとして
いる。
第2図(a)、(b)は本実施例のタイムチャートを示
す。
この第2図(a)のように、例えば第Oアドレス内に垂
直同期パルスの立下りがある場合、つまり、イネーブル
信号が「L」アクティブ、リファレンス信号が「L」ノ
ンアクティブの時に垂直同期パルスの立下りに垂直位置
検出回路5はリファレンス信号「L」を出力し、フリッ
プフロップ52にラッチすると共に、水平/ダミー切換
回路6に伝達する。これにより、水平/ダミー切換回路
6はダミーパルスを出力すると同時に、水平同期パルス
出力に切換えられる為、垂直同期パルスの立下り直後の
みダミーパルスを出力し、その後は水平同期パルスを出
力する。
これらの一連の動作により、水平同期パルス計測回路7
の出力Q1.Q2.・・・・・・Q、(第2図(a)に
は代表としてQl、Q2のみ示す)は、水平同期パルス
Aを1クロツク目と数える。
また、第2図(b)のように、例えば第5アドレス内に
垂直同期パルスの立下りがある場合、イオ・−プル信号
が「L」アクティブ時、リファレンス信号が「トI」ア
クティブであるため、垂直位置検出回路5はリファレン
ス信号rH,を出力し、フリップフロップ52にラッチ
すると共に、水平/ダミー切換回路6に伝達される。こ
の水平/ダミー切換回路6は水平同期パルス出力となり
、水平同期パルス計測回路7は水平同期パルスBを1ク
ロツク目と数える。
フリップフロップ52.53は垂直同期パルスをクロッ
クとするため、1フイールドごとにフリップフロップ5
2からフリップフロップ53にデータがシフトされる。
従って、切換スイッチ54か(1)側になっているとき
には、次のフィールドで第Oアドレス、第5アドレス以
外に垂直同期パルスが立下ったときに現在のフィールド
と同じ状態、例えばダミーパルス出力ならば次のフィー
ルドでもダミーパルス出力となる。もし、切換スイッチ
54が(2)側になっているときには2回シフトしたフ
リップフロップ53の出力により、次の次のフィールド
で前記と同様な動作を行なう。
さらに、第3図(a)〜(c)の波形図を用いて具体的
に説明する。
ます、第3図(a)のように第1フイールド目が、垂直
同期パルスが第5アドレス内で立下るとき、水平同期パ
ルスBが水平同期パルス計測回路7の】クロック目とな
る。また、第3図(b)のように第2フイールド目が垂
直同期パルスが第Oアドレス内で立下るとき、水平同期
パルスAが水平同期パルス計測回路7の1クロツク目と
なる。
二こで再び第1フイールド目となり、第3図(c)のよ
うに、垂直同期パルスの立下りが微振動により第3アド
レス内であるとき、切換スイッチ54が(1)側ならば
、第2フイールド目の動作を行なうため点線のQ1出力
波形となり、CRT上の縦のガタッキとなるが、切換ス
イッチ54が(2)側ならば、第1フイールド目の動作
を行なうため実線のQ!出力波形となり安定した出力と
なる。
また、垂直同期パルスがノンインクレースに近い状態で
第3図(b>が第1フイールド目であり、第3図(c)
が第2フイールド目としたとき、水平同期パルスAを1
クロツク目と数えなければならず、この場合は切換スイ
ッチ54を(1)側にすることにより、前フィールドの
状態と同じ出力となり、水平同期パルス計測回路7に安
定したタロツクとして入力される。
第4図は本発明の第2の実施例を示すブロック図である
。本実施例は、入力端子11からの水平同期パルスと入
力端子14からのクロックによりmカウント(例えば2
4カウント)する水平カウント回路1aと、この水平カ
ウント回路1aの出力を入力し、24カウントをn分割
く例えば、3分割)シ、各々の範囲をアクティブにする
0本(3本)の信号を出力するリファレンスタイミング
発生回路8と、24カウントをn分割(3分割)し各々
の範囲の前から数カウント(例えば1カウント)をアク
ティブにする11本(3本)の信号出力をするダミーパ
ルス発生回路3とが含まれている。この垂直位置検出回
路51には、リファレンスタイミング発生回路8の出力
、入力端子12からの垂直同期パルスが入力される。こ
の垂直同期パルスが立下ったところでアクティブになっ
ているリファレンスタイミング発生口l¥88の3本の
出力の内1本の出力とフリップフロップ53の出力が一
致しなならば、このフリップフロップ53の出力をその
まま出力し、それが不一致ならば、リファレンスタイミ
ング発生回路8の出力のアクティブになった1本を出力
し、水平/ダミー切換え回路6aには、垂直位置検出回
路51の出力、ダミーパルス発生回路3の出力および水
平同期パルス112が入力され、垂直位置検出比較回路
51の出力によりダミーパルス発生回路2の0本の出力
(例えば3本)の内1本を選択して出力し、これと同時
に以後、水平同期パルスが出力されるように切換える。
フリップフロップ52.53は垂直位置検出回路51の
出力と垂直同期パルスの立下りにより2回シフトされて
垂直位置検出回路51に入力される。
次に、本実施例の動作を、第5図のタイミング図を用い
て説明する。例えば24カウントする水平カウント回路
1aの出力を入力したリファレンスタイミング回路8の
出力は、3分割され3本のタイミング出力(1)、出力
(2)、出力(3)が得られる。また、ダミーパルス発
生回路2には水平カウント回路1aの出力を入力し、3
本のパルス出力(1)  出力(2)、出力(3)が得
られる。ただし、パルス出力(1)は水平同期パルスの
アクティブと同じ位置になるため水平同期パルスのアク
ティブ幅とする。垂直位置検出比較回路51は、垂直同
期パルスの立下り時にアクティブとなるリファレンス発
生回路8の出力を選択し、フリップフロップ(ラッチ)
53の出力と比較し、この比較が一致したらそのままの
出力を、不一致ならばリファレンス発生回路8の出力を
出力する。
水平/ダミー切換回路6aは垂直位置検出比較回路51
の出力を入力し、その位置に相当する出力をダミーパル
ス発生回路2の出力(1)、出力(2)、出力(3)の
中から選択して水平/ダミー切換回路6aの出力として
いる。その後、水平周期パルスが出力するように切換え
られる。なお、第5図の最初のパルスはダミーであり、
2番目のパルスは水平同期パルスである。
具体的に第6図(a)〜(c)を用いて水平同期パルス
に対する垂直同期パルスの変動時の動作を説明する。
条件(a)のとき垂直同期パルスの位置がCの範囲にあ
る場合水平/ダミー切換回路出力は水平同期パルスと一
致しているとする。
第6図(b)の条件では、条件<a)から2回目の垂直
同期パルスの位置がAの範囲に移動してしまったとき垂
直位置検出比較回路1内で不一致となる、Bの範囲にあ
るダミーパルスを出力するように比較され出力する。そ
の出力は水平/ダミー切換回路6に入力されBの範囲に
あるダミーパルスを出力すると同時に、フリップフロッ
プ52によりダミーパルスの出力位置を記憶される。
第6図(c)において条件(b)から2回目の垂直同期
パルスの位置がCの範囲に戻ったとき垂直位置検出比較
回路51内では、また不一致となるが、フリップフロッ
プ52とフリップフロップ53とから前々回の位置がA
の範囲にあったことから次にAの範囲に来る可能性があ
り、Bの範囲のダミーパルスを出力するように水平/ダ
ミー切換回路6に入力される。なお、フリップフロップ
52.53で前々回のデータの残すのはTV信号の奇数
フィールド、偶数フィールドをおのおの独立で検出する
ためである6 〔発明の効果〕 以上説明したように本発明は、特にVTR用のキャラク
タジェネレータに使用したような場合、再生信号の垂直
同期パルスが第1フイールドと第2フイールドとでいか
なる関係になったときでも、切換スイッチにより前回の
フィールドと同じ対応とするか、前々回のフィールドと
同じ対応とするか選択することにより、垂直振動のない
見やすい画面を得ることができるという効果がある。
【図面の簡単な説明】
第1図は本発明の水平同期パルス計測回路の一実施例の
ブロック図、第2図(a)、l)、第3図(a)〜(c
)は第1図の動作を示すタイミング図、第4図は本発明
の第2の実施例のブロック図、第5図、第6図(a)〜
(c)は第4図の動作を説明するタイミング図、第7図
は従来の水平同期パルス計測回路の一例のブロック図、
第8図、第9図(a)、(b)は第7図の動作を説明す
るタイミング図、第10図は従来例を改善した回路の一
例のブロック図、第11図(a)(b)、第12図(a
) 〜(c)は第10図の動作を説明するタイミング図
である。 INV・・・インバータ、TF、、〜1n・・・リセッ
ト端子付トグルフリップフロップ、1,1a・・・アド
レスカウンタ回路、2・・・ダミーパルス発生回路、3
・・・リファレンス回路、4・・・イネーブル回路、5
0・・・垂直位置検出およびホールド回路、51・・・
垂直位置検出回路、52・・・フリップフロップ1.5
3・・・フリップフロップ2.54・・・切換スイッチ
、6・・・水平/ダミー切換回路、7・・・計測回路、
8・・・リファレンスタイミング発生回路、11・・・
水平同期パルス入力端子、12・・・垂直同期パルス入
力端子、13・・・切換え入力端子、14・・・クロッ
ク入力端子。

Claims (1)

  1. 【特許請求の範囲】 1、垂直同期パルスでリセットされ水平同期パルス数を
    計測する水平同期パルス計測回路において、前記水平同
    期パルスのパルス間隔をm分割する水平アドレスカウン
    タと、この水平アドレスカウンタのデコード出力からm
    より小さいlのアドレスでダミーパルスを発生するダミ
    ーパルス発生回路と、前記水平アドレスカウンタのデコ
    ード出力から前記lより小さいhのアドレス以上で活性
    化されるリファレンス信号を発生するリファレンス信号
    発生回路と、前記水平アドレスカウンタのデコード出力
    からhを含むOからiのアドレス及びlアドレスを含む
    jからkのアドレスで活性化されるイネーブル信号を発
    生するイネーブル信号発生回路と、前記垂直同期パルス
    のタイミングで前記イネーブル信号が活性化の時には前
    記リファレンス信号を不活性化の時にはホールド信号を
    それぞれ出力する垂直位置検出回路と、この垂直位置検
    出回路の出力が活性化の時に前記垂直同期パルスの後の
    1回のみ前記ダミーパルスを出力しそれ以外の状態では
    前記水平同期パルスを出力するよう切換える水平・ダミ
    ー切換回路と、前記垂直位置検出回路の出力を信号入力
    とし前記垂直同期パルスをクロック入力とする第1のフ
    リップフロップと、この第1のフリップフロップの出力
    を信号入力とし前記垂直同期パルスをクロック入力とす
    る第2のフリップフロップと、これら第1および第2の
    フリップフロップ各出力を制御信号により切換えて前記
    ホールド信号として出力する切換スイッチと、前記水平
    ・ダミー切換回路の出力パルスをクロック入力として計
    測する計測回路とを備えることを特徴とする水平同期パ
    ルス計測回路。 2、垂直同期パルスでリセットされ水平同期パルス数を
    計測する水平同期パルス計測回路において、前記水平同
    期パルスによりリセットされ任意のクロックをカウント
    する水平カウント回路と、この水平カウント回路の出力
    から水平カウント数をn分割してそれぞれ活性化された
    n本の出力を出力するリファレンスタイミング発生回路
    と、前記水平カウント回路の出力から水平カウント数を
    n分割してそれぞれの範囲中のkのクロック分を活性化
    したn本の出力を出力するダミーパルス発生回路と、前
    記垂直同期パルスのタイミングで前記リファレンスタイ
    ミング発生回路の出力のうちの1つとホールド信号との
    一致した出力を出力する垂直位置検出回路と、前記垂直
    位置検出回路の出力により前記ダミーパルス発生回路の
    出力を選択し出力としかつその出力が終えたとき前記水
    平同期パルスに切換えて出力する水平・ダミー切換回路
    と、前記垂直位置検出回路の出力がデータ入力に前記垂
    直同期パルスがクロック入力される第1のフリップフロ
    ップと、この第1のフリップフロップの出力がデータ入
    力に前記垂直同期パルスがクロック入力され前記ホール
    ド信号を出力する第2のフリップフロップと、前記水平
    ・ダミー切換回路の出力パルスをクロック入力として計
    測する計測回路とを備える事を特徴とする水平同期パル
    ス計測回路。
JP1281066A 1989-10-27 1989-10-27 水平同期パルス計測回路 Expired - Fee Related JP2542707B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1281066A JP2542707B2 (ja) 1989-10-27 1989-10-27 水平同期パルス計測回路
KR1019900017096A KR940008347B1 (ko) 1989-10-27 1990-10-25 수평 동기 펄스 측정 회로
US07/604,959 US5159454A (en) 1989-10-27 1990-10-29 Horizontal-synchronizing-pulse measuring circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1281066A JP2542707B2 (ja) 1989-10-27 1989-10-27 水平同期パルス計測回路

Publications (2)

Publication Number Publication Date
JPH03141393A true JPH03141393A (ja) 1991-06-17
JP2542707B2 JP2542707B2 (ja) 1996-10-09

Family

ID=17633839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1281066A Expired - Fee Related JP2542707B2 (ja) 1989-10-27 1989-10-27 水平同期パルス計測回路

Country Status (3)

Country Link
US (1) US5159454A (ja)
JP (1) JP2542707B2 (ja)
KR (1) KR940008347B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0136285Y1 (ko) * 1996-07-05 1999-03-30 김광호 신호펄스간의 시간측정기능을 갖는 카운터 제어장치
DE19743125A1 (de) * 1997-09-30 1999-04-08 Ise Interactive Systems Entwic Verfahren zur Bewertung der Qualität eines Fernsehbildes
JP2009081615A (ja) * 2007-09-26 2009-04-16 Oki Semiconductor Co Ltd 同期信号検出回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS615279A (ja) * 1984-06-19 1986-01-11 日本電気アイシーマイコンシステム株式会社 水平同期パルス計測回路
US4722004A (en) * 1985-11-27 1988-01-26 Victor Company Of Japan, Ltd. Video signal discriminating apparatus
KR900006464B1 (ko) * 1987-05-23 1990-08-31 삼성전자 주식회사 버어스트 게이트 펄스를 출력 할 수 있는 동기신호 분리 집적회로

Also Published As

Publication number Publication date
JP2542707B2 (ja) 1996-10-09
KR910008966A (ko) 1991-05-31
KR940008347B1 (ko) 1994-09-12
US5159454A (en) 1992-10-27

Similar Documents

Publication Publication Date Title
JPH03141393A (ja) 水平同期パルス計測回路
JP3555372B2 (ja) 同期処理回路
KR0167799B1 (ko) 영상신호압축장치
JPS63224480A (ja) 同期信号発生装置
KR0161400B1 (ko) 디지탈 영상 신호 처리용 안정된 영상 제어 신호 발생 장치
JP3036210B2 (ja) 画像処理回路
JPS615279A (ja) 水平同期パルス計測回路
JPH0759052A (ja) 自動周波数追従装置
JP2692112B2 (ja) 映像信号の判別回路
JP2994307B2 (ja) 可変周期信号発生回路
JPH0758978A (ja) フレームパルス連続性保持回路
JP3199933B2 (ja) 選局回路
JPH04154383A (ja) 水平同期信号保護回路
JPH03136094A (ja) Crt画面の他の2次元画面への変換装置
JPS6051838B2 (ja) パタン信号発生装置
JP3871901B2 (ja) 映像表示装置
JPH04227164A (ja) 垂直同期信号分離回路
KR0183777B1 (ko) 칼라벌스트 위상틀어짐 검출장치
JPS6042990A (ja) 映像切換装置
JPH09284679A (ja) 非同期映像信号処理回路
KR970009325A (ko) 프로젝션 티브이(tv)의 테스트패턴 발생장치
JPH08265591A (ja) 垂直偏向制御回路及び受像機
JPS6025387A (ja) 垂直同期信号整形回路
KR940017870A (ko) 윈도우 신호 발생장치
JPH01126012A (ja) 発振出力制御回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070725

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees