JP2009081615A - 同期信号検出回路 - Google Patents

Abstract

【目的】常に安定して同期信号を検出することができる同期信号検出回路を提供する。
【構成】本発明による同期信号検出回路は、入力映像信号に特有の同期周期毎に該同期パルスの検出位置を予測する。該同期信号検出回路は、さらに、該入力映像信号を共通して複数の不要信号除去経路に供給し、該経路毎に当該経路の特性に従った不要信号を除去して得られる経路別映像信号から経路別同期信号を各々抽出する。そして、各経路別同期信号の同期パルスの検出位置を取得し、該経路別の検出位置と予測した検出位置との時間差が最も小なる経路別同期信号を選択し、これを出力同期信号とする。
【選択図】図２

Description

本発明は、同期信号を含んでいる映像信号から同期信号を検出する同期信号検出回路に関する。

特許文献１は、入力したアナログ映像信号のペデスタルレベルが変動しても、常にペデスタルレベルが予め設定した黒レベルに制御されたディジタル映像信号を出力する映像信号処理装置を開示している。かかる装置を用いることで再生される映像の色調異常を回避することができる。

ところで、映像再生の異常には色調異常等の輝度異常が問題となるのみならず、映像信号に含まれる同期信号が高周波雑音等の影響で精確に検出できないことで生じる映像ぶれ等の同期異常が問題となる。

図１は、従来の映像信号のための同期信号検出回路を示している。ここで、映像信号入力端子１０より入力された入力映像信号Ｓ１０がＩＩＲフィルタ部１１に入力される。ＩＩＲフィルタ部１１は、入力映像信号Ｓ１０から高周波ノイズ成分を除去した映像信号Ｓ１１を出力する。映像信号Ｓ１１は同期信号抽出部２１に入力され、同期信号抽出部２１は映像信号Ｓ１１に含まれる同期信号を検出し、これを同期信号Ｓ２１として出力する。
特開２００１−２７５０１４号公報

しかし、かかる従来技術によっては同期信号を誤検出する場合が未だにある。例えば、映像信号の有効データ期間の最後が高輝度データで終わっている場合、有効データから同期信号までのレベル差が大きいためにＩＩＲフィルタを通すと有効データによって同期信号の波形がなまり、同期信号を誤検出してしまう。同期信号を誤検出は、映像の同期はずれとなって映像ぶれを引き起こす原因となる。

本発明の目的は、常に安定して同期信号を検出できる同期信号検出回路を提供することである。

本発明による同期信号検出回路は、入力映像信号から検出される同期パルスに基づいて出力同期信号を生成する同期信号検出回路であって、該入力映像信号に特有の同期周期毎に該同期パルスの検出位置を予測する検出位置予測手段と、該入力映像信号を共通して複数の不要信号除去経路に供給することで該経路毎に当該経路の特性に従った不要信号を除去して経路別映像信号を得る不要信号除去手段と、該経路別映像信号から経路別同期信号を各々抽出し、各経路別同期信号の同期パルスの検出位置を検知する検出位置検知手段と、該経路別に検知された同期パルスの検出位置と該検出位置予測手段による予測検出位置との時間差が最も小なる経路別同期信号を選択し、これを該出力同期信号とする出力同期信号選択手段と、を含むことを特徴とする。

本発明による同期信号検出回路によれば、入力映像信号の信号状態に応じて不要信号を除去する経路が自動的に選択される構成が与えられる。これにより安定して同期信号を検出することができる。

本発明の実施例について添付の図面を参照しつつ詳細に説明する。

＜第一の実施例＞
図２は、第１の実施例を示し、本発明による同期信号検出回路の構成を示している。同期信号検出回路１は、ＩＩＲフィルタ部１１と、ＦＩＲフィルタ部１２と、ペデスタルレベルカット部１３と、ＩＩＲフィルタ部１４と、同期信号抽出部２１と、予測検出位置カウンタ３１と、最適選択部４１とを含む。

同期信号検出回路１に入力される入力映像信号Ｓ１０は映像信号入力端子１０にて取り込まれる。映像信号入力端子１０は、ＩＩＲフィルタ部１１、ＦＩＲフィルタ部１２及びペデスタルレベルカット部１３に接続され、入力映像信号Ｓ１０を各々に共通に入力する。ＩＩＲフィルタ部１１は、ＩＩＲ（Infinite Impulse Response）フィルタを備え、入力映像信号Ｓ１０に対して所定のフィルタリング処理を施して高周波ノイズ成分等の不要信号を除去した映像信号Ｓ１１を出力し、これを同期信号抽出部２１に入力する。ＦＩＲフィルタ部１２は、ＦＩＲ（Finite Impulse Response）フィルタを備え、入力映像信号Ｓ１０に対して所定のフィルタリング処理を施して高周波ノイズ成分等の不要信号を除去した映像信号Ｓ１２を出力し、これを同期信号抽出部２１に入力する。ペデスタルレベルカット部１３は、入力映像信号Ｓ１０に対して信号レベルが所定のペデスタルレベル以上のデータをカットする処理を行い、得られる映像信号をＩＩＲフィルタ部１４に入力する。ＩＩＲフィルタ部１４は、ＩＩＲフィルタを備え、ペデスタルレベルカット部１３から入力された信号に対して所定のフィルタリング処理を施して高周波ノイズ成分等の不要信号を除去した映像信号Ｓ１３を出力し、これを同期信号抽出部２１に入力する。

同期信号抽出部２１は、経路別の映像信号Ｓ１１〜Ｓ１３の各々について同期信号Ｓ２１〜Ｓ２２を抽出すると共に時間軸上における同期パルスの検出位置を表す検出位置信号Ｓ２１〜Ｓ２２を最適選択部４１に入力する。経路別の同期信号Ｓ２１〜Ｓ２２の各々と経路別の検出位置信号Ｓ２４〜Ｓ２６の各々は１対１に対応し、例えば、ＩＩＲフィルタ部１１に入力される映像信号Ｓ１１から同期信号Ｓ２１が出力され、同期信号Ｓ２１における検出位置を表す検出位置信号Ｓ２４が出力される。

最適選択部４１は、同期信号Ｓ２１〜Ｓ２２のうちから最適な同期信号を後述する予測検出位置信号Ｓ３１に基づいて選択し、これを出力同期信号Ｓ４１として同期信号出力端子１００を介して外部に出力する。最適選択部４１は、また、出力同期信号Ｓ４１の同期パルスの検出位置を表す検出位置信号Ｓ４２を予測検出位置カウンタ３１に入力する。予測検出位置カウンタ３１は、最適選択部４１から供給される検出位置信号Ｓ４２を基準として所定の水平同期周期だけカウントアップして次の同期信号の位置を予測し、得られた予測位置を予測検出位置信号Ｓ３１として最適選択部４１に入力する。

図４は、同期信号検出回路において最適な同期信号を選択する様子を説明している。本図において横軸は時間軸であり、例として２つの同期信号＃１及び＃２が示されている。例えば、同期信号＃１はＩＩＲフィルタからの同期信号Ｓ２１（図２参照）であり、同期信号＃２はＦＩＲフィルタからの同期信号Ｓ２２（図２参照）である。

図示されるように、２つの同期信号＃１及び＃２の各々について検出位置が検出位置信号により定まる。これら検出位置に対して予測検出位置信号（Ｓ４１）により規定される予測検出位置とを比較し、双方間の時間差、すなわち、ずれ量（Ｓ４４）が各々得られる。そして、得られたずれ量が最も小さい同期信号が選択される。図示される例では同期信号＃１が選択されることになる。

以上の第１の実施例において、入力映像信号の信号状態に応じて不要信号を除去する経路が自動的に選択される構成が与えられる。これにより同期信号の誤検出を低減することが出来る。

尚、以上の第１の実施例では３つの不要信号除去経路が用いられているが、本発明にかかる限定はなく、２〜Ｎ個（Ｎは正数）不要信号除去経路が準備されても良い。２つの経路とすることでも誤検出を低減する本発明の効果は得られるが、好ましくは３つ以上の経路から最適なもの選択する構成がより効果を発揮する。ＦＩＲフィルタの経路は比較的標準信号に近い場合に効果があり、ＩＩＲフィルタの経路は電波状態の良くなく弱電界時にノイズが多量に重畳された映像信号において効果があると考えられる。また、ペデスタルレベル以上をカットする経路は、フィルタを掛けることにより生じる入力映像信号の鈍りの量を減らす効果がある。

＜第２の実施例＞
図３は、第２の実施例を示し、本発明による同期信号検出回路を含む映像信号処理装置の構成を示している。映像信号処理装置３００は、基本的に第１の実施例において説明されたと基本的に同様の構成を有する同期信号検出回路１と、セレクタ５１と、メモリコントローラ６１と、ラインメモリ７１とをさらに含む。以下、第１の実施例と異なる部分について説明する。

同期信号抽出部２１は、同期信号Ｓ２１、２２及び２３の各々を検出すると同時に、各々の同期信号に対応する映像信号Ｓ２１’、２２’及び２３’をセレクタ５１に出力する。最適選択部４１は、同期信号Ｓ２１〜Ｓ２２のうちから最適な同期信号を予測検出位置信号Ｓ３１に基づいて選択し、これを出力同期信号Ｓ４１として同期信号出力端子１００を介して外部に出力する。このとき、最適選択部４１は、映像信号Ｓ２１’、２２’及び２３’の何れかを選択するための選択信号Ｓ４３をセレクタ５１に入力すると共に、出力同期信号Ｓ４１と予測検出位置信号Ｓ３１との時間差を表すずれ量Ｓ４４を生成し、これをメモリコントローラ５１に入力する。

セレクタ５１は、選択信号Ｓ４３の内容に応じた映像信号を映像信号Ｓ５１としてラインメモリ７１に入力する。尚、映像信号Ｓ２１’、２２’または２３’のうちから選択される映像信号は、通常、出力同期信号Ｓ４１として選択された同期信号に対応する映像信号であるが、ペダスタルレベルカットされた映像信号は有効なデータを含まないことから、他の映像信号が選択される。

ラインメモリ７１は、入力された映像信号Ｓ５１をＦＩＦＯ方式により記憶するメモリであり、メモリコントローラ６１からの読出制御信号Ｓ６１に従って映像信号Ｓ５１を読み出して、これを映像信号Ｓ７１として映像信号出力端子２００を介して外部に出力する。

メモリコントローラ６１は、ラインメモリ７１に記憶された映像信号Ｓ５１のうちで読み出すべき有効データの開始位置を与える読出制御信号Ｓ６１を生成する。メモリコントローラ６１は、また、予測検出位置カウンタ３１から供給される予測検出位置（Ｓ３１）と有効データの開始位置との差分量を最適選択部４１からのずれ量Ｓ４４に基づいて補正する。

図５は、メモリコントローラによるラインメモリの制御動作を説明している。本図において横軸は時間軸である。ずれ量（Ｓ４４）の正負に応じて異なる動作が行われる。

図５の（ａ）に示されるように、予測検出位置（Ｓ３１）に対して出力同期信号（Ｓ４１）の検出位置が前にある場合、予測検出位置（Ｓ３１）に基づく同期信号がずれ量（Ｓ４４）相当する量だけ遅延される。図５の（ｂ）に示されるように、予測検出位置（Ｓ３１）に対して選択同期信号の検出位置が後ろにある場合、予測検出位置（Ｓ３１）に基づく同期信号と読出制御信号との差分量をずれ量（Ｓ４４）に相当する量だけ増やす。

以上の第２の実施例において、同期パルスの検出位置と予測検出位置とを比較して差分を求め、映像信号に対する同期信号の差分量を補正することで映像信号との位相補正がなされ、水平同期期間毎の映像ジッタが低減されて映像ぶれを防止することができる。

従来の同期信号検出回路を示すブロック図である。 第１の実施例を示し、本発明による同期信号検出回路の構成を示すブロック図である。 第２の実施例を示し、本発明による同期信号検出回路の構成を示すブロック図である。 同期信号検出回路において最適な同期信号を選択する様子を説明する説明図である。 映像信号処理装置においてメモリコントローラによるラインメモリの制御動作を説明する説明図である。

符号の説明

１ 同期信号検出回路
１０ 映像信号入力端子
１１ ＩＩＲフィルタ部
１２ ＦＩＲフィルタ部
１３ ペデスタルレベルカット部
１４ ＩＩＲフィルタ部
２１ 同期信号検出部
３１ 予測検出位置カウンタ
４１ 最適選択部
５１ セレクタ
６１ メモリコントローラ
７１ ラインメモリ
１００ 同期信号出力端子
２００ 映像信号出力端子
３００ 映像信号処理装置

Claims (4)

1. 入力映像信号から検出される同期パルスに基づいて出力同期信号を生成する同期信号検出回路であって、
   前記入力映像信号に特有の同期周期毎に前記同期パルスの検出位置を予測する検出位置予測手段と、
   前記入力映像信号を共通して複数の不要信号除去経路に供給することで前記経路毎に当該経路の特性に従った不要信号を除去して経路別映像信号を得る不要信号除去手段と、
   前記経路別映像信号から経路別同期信号を各々抽出し、各経路別同期信号の同期パルスの検出位置を得る検出位置取得手段と、
   前記経路別に得られた同期パルスの検出位置と前記検出位置予測手段による予測検出位置との時間差が最も小なる経路別同期信号を選択し、これを前記出力同期信号とする出力同期信号選択手段と、
   を含むことを特徴とする同期信号検出回路。
2. 前記検出位置予測手段は、１つの同期期間において選択された経路別同期信号の同期パルス検出位置に応じて、次の同期期間における予測検出位置を得ることを特徴とする請求項１記載の同期信号検出回路。
3. 前記不要信号除去手段は、前記不要信号除去経路として、ＦＩＲフィルタを含む経路と、ＩＩＲフィルタを含む経路と、ペダスタルレベルカット機能を奏する経路とのうちの少なくとも２つを用いることを特徴とする請求項１または２記載の同期信号検出回路。
4. 請求項２記載の同期信号検出回路を含む映像信号処理装置であって、
   前記予測検出位置に基づいて読出制御信号を生成するメモリコントローラと、
   前記入力映像信号を順次書き込むと共に、書き込んだ入力映像信号を前記読出制御信号に従って読み出すラインメモリと、を含み、
   前記メモリコントローラは、前記同期信号検出回路により供給されるずれ量に基づいて前記読出制御信号の位相を補正することを特徴とする映像信号処理装置。

Images