JP2006154498A - フォーマット変換装置、フォーマット変換方法、並びにフォーマット変換装置を用いた画像表示装置及びその画像表示方法 - Google Patents
フォーマット変換装置、フォーマット変換方法、並びにフォーマット変換装置を用いた画像表示装置及びその画像表示方法 Download PDFInfo
- Publication number
- JP2006154498A JP2006154498A JP2004347011A JP2004347011A JP2006154498A JP 2006154498 A JP2006154498 A JP 2006154498A JP 2004347011 A JP2004347011 A JP 2004347011A JP 2004347011 A JP2004347011 A JP 2004347011A JP 2006154498 A JP2006154498 A JP 2006154498A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- format conversion
- resolution
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformation in the plane of the image
- G06T3/40—Scaling the whole image or part thereof
- G06T3/4015—Demosaicing, e.g. colour filter array [CFA], Bayer pattern
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Systems (AREA)
Abstract
【解決手段】 所定の解像度を有するデータを表示画面の解像度にあわせて解像度変換するフォーマット変換装置において、解像度の変換率に基づいて算出される解像度変換係数を用いて、入力された信号データを間引くタイミングを生成するタイミング生成部と、前記タイミング生成部で生成されたタイミングの前後に存在する2つの入力信号データから、時間的に前記タイミングに近い方の信号データを選択する選択部とを設け、入力された信号の組み合わせを保持したまま水平方向および垂直方向の解像度変換を行うようにした。
【選択図】 図2
Description
図19は、特許文献1に開示された従来の画像表示装置の概略を示すブロック図である。
入力映像信号Vinに合成すべきグラフィックス信号Gindexはデータ量削減のためにインデックス形式で供給され、カラールックアップテーブル3から各インデックスに対応した色信号成分Cと重ね合わせ係数αとが出力される。出力された色信号成分Cは色成分信号用の解像度変換部11へ入力され、重ね合わせ係数αは重ね合わせ係数用の解像度変換部12へ入力される。
図1は、本発明の実施の形態1による画像表示装置の全体構成を示すブロック図である。なお、ここでは、地上波放送を受信する画像表示装置を例にあげて説明する。
図2は、本発明の実施の形態1によるフォーマット変換装置111の構成の1例を示すブロック図である。
メモリ211は、切換回路202、204、206、208から出力される信号S202、S204、S206、S208を一時格納する記憶領域である。
図3において、書き込み制御回路209は、カウンタ回路301と、閾値判定回路305とからなる。
カウンタ回路301は、図3に示すように、切換回路302と、ロードホールタイプのフリップフロップ303と、加算回路304とから構成されている。
切換回路302は、水平同期信号S114Hが入力されるとスタート値S301、例えば「0」を選択し、それ以外は加算器出力S304を選択するものである。
図4は、本発明の実施の形態1によるフォーマット変換装置のタイミング図の1例である。なお、この図4では、フォーマット変換装置111に、R信号S110R、G信号S110G、B信号S110B、重ね合わせ係数S110αが入力され、水平方向に対して入力信号を4/7倍にフォーマット変換する場合を表している。
図5において、合成装置112は、1−α演算回路401と、乗算器402、403、404、405、406、407と、加算器408、409、410とからなる。
1−α演算回路401では、1−αの演算が行なわれ、その演算結果が乗算器405、406、407へ出力される。
図6は、本発明の実施の形態1のフォーマット変換装置が行う水平方向のフォーマット変換処理を説明するためのフローチャートである。
次に、本発明の実施の形態2によるフォーマット変換装置について説明する。
本発明の実施の形態2によるフォーマット変換装置は、隣接するデータにおいて相関のない特異点を優先して選択することにより、画像を間引く際に一点だけしかないデータを損なうことなく表示するものである。
図7において、本発明の実施の形態2によるフォーマット変換装置は、フリップフロップ回路201、203、205、207と、切換回路202、204、206、208と、メモリの読み出し制御回路210と、メモリ211と、差分検出回路601、602、603、604と、論理回路605と、メモリの書き込み制御回路606とからなる。なお、本発明の実施の形態1によるフォーマット変換装置と同じ構成要素については同一の符号を付しここでは説明を省略する。
図8において、書き込み制御回路606は、カウンタ回路301と、閾値判定回路305と、第1の補正回路701と、第2の補正回路702とからなる。
図9は、本発明の実施の形態2によるフォーマット変換装置のタイミング図の1例である。なお、この図9では、フォーマット変換装置111に、R信号S110R、G信号S110G、B信号S110B、重ね合わせ係数S110αが入力され、水平方向に対して入力信号を4/7倍にフォーマット変換する場合を表している。
次に、本発明の実施の形態3によるフォーマット変換装置について説明する。
本発明の実施の形態3によるフォーマット変換装置は、水平方向へのフォーマット変換に加え、垂直方向へのフォーマット変換をさらに行うものである。
図11において、本発明の実施の形態3によるフォーマット変換装置は、フリップフロップ回路201、203、205、207と、切換回路202、204、206、208と、メモリの書き込み制御回路209と、メモリの読み出し制御回路210と、メモリ211と、ライン選択制御回路901と、1ライン遅延回路902、904、906、908と、切換回路903、905、907、909とからなる。なお、本発明の実施の形態1によるフォーマット変換装置と同じ構成要素については同一の符号を付し、ここでは説明を省略する。
図12において、ライン制御回路901は、カウンタ回路1001と、閾値判定回路1005とからなる。
カウンタ回路1001は、図12に示すように、切換回路1002と、ロードホールタイプのフリップフロップ1003と、加算回路1004とから構成されている。
切換回路1002は、垂直同期信号S114Vが入力されるとスタート値S1001、例えば「0」を選択し、それ以外は加算器出力S1004を選択するものである。
以降、同様の処理が次の垂直同期信号S114Vが入力されるまで水平同期信号S114Hのタイミングで繰り返される。
図14は、本発明の実施の形態3のフォーマット変換装置が行う垂直方向のフォーマット変換処理を説明するためのフローチャートである。
図15は、本発明の実施の形態3によるフォーマット変換装置の動作を説明するためのフローチャートである。
次に、本発明の実施の形態4によるフォーマット変換装置について説明する。
本発明の実施の形態4によるフォーマット変換装置は、前記実施の形態3で説明した水平方向、及び垂直方向へのフォーマット変換処理に、前記実施の形態2で説明した特異点を優先して選択する処理をさらに加えたものである。
図16において、本発明の実施の形態4によるフォーマット変換装置は、フリップフロップ回路201、203、205、207と、切換回路202、204、206、208と、メモリの読み出し制御回路210と、メモリ211と、差分検出回路601、602、603、604と、論理回路605と、メモリの書き込み制御回路606と、1ライン遅延回路902、904、906、908と、切換回路903、905、907、909と、差分検出回路1101、1102、1103、1104と、論理回路1105と、ライン選択制御回路1106とからなる。なお、本発明の実施の形態1から3によるフォーマット変換装置で説明した構成要素と同じ構成要素については同一の符号を付し、ここでは説明を省略する。また、差分検出回路1101、1102、1103、1104、論理回路1105、及びライン選択制御回路1106は、それぞれ前記実施の形態2で説明した差分検出回路601、602、603、604、論理回路605、及びメモリの書き込み制御回路606にそれぞれ相当し、同様の構成を有するものである。
図17は、本発明の実施の形態4のフォーマット変換装置が行う垂直方向のフォーマット変換処理を説明するためのフローチャートである。
図18に示すように、先ず、前記実施の形態2で図10を用いて説明した水平方向のフォーマット変換処理(ステップS101からステップS106及びステップS201からステップS203)が行われ、その後、本実施の形態4で図17を用いて説明した垂直方向のフォーマット変換処理(ステップS301からステップS304及びステップS401からステップS403)が行われる。
102 AVスイッチ
103 Y/C分離装置
104 色復調装置
105 映像用フォーマット変換回路
106 RGB変換回路
107 オーディオ処理装置
108 音声出力装置
109 スピーカ
110 マイクロコンピュータ
111 フォーマット変換回路
112 合成装置
113 モニタ
114 同期分離装置
115 画像表示装置
201、203、205、207 フリップフロップ
202、204、206、208 切換回路
209 書き込み制御回路
210 読み出し制御回路
211 メモリ
301 カウンタ回路
302 切換回路
303 フリップフロップ
304 加算器
305 閾値判定回路
401 1−α演算回路
402、403、404、405、406、407 乗算器
408、409、410 加算器
601、602、603、604 差分検出回路
605 論理回路
606 書き込み制御回路
701 第1の補正回路
702 第2の補正回路
901 ライン選択制御回路
902、904、906、908 1ライン遅延器
903、905、907、909 切換回路
1001 カウンタ回路
1002 切換回路
1003 フリップフロップ
1004 加算器
1005 閾値判定回路
1101、1102、1103、1104 差分検出回路
1105 論理回路
1106 ライン選択制御回路
Claims (19)
- 所定の解像度を有するデータを表示画面の解像度にあわせて解像度変換するフォーマット変換装置において、
解像度の変換率に基づいて算出される解像度変換係数を用いて、入力された信号データを間引くタイミングを生成するタイミング生成部と、
前記タイミング生成部で生成されたタイミングの前後に存在する2つの入力信号データから、時間的に前記タイミングに近い方の信号データを選択する選択部とを有する、
ことを特徴とするフォーマット変換装置。 - 請求項1に記載のフォーマット変換装置において、
前記タイミング生成部は、
入力信号のサンプリングクロック毎に、前記解像度変換係数を第1の閾値を限度として累積加算してカウントし、カウント値がオーバフローした場合には、キャリーアウト信号を除いたカウント値を次のサンプリングクロックに対するカウント値として設定するカウンタ部を有し、
前記カウンタ部のカウンタ値が前記第1の閾値以上となったサンプリングクロックのタイミングを、入力された信号データを間引くタイミングとして出力する、
ことを特徴とするフォーマット変換装置 - 請求項2に記載のフォーマット変換装置において、
前記選択部は、
前記カウンタ部のカウント値と第2の閾値とを比較する閾値判定部と、
入力信号を水平方向に隣接する画素間隔分、遅延させる遅延部と、
前記閾値判定部の判定結果に基づいて、前記入力信号と前記遅延部で遅延させた信号とを切換えて出力する切換部とを有する、
ことを特徴とするフォーマット変換装置。 - 請求項2に記載のフォーマット変換装置において、
前記選択部は、
前記カウンタ部のカウント値と第2の閾値とを比較する閾値判定部と、
入力信号を垂直方向に隣接するライン間隔分、遅延させる遅延部と、
前記閾値判定部の判定結果に基づいて、前記入力信号と前記遅延部で遅延させた信号とを切換えて出力する切換部とを有する、
ことを特徴とするフォーマット変換装置。 - 請求項1に記載のフォーマット変換装置において、
入力信号データの直近の信号データとの差分値が第3の閾値以上である特異点を検出する特異点検出部をさらに有し、
前記選択部は、前記タイミング生成部で生成されたタイミングの前後に存在する入力信号データの何れか一方が前記特異点である場合に、該特異点の信号データを選択する、
ことを特徴とするフォーマット変換装置。 - 請求項5に記載のフォーマット変換装置において、
前記特異点検出部は、
入力信号を水平方向に隣接する画素間隔分、遅延させる遅延部と、
前記入力信号と前記遅延部で遅延させた信号との差分を検出する差分検出部と、
前記差分検出部での検出結果が前記第3の閾値以上である場合には、当該信号データを特異点として検出する検出部とを有する、
ことを特徴とするフォーマット変換装置。 - 請求項5に記載のフォーマット変換装置において、
前記特異点検出部は、
入力信号を垂直方向に隣接するライン間隔分、遅延させる遅延部と、
前記入力信号と前記遅延部で遅延させた信号との差分を検出する差分検出部と、
前記差分検出部での検出結果が第3の閾値以上である場合には、当該信号データを特異点として検出する検出部とを有する、
ことを特徴とするフォーマット変換装置。 - 請求項1から請求項7の何れかに記載のフォーマット変換装置において、
表示画面の解像度に基づいて設定される解像度変換係数を保持するレジスタをさらに有し、
前記タイミング生成部は、前記レジスタに保持された解像度変換係数を用いて、入力信号の信号データを間引くタイミングを生成する、
ことを特徴とするフォーマット変換装置。 - 所定の解像度を有するデータを表示画面の解像度にあわせて解像度変換するフォーマット変換装置において、
水平方向の解像度の変換率に基づいて算出される解像度変換係数を用いて、入力信号データを間引くタイミングを生成する水平方向タイミング生成部と、
前記水平方向タイミング生成部で生成されたタイミングの前後に存在する2つの画素データから、時間的に前記タイミングに近い方の画素データを選択する水平方向選択部と、
垂直方向の解像度の変換率に基づいて算出される解像度変換係数を用いて、入力信号データを間引くタイミングを生成する垂直方向タイミング生成部と、
前記垂直方向タイミング生成部で生成されたタイミングの前後に存在する2つのラインデータから、時間的に前記タイミングに近い方のラインデータを選択する垂直方向選択部とを有する、
ことを特徴とするフォーマット変換装置。 - 請求項1から請求項9の何れかに記載のフォーマット変換装置と、
主映像信号と、前記フォーマット変換装置で所定の解像度を有するデータをフォーマット変換した信号とを合成する合成装置とを有する、
ことを特徴とする画像表示装置。 - 所定の解像度を有するデータを表示画面の解像度にあわせて解像度変換するフォーマット変換方法において、
解像度の変換率に基づいて算出される解像度変換係数を用いて、入力された信号データを間引くタイミングを生成するタイミング生成工程と、
前記タイミング生成工程で生成されたタイミングの前後に存在する2つの入力信号データから、時間的に前記タイミングに近い方の信号データを選択する選択工程とを含む、
ことを特徴とするフォーマット変換方法。 - 請求項11に記載のフォーマット変換方法において、
前記タイミング生成工程は、
入力信号のサンプリングクロック毎に、前記解像度変換係数を第1の閾値を限度として累積加算するカウント処理を行うとともに、前記カウント値がオーバフローした場合には、キャリーアウト信号を除いたカウント値を次のサンプリングクロックに対するカウント値として設定し、
前記カウンタ値が前記第1の閾値以上となった時のサンプリングクロックのタイミングを、入力信号の信号データを間引くタイミングとして出力する、
ことを特徴とするフォーマット変換方法。 - 請求項12に記載のフォーマット変換方法において、
前記選択工程は、
前記カウント値と第2の閾値とを比較する閾値判定工程と、
入力信号を水平方向に隣接する画素間隔分、遅延させる遅延工程と、
前記閾値判定工程での判定結果に基づいて、前記入力信号と前記遅延工程で遅延させた信号とを切換えて出力する切換工程とを含む、
ことを特徴とするフォーマット変換方法。 - 請求項12に記載のフォーマット変換方法において、
前記選択工程は、
前記カウンタのカウント値と第2の閾値とを比較する閾値判定工程と、
入力信号を垂直方向に隣接するライン間隔分、遅延させる遅延工程と、
前記閾値判定工程での判定結果に基づいて、前記入力信号と前記遅延工程で遅延させた信号とを切換えて出力する切換工程とを含む、
ことを特徴とするフォーマット変換方法。 - 請求項11に記載のフォーマット変換方法において、
入力信号データの直近の信号データとの差分値が第3の閾値以上である特異点を検出する特異点検出工程をさらに含み、
前記タイミング生成工程で生成されたタイミングの前後に存在する入力信号データの何れか一方が前記特異点である場合には、前記選択工程で、当該特異点の信号データを選択する、
ことを特徴とするフォーマット変換方法。 - 請求項15に記載のフォーマット変換方法において、
前記特異点検出工程は、
入力信号を水平方向に隣接する画素間隔分、遅延させる遅延工程と、
前記入力信号と前記遅延工程で遅延させた信号との差分を検出する差分検出工程と、
前記差分検出工程での検出結果が第3の閾値以上である場合には、当該信号データを特異点として検出する検出工程とを含む、
ことを特徴とするフォーマット変換方法。 - 請求項15に記載のフォーマット変換方法において、
前記特異点検出工程は、
入力信号を垂直方向に隣接するライン間隔分、遅延させる遅延工程と、
前記入力信号と前記遅延工程で遅延させた信号との差分を検出する差分検出工程と、
前記差分検出工程での検出結果が第3の閾値以上である場合には、当該信号データを特異点として検出する検出工程とを含む、
ことを特徴とするフォーマット変換方法。 - 所定の解像度を有するデータを表示画面の解像度にあわせて解像度変換するフォーマット変換方法において、
水平方向の解像度の変換率に基づいて算出される解像度変換係数を用いて、入力信号データを間引くタイミングを生成する水平方向タイミング生成工程と、
前記水平方向タイミング生成工程で生成されたタイミングの前後に存在する2つの画素データから、時間的に前記タイミングに近い方の画素データを選択する水平方向選択工程と、
垂直方向の解像度の変換率に基づいて算出される解像度変換係数を用いて、入力信号データを間引くタイミングを生成する垂直方向タイミング生成工程と、
前記垂直方向タイミング生成工程で生成されたタイミングの前後に存在する2つのラインデータから、時間的に前記タイミングに近い方のラインデータを選択する垂直方向選択工程とを含む、
ことを特徴とするフォーマット変換方法。 - 所定の解像度を有するデータを、請求項11から請求項18の何れかに記載のフォーマット変換方法を用いてフォーマット変換し、
該フォーマット変換した信号と、主映像信号とを合成して、画面に表示する、
ことを特徴とする画像表示方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004347011A JP2006154498A (ja) | 2004-11-30 | 2004-11-30 | フォーマット変換装置、フォーマット変換方法、並びにフォーマット変換装置を用いた画像表示装置及びその画像表示方法 |
US11/289,598 US7649567B2 (en) | 2004-11-30 | 2005-11-30 | Format conversion apparatus, format conversion method, and image display apparatus and image display method using the format conversion apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004347011A JP2006154498A (ja) | 2004-11-30 | 2004-11-30 | フォーマット変換装置、フォーマット変換方法、並びにフォーマット変換装置を用いた画像表示装置及びその画像表示方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006154498A true JP2006154498A (ja) | 2006-06-15 |
Family
ID=36566980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004347011A Pending JP2006154498A (ja) | 2004-11-30 | 2004-11-30 | フォーマット変換装置、フォーマット変換方法、並びにフォーマット変換装置を用いた画像表示装置及びその画像表示方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7649567B2 (ja) |
JP (1) | JP2006154498A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011144556A1 (en) | 2010-05-17 | 2011-11-24 | Alberto Alessandrini | Support for bicycle saddle |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8725801B2 (en) * | 2006-11-21 | 2014-05-13 | General Electric Company | Systems and methods for image sharing in a healthcare setting while maintaining diagnostic image quality |
US7952646B2 (en) * | 2006-12-27 | 2011-05-31 | Intel Corporation | Method and apparatus for content adaptive spatial-temporal motion adaptive noise reduction |
US8543911B2 (en) * | 2011-01-18 | 2013-09-24 | Apple Inc. | Ordering document content based on reading flow |
CN105657485A (zh) * | 2015-08-21 | 2016-06-08 | 乐视致新电子科技(天津)有限公司 | 一种音视频播放设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01293760A (ja) * | 1988-05-23 | 1989-11-27 | Matsushita Electric Ind Co Ltd | データ間引き回路 |
JP2001346225A (ja) * | 2000-03-29 | 2001-12-14 | Matsushita Electric Ind Co Ltd | サンプリング周波数変換装置、サンプリング周波数変換方法、映像信号処理装置、および映像信号処理方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5796442A (en) | 1994-11-02 | 1998-08-18 | Texas Instruments Incorporated | Multi-format television reciever |
JP2002271811A (ja) | 2001-03-12 | 2002-09-20 | Matsushita Electric Ind Co Ltd | グラフィックス信号の合成装置および合成方法 |
US20060077213A1 (en) * | 2004-09-30 | 2006-04-13 | Chrontel, Inc. | Video conversion system and method |
-
2004
- 2004-11-30 JP JP2004347011A patent/JP2006154498A/ja active Pending
-
2005
- 2005-11-30 US US11/289,598 patent/US7649567B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01293760A (ja) * | 1988-05-23 | 1989-11-27 | Matsushita Electric Ind Co Ltd | データ間引き回路 |
JP2001346225A (ja) * | 2000-03-29 | 2001-12-14 | Matsushita Electric Ind Co Ltd | サンプリング周波数変換装置、サンプリング周波数変換方法、映像信号処理装置、および映像信号処理方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011144556A1 (en) | 2010-05-17 | 2011-11-24 | Alberto Alessandrini | Support for bicycle saddle |
US8851497B2 (en) | 2010-05-17 | 2014-10-07 | Alberto ALESSANDRINI | Support for bicycle saddle |
Also Published As
Publication number | Publication date |
---|---|
US7649567B2 (en) | 2010-01-19 |
US20060114351A1 (en) | 2006-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7006156B2 (en) | Image data output device and receiving device | |
US8154654B2 (en) | Frame interpolation device, frame interpolation method and image display device | |
US7649567B2 (en) | Format conversion apparatus, format conversion method, and image display apparatus and image display method using the format conversion apparatus | |
KR20070073201A (ko) | 디스플레이 장치에서 메모리 최소화를 위한 수평 라인 활성시점 결정 방법 , 이를 이용하는 피아이피 수행방법 및이를 이용한 디스플레이 장치. | |
JP4878628B2 (ja) | 映像処理装置および映像処理方法 | |
JP2008028507A (ja) | 画像補正回路、画像補正方法および画像表示装置 | |
US20080136966A1 (en) | Frame Synchronizer, Synchronization Method of Frame Synchronizer, Image Processing Apparatus, and Frame Synchronization Program | |
JP5112528B2 (ja) | 映像表示装置及び映像処理方法 | |
JP5161935B2 (ja) | 映像処理装置 | |
JP4483255B2 (ja) | 液晶表示装置 | |
US7250981B2 (en) | Video signal processor and video signal processing method which interpolate a video signal using an interpolation factor based on phase information of a selected clock | |
JP2004040696A (ja) | 映像フォーマット変換装置及びデジタル放送受信装置 | |
WO2006112064A1 (ja) | 信号処理装置及び画像出力装置 | |
JP4677755B2 (ja) | 画像フィルタ回路及び補間処理方法 | |
JP2011078136A (ja) | 映像ノイズ削減処理装置及び映像処理装置 | |
JP2009141689A (ja) | アナログデジタル変換システム及びscart対応システム | |
JP2007194979A (ja) | 映像ノイズ削減処理装置及び映像処理装置 | |
JP2008098724A (ja) | 画像スケーリング回路 | |
JP5557311B2 (ja) | 映像表示装置、表示制御方法及びプログラム | |
JP4423980B2 (ja) | 映像信号処理回路 | |
JP2006311061A (ja) | 走査線変換回路 | |
JP2010035092A (ja) | 映像信号処理方法、映像信号処理装置 | |
JP2004101924A (ja) | 画像信号処理装置および画像信号処理方法 | |
JP2004355013A (ja) | 映像表示装置 | |
JP2010041633A (ja) | 映像信号処理装置、映像表示装置、映像信号処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110613 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110613 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20110614 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110808 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111129 |