TWI444038B - 電壓準位控制電路與其相關方法 - Google Patents

Description

電壓準位控制電路與其相關方法

本發明係關於一種電壓準位控制電路與其相關方法，尤指一種控制一目標電路切割一視訊訊號所使用之一目標切割電壓準位的控制電路以及其相關方法。

請參考第1圖。第1圖所示係一傳統單色的複合影像訊號10(Composite Video Blanking Sync signal)的時序圖。單色的複合影像訊號10主要包含有兩種訊號成分，亦即亮度訊號12(Luminance Signal)以及水平同步化訊號14(Horizontal Synchronization Signal)，其中亮度訊號12包含影像的飽和度(亮度或暗度)資訊，而水平同步化訊號14係用來控制如螢幕(如電視螢幕)上的顯示器訊號掃瞄作業。從第1圖可以得知，水平同步化訊號14的電壓準位係比亮度訊號12的電壓準位來得低的，因此傳統的影像訊號解碼裝置就設置了一切割電壓準位16橫跨於水平同步化訊號14上，並比較複合影像訊號10的電壓準位和切割電壓準位16來擷取出複合影像訊號10內的水平同步化訊號14。然而，由於複合影像訊號10在傳送的過程中常常會受到雜訊的干擾而使得複合影像訊號10內的水平同步化訊號14成分的下降緣(Falling Edge)和上升緣(Rising Edge)受到破壞，因此傳統的影像訊號解碼裝置所擷取出來的水平同步訊號就會不同步於水平同步化訊號14，進而使得螢幕上的影像出現失真的現象。換句話說，此一失真現象是由影像訊號解碼裝置所擷取出來的水平同步訊號與水平同步化訊號14之間的抖動(jitter)所造成的，而此一抖動則是由受到雜訊干擾的複合影像訊號10所引起的。然而，嘗試消除複合影像訊號10在傳送的過程所面臨到的雜訊干擾係較不可行的，因為雜訊通常係一隨機出現的訊號。因此，如何更有效和精確地擷取出複合影像訊號10內的水平同步化訊號14以消除影像失真的現象已成為業界亟需解決的問題。

因此，本發明之一目的在於提供一種控制一目標電路切割一視訊訊號所使用之一目標切割電壓準位的控制電路以及其相關方法。

依據本發明之一實施例，其係提供一種電壓準位控制電路，用以控制一目標電路切割一視訊訊號所使用之一目標切割電壓準位，該電壓準位控制電路包含有一切割電路、一偵測電路、一震盪電路以及一調整電路。該切割電路依序使用複數切割電壓準位來切割該視訊訊號，以對應地產生複數個第一時脈訊號。該偵測電路用來分別偵測該些第一時脈訊號與複數個對應之第二時脈訊號之間分別的複數個相位差來產生複數個偵測訊號。該震盪電路用來分別依據該些偵測訊號來產生該些第二時脈訊號。一調整電路依據對應該些切割電壓準位之該些偵測訊號，來決定是否調整該目標切割電壓準位。

依據本發明之另一實施例，其係提供一種電壓準位控制方法，用以控制一目標電路切割一視訊訊號所使用之一目標切割電壓準位，該電壓準位控制方法包含有下列步驟：利用一切割電路來依序使用複數切割電壓準位來切割該視訊訊號，以對應地產生複數個第一時脈訊號；分別偵測該些第一時脈訊號與複數個對應之第二時脈訊號之間分別的複數個相位差來產生複數個偵測訊號；分別依據該些偵測訊號來產生該些第二時脈訊號；以及依據對應該些切割電壓準位之該些偵測訊號，來決定是否調整該目標切割電壓準位。

請參考第2圖。第2圖所示係本發明一種電壓準位控制電路200之一實施例示意圖，其中電壓準位控制電路200係用以控制一目標電路2074切割一視訊訊號Scvbs所使用之一目標切割電壓準位Vt。因此，在一實施例中，電壓準位控制電路200係設置於一影像訊號解碼裝置中，該影像訊號解碼裝置係用來對視訊訊號Scvbs進行解碼。更進一步來說，第2圖包含了電壓準位控制電路200以及目標電路2074，其中目標電路2074係該影像訊號解碼裝置中用來產生一水平同步時脈訊號(Hsync)的電路。電壓準位控制電路200包含有一低通濾波器201、一切割電路202、一偵測電路203、一迴路濾波器204、一震盪電路205以及一調整電路207。而目標電路2074包含了一切割電路2074a、一偵測電路2074b、一迴路濾波器2074c、一震盪電路2074d以及一迴路增益偵測電路2074e。低通濾波器201接收視訊訊號Scvbs並對視訊訊號Scvbs進行低通濾波操作以濾除視訊訊號Scvbs中高頻部分之亮度訊號，進而產生一濾波後視訊訊號Scvbsf。切割電路202係耦接於低通濾波器201，並用來依序使用複數切割電壓準位V1-Vn來切割濾波後視訊訊號Scvbsf以對應地產生複數個第一時脈訊號Ssync1。偵測電路203係耦接於切割電路202，用來分別偵測該些第一時脈訊號Ssync1與複數個對應之第二時脈訊號Ssync2之間分別的複數個相位差來產生複數個偵測訊號Sd。迴路濾波器204係耦接於偵測電路203，用來對該些偵測訊號Sd進行一濾波澡作以產生複數個控制訊號Sdf。震盪電路205係耦接於迴路濾波器204，用來依據該些控制訊號Sdf來產生該些第二時脈訊號Ssync2。調整電路207係耦接於偵測電路203，用來依據對應該些切割電壓準位V1-Vn之該些偵測訊號Sd，來決定是否調整該目標電路所使用的目標切割電壓準位Vt，其中調整電路207係可以耦接或不耦接於切割電路202。請注意，目標電路2074的切割電路2074a、偵測電路2074b、迴路濾波器2074c以及震盪電路2074d係分別與電壓準位控制電路200的切割電路202、偵測電路203、迴路濾波器204以及震盪電路205具有相似的功能，在此不另贅述。此外，目標電路2074的迴路增益偵測電路2074e係耦接於迴路濾波器2074c，用來依據偵測電路2074b所產生的偵測訊號來控制迴路濾波器2074c之元件參數(例如迴路濾波器2074c的電容值或電阻值)以調整由偵測電路2074b、迴路濾波器2074c以及震盪電路2074d所構成的一迴路增益值。

請注意，在本實施例中，視訊訊號Scvbs可以為一複合視訊訊號(Composite Video Blanking Sync signal)，震盪電路205可以用一數值控制震盪器(Numerically controlled oscillator，NCO)來加以實作，而偵測電路203可以用一相位偵測器(Phase Detector)來加以實作。第二時脈訊號Ssync2可視為視訊訊號Scvbs中的水平同步時脈訊號(Hsync)。

請參考第3圖。第3圖所示係本發明實施例調整電路207之一實施例示意圖。調整電路207包含有一限制電路2071、一相位差累加器2072以及一判斷電路2073。限制電路2071係耦接於偵測電路203與相位差累加器2072之間，用來於偵測電路203所偵測到的該些相位差超過一預設上限值Pmax時，將超過該上限值Pmax之相位差設定為一第一特定相位差P1，並將第一特定相位差P1輸出至相位差累加器2072，以及於偵測電路203所偵測到的該些相位差低於一預設下限值Pmin時，將低於該下限值Pmin之相位差設定為一第二特定相位差P2，並將第二特定相位差P2輸出至相位差累加器2072。如此一來，限制電路2071就可以將該相位差限制在第一特定相位差P1和第二特定相位差P2之間，以避免偵測電路203所產生的相位差受到雜訊的干擾而突然變化太大，進而影響到後續電路的運算結果。相位差累加器2072係用來於切割電路202分別使用複數個不同切割電壓準位V1-Vn來切割視訊訊號Scvbs時，累加該些第一時脈訊號Ssync1與該些第二時脈訊號Ssync2之間的該些相位差來分別產生對應該些切割電壓準位V1-Vn之複數個相位差累加結果R1-Rn。判斷電路2073係耦接於相位差累加器2072，其依據該些相位差累加結果R1-Rn與一特定相位差累加值，來選擇性地產生一調整訊號Sad至該目標電路(亦即2074)，以決定是否調整目標切割電壓準位Vt，其中該特定相位差累加值係對應該目標電路的切割電路2074a目前所使用之目標切割電壓準位Vt所產生的相位差累加值。請注意，第3圖中另繪示了切割電路202、偵測電路203以及該目標電路2074以更清楚描述本發明之精神所在。此外，在本實施例中，針對複數個不同切割電壓準位V1-Vn的每一個切割電壓準位，相位差累加器2072會持續累加視訊訊號Scvbs中一第一預定數目的場(Field)且每一個場的一第二預定數目的水平線條(line)。換句話說，本發明的相位差累加器2072並不是累加視訊訊號Scvbs中的每一個場內的每一條水平線條所造成的相位差，而是累加視訊訊號Scvbs中每一個場的第二預定數目的水平線條所造成的相位差，且僅累加第一預定數目的場，如此一來就可以節省電壓準位控制電路200所使用的記憶體。舉例來說，若該第一預定數目係25，而該第二預定數目係50，其中每一個場內例如具有500條水平線條，則針對每一個切割電壓準位，相位差累加器2072就會持續累加25*50=1250條水平線條所需的時間內第一時脈訊號Ssync1與第二時脈訊號Ssync2之間的相位差，以產生對應的相位差累加結果。

在本實施例中，電壓準位控制電路200之運作方法可以用第4圖所示的步驟來做詳細的說明。第4圖所示係本發明電壓準位控制電路200控制目標電路2074的切割電路2074a在切割視訊訊號Scvbs時所使用之目標切割電壓準位Vt的方法00之流程圖。倘若大體上可達到相同的結果，並不需要一定要照第4圖所示之流程中的步驟順序來進行，且第4圖所示之步驟不一定要連續進行，亦即其他步驟亦可插入其中。方法400包含有下列步驟：

步驟401：設定切割電路202使用複數個不同切割電壓準位V1-Vn中的一個切割電壓準位(例如第一個切割電壓準位V1)來切割濾波後視訊訊號Scvbsf以產生第一時脈訊號Ssync1；

步驟402：利用偵測電路203偵測輸入時脈訊號Ssync1與輸出時脈訊號Ssync2之間的相位差來產生偵測訊號Sd；

步驟403：利用相位差累加器2072來累加對應一個場的第一時脈訊號Ssync1與第二時脈訊號Ssync2之間的相位差；

步驟404：判斷該場內的第二預定數目的水平線條是否已經傳輸完畢，若是，則跳至步驟405，若否，則跳至步驟403；

步驟405：產生對應該切割電壓準位的一個場的相位差累加結果；

步驟406：判斷第一預定數目的場是否已經傳輸完畢，若是，則跳至步驟407，若否，則跳至步驟403；

步驟407：累加對應於該切割電壓準位(例如第一個切割電壓準位V1)下的該第一預定數目的場所得到的相位差(例如第一相位差累加結果R1)；

步驟408：判斷切割電路202的複數個不同切割電壓準位V1-Vn是否都已經被選取過，若是，則跳至步驟409，若否，則跳至步驟401；

步驟409：將相位差累加結果R1-Rn分別減去相位差累加結果R1-Rn中之最小者，以得到每一個相位差累加結果R1-Rn與其最小者間的差值；

步驟410：比較該最小的相位差累加結果與一特定相位差累加結果，當最小的相位差累加結果與特定相位差累加值間的差值大於一特定臨界值時，跳至步驟411，當該差值不大於該特定臨界值時，跳至步驟401，其中，該特定相位差累加值係對應目標電路2074目前所使用之目標切割電壓準位；

步驟411：產生調整訊號Sad以調整目標切割電壓準位Vt至對應最小相位差偵測結果的切割電壓準位。

當電壓準位控制電路200開始運作時，切割電路202依序地切換複數個不同的切割電壓準位V1-Vn來切割濾波後視訊訊號Scvbsf以分別產生對應的第一時脈訊號Ssync1，如第5圖所示。第5圖所示係本發明電壓準位控制電路200之濾波後視訊訊號Scvbsf與複數個不同的切割電壓準位V1-Vn之時序圖。請注意，在此實施例中，切割電路202係切割濾波後視訊訊號Scvbsf的水平同步訊號成分502的下降緣(falling edge)與一切割電壓準位之交會點來產生第一時脈訊號Ssync1，然此並不作為本發明之限制所在。此領域具有通常知識者應可瞭解切割電路202亦可以切割濾波後視訊訊號Scvbsf的上降緣(rising edge)來產生第一時脈訊號Ssync1。此外，濾波後視訊訊號Scvbsf係包含有水平同步訊號成分502、一繫色訊號(Color burst signal)成分以及一色彩資訊訊號。從第5圖可以得知，切割濾波後視訊訊號Scvbsf的水平同步訊號成分502較低電壓準位的部分係受到破壞的，因此當切割電路202的切割電壓準位設定在切割電壓準位V1時，其所產生的第一時脈訊號Ssync1才是最理想的。反之，於第6圖中，切割濾波後視訊訊號Scvbsf的水平同步訊號成分602較高電壓準位的部分係受到破壞的，因此當切割電路202的切割電壓準位設定在切割電壓準位Vn時，其所產生的第一時脈訊號Ssync1才是最理想的。第6圖所示係本發明電壓準位控制電路200之濾波後視訊訊號Scvbsf與複數個不同的切割電壓準位V1-Vn之另一時序圖。更進一步來說，當切割電路202的切割電壓準位設定在切割過第5圖或第6圖中所示的受到破壞的水平同步訊號成分時，其所產生的第一時脈訊號Ssync1的抖動(jitter)成分就會比較高，進而使得其第一時脈訊號Ssync1與第二時脈訊號Ssync2之間的相位差變大。因此，為了找出切割濾波後視訊訊號Scvbsf的最理想的切割電壓準位，切割電路202就會依序地切換複數個不同的切割電壓準位V1-Vn來切割濾波後視訊訊號Scvbsf的水平同步訊號成分(步驟401)以找出對應每一個切割電壓準位V1-Vn的累加相位差。當切割電路202選定好一切割電壓準位，並依據該切割電壓準位來產生第一時脈訊號Ssync1時，偵測電路203就會偵測第一時脈訊號Ssync1與第二時脈訊號Ssync2之間的該相位差(步驟402)。請注意，第5圖所示的濾波後視訊訊號Scvbsf係對應一條水平線的時序圖，因此當選定好一切割電壓準位後，每輸入一條水平線就會產生對應的第一時脈訊號Ssync1與第二時脈訊號Ssync2之間的一個相位差。換句話說，當選定好一切割電壓準位後，每輸入一條水平線就會產生一個對應的水平同步時脈訊號。

接著，相位差累加器2072累加對應該選定好的切割電壓準位所產生的第一時脈訊號Ssync1與第二時脈訊號Ssync2之間的相位差(步驟403)。在本實施例中，相位差累加器2072會持續累加視訊訊號Scvbs中第一預定數目的場，而每一個場內的第二預定數目的水平線條所產生的相位差。因此，在步驟404中，判斷電路2073就會先判斷在一個場內的第二預定數目的水平線條(亦即該第二個數)是否已經傳輸完畢，若是，則產生對應該選定切割電壓準位的一個場的相位差累加結果，若否，則繼續累加該場的水平線條所產生的相位差。在步驟407中，當第一預定數目的場均已經傳輸完畢時，判斷電路2073就會產生對應於該選定切割電壓準位之一相位差累加結果(例如第一相位差累加結果R1)。接著，在步驟408中，判斷電路2073判斷切割電路202的複數個不同切割電壓準位V1-Vn是否都已經被選取過。當每一個切割電壓準位V1-Vn都已經被選取過時，代表對應該些不同切割電壓準位V1-Vn的每一個相位差累加結果R1-Rn都已經產生出來了。而該些相位差累加結果R1-Rn中具有最小值者所對應之切割電壓準位即為最佳之切割電壓準位。在步驟409中，判斷電路2073會把該些相位差累加結果R1-Rn分別減去該些相位差累加結果R1-Rn中具有最小值者，以得到每個相位差累加結果R1-Rn與其具有最小值者間的差值，該些差值係代表使用切割電壓準位V1-Vn與使用最佳之切割電壓準位間所具有之累加相位差。

接著，在步驟410中，判斷電路2073會判斷目前目標電路2074所使用之目標切割電壓準位Vt及其所對應之一特定相位差累加值，然後，由步驟409所得到之該些差值中即可得知該最小的相位差累加結果與該特定相位差累加值間之差值，並據以產生一比較結果，再依據該比較結果來選擇性地產生調整訊號Sab。更進一步來說，當判斷電路2073判斷出最小的相位差累加結果與該特定相位差累加值間之差值大於特定臨界值時，代表目標電路2074的切割電路2074a目前所使用之目標切割電壓準位Vt所產生的該特定相位差累加值與切割電路202使用最佳切割電壓準位所產生的最小的相位差累加結果間之差值大於特定臨界值，此時判斷電路2073就會產生調整訊號Sad以調整目標切割電壓準位Vt至對應最小的相位差偵測結果的切割電壓準位(例如第一切割電壓準位V1)。如此一來，目標電路2074的切割電路2074a利用更新後的該切割電壓準位(例如第一切割電壓準位V1)來切割濾波後視訊訊號Scvbsf時就可以切割到較理想的準位，進而得到較精準的水平同步訊號。換句話說，利用更新後的目標切割電壓準位Vt來切割濾波後視訊訊號Scvbsf中的水平同步訊號成分就可以擷取出具有較小抖動率的水平同步時脈訊號。另一方面，當最小的相位差累加結果與該特定相位差累加值間之差值不大於(或小於)該特定臨界值時，代表目標電路2074於目前所使用之目標切割電壓準位Vt所產生的水平同步時脈訊號的抖動率係處於一合理的水平，為了避免電壓準位控制電路200過度頻繁地改變目標切割電壓準位Vt，此時判斷電路2073就不調整目標電路2074所使用的目標切割電壓準位Vt，而維持其目前所使用的切割電壓準位。因此，本發明的電壓準位控制電路200就可以選擇性地且動態地調整目標電路2074所使用的目標切割電壓準位Vt以使得所產生的水平同步時脈訊號的抖動率一直處於一合理的水平，進而解決了習知技術所面臨到的問題。

綜上所述，本發明的電壓準位控制電路200偵測切割電路202所使用的每一個不同的切割電壓準位V1-Vn所分別產生的第一時脈訊號Ssync1與第二時脈訊號Ssync2之間的累加相位差來選擇性地調整目標電路2074的切割電路2074a所使用的目標切割電壓準位Vt，使得所產生的水平同步時脈訊號的抖動率一直處於一合理的水平。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10．．．複合影像訊號

12．．．亮度訊號

14．．．水平同步化訊號

16．．．切割電壓準位

200．．．電壓準位控制電路

201．．．低通濾波器

202、2074a．．．切割電路

203、2074b．．．偵測電路

204、2074c．．．迴路濾波器

205、2074d．．．震盪電路

2074e．．．迴路增益偵測電路

207．．．調整電路

502、602．．．水平同步訊號成分

2071．．．限制電路

2072．．．相位差累加器

2073．．．判斷電路

2074．．．目標電路

第1圖係一傳統單色的複合影像訊號的時序圖。

第2圖係本發明一種電壓準位控制電路之一實施例示意圖。

第3圖係本發明一調整電路之一實施例示意圖。

第4圖係本發明該電壓準位控制電路控制一目標電路於切割一視訊訊號時所使用之一目標切割電壓準位的方法流程圖。

第5圖係本發明該電壓準位控制電路之一濾波後視訊訊號與複數個不同的切割電壓準位之時序圖。

第6圖所示係本發明該電壓準位控制電路之該濾波後視訊訊號與該複數個不同的切割電壓準位之另一時序圖。

200．．．電壓準位控制電路

201．．．低通濾波器

202、2074a．．．切割電路

203、2074b．．．偵測電路

204、2074c．．．迴路濾波器

205、2074d．．．震盪電路

2074e．．．迴路增益偵測電路

207．．．調整電路

Claims (16)

1. 一種電壓準位控制電路，用以控制一目標電路切割一視訊訊號所使用之一目標切割電壓準位，該電壓準位控制電路包含有：一切割電路，依序使用複數切割電壓準位來切割該視訊訊號，以對應地產生複數個第一時脈訊號；一偵測電路，用來分別偵測該些第一時脈訊號與複數個對應之第二時脈訊號之間分別的複數個相位差來產生複數個偵測訊號；一震盪電路，用來分別依據該些偵測訊號來產生該些第二時脈訊號；以及一調整電路，依據對應該些切割電壓準位之該些偵測訊號，來決定是否調整該目標切割電壓準位。
2. 如申請專利範圍第1項所述之電壓準位控制電路，其中該調整電路包含有：一相位差累加器，用來依據該些偵測訊號累加該些第一時脈訊號與該些第二時脈訊號之間分別的該些相位差，以分別產生對應該些切割電壓準位之複數個相位差累加結果；以及一判斷電路，用來依據該些相位差累加結果與一特定相位差累加值，產生一調整訊號至該目標電路以決定是否調整該目標切割電壓準位，其中該特定相位差累加值係對應該目標電路目前所使用之該目標切割電壓準位。
3. 如申請專利範圍第2項所述之電壓準位控制電路，其中該調整電路另包含有：一限制電路，耦接於該偵測電路與該相位差累加器之間，用來於該些偵測訊號所對應的該些相位差中的一相位差超過一預設上限值時，將該相位差設定為一特定相位差。
4. 如申請專利範圍第2項所述之電壓準位控制電路，其中該判斷電路比較該些相位差累加結果來選取出一特定相位差累加結果，比較該特定相位差累加結果與該特定相位差累加值來產生一比較結果，以及依據該比較結果來選擇性地產生該調整訊號。
5. 如申請專利範圍第4項所述之電壓準位控制電路，其中該特定相位差累加結果為該些相位差累加結果中具有一最小值者。
6. 如申請專利範圍第4項所述之電壓準位控制電路，其中該判斷電路係計算該特定相位差累加結果與該特定相位差累加值之間的一差值，並比較該差值與一特定臨界值來產生該比較結果。
7. 如申請專利範圍第1項所述之電壓準位控制電路，其中該視訊訊號係為一複合視訊訊號(Composite Video Blanking Sync signal)。
8. 如申請專利範圍第7項所述之電壓準位控制電路，其所控制之該目標切割電壓準位係用來切割該複合視訊訊號中的水平同步訊號成分。
9. 一種電壓準位控制方法，用以控制一目標電路切割一視訊訊號所使用之一目標切割電壓準位，該電壓準位控制方法包含有：(a)利用一切割電路來依序使用複數切割電壓準位來切割該視訊訊號，以對應地產生複數個第一時脈訊號；(b)分別偵測該些第一時脈訊號與複數個對應之第二時脈訊號之間分別的複數個相位差來產生複數個偵測訊號；(c)分別依據該些偵測訊號來產生該些第二時脈訊號；以及(d)依據對應該些切割電壓準位之該些偵測訊號，來決定是否調整該目標切割電壓準位。
10. 如申請專利範圍第9項所述之電壓準位控制方法，其中步驟(d)包含有：(e)依據該些偵測訊號累加該些第一時脈訊號與該些第二時脈訊號之間分別的該些相位差，以分別產生對應該些切割電壓準位之複數個相位差累加結果；以及(f)依據該些相位差累加結果與一特定相位差累加值，來產生一調整訊號以決定是否調整該目標切割電壓準位，其中該特定相位差累加值係對應該目標電路目前所使用之該目標切割電壓準位。
11. 如申請專利範圍第10項所述之電壓準位控制方法，其中步驟(d)另包含有：於偵測到該些相位差中的一個相位差超過一預設上限值時，將該相位差設定為一特定相位差。
12. 如申請專利範圍第10項所述之電壓準位控制方法，其中步驟(f)包含有：(g)比較該些相位差累加結果以選取出一特定相位差累加結果；(h)比較該特定相位差累加結果與該特定相位差累加值來產生一比較結果；以及(i)依據該比較結果來選擇性地產生該調整訊號。
13. 如申請專利範圍第12項所述之電壓準位控制方法，其中該特定相位差累加結果為該些相位差累加結果中具有一最小值者。
14. 如申請專利範圍第12項所述之電壓準位控制方法，其中步驟(h)包含有：計算該特定相位差累加結果與該特定相位差累加值之間的一差值；以及比較該差值與一特定臨界值來產生該比較結果。
15. 如申請專利範圍第9項所述之電壓準位控制方法，其中該視訊訊號係為一複合視訊訊號(Composite Video Blanking Sync signal)。
16. 如申請專利範圍第15項所述之電壓準位控制方法，其所控制之該目標切割電壓準位係用來切割該複合視訊訊號中的水平同步訊號成分。