KR100442002B1 - 화상표시장치 - Google Patents

화상표시장치 Download PDF

Info

Publication number
KR100442002B1
KR100442002B1 KR10-2001-0034584A KR20010034584A KR100442002B1 KR 100442002 B1 KR100442002 B1 KR 100442002B1 KR 20010034584 A KR20010034584 A KR 20010034584A KR 100442002 B1 KR100442002 B1 KR 100442002B1
Authority
KR
South Korea
Prior art keywords
video signal
signal
frequency
analog video
data clock
Prior art date
Application number
KR10-2001-0034584A
Other languages
English (en)
Other versions
KR20020025652A (ko
Inventor
다치바나미유키
이와타카히로키
Original Assignee
엔이씨-미쓰비시덴키 비쥬얼시스템즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨-미쓰비시덴키 비쥬얼시스템즈 가부시키가이샤 filed Critical 엔이씨-미쓰비시덴키 비쥬얼시스템즈 가부시키가이샤
Publication of KR20020025652A publication Critical patent/KR20020025652A/ko
Application granted granted Critical
Publication of KR100442002B1 publication Critical patent/KR100442002B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005Adapting incoming signals to the display format of the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Picture Signal Circuits (AREA)

Abstract

아날로그입력의 영상신호를 디지털신호로 변환하여 화소변환 등의 신호처리를 하고 그 신호를 표시부로 송출하는 디지털형의 화상표시장치에 관한 것으로서, 화상변환처리에 있어서 화상에 대해서 잡음을 부가하지 않고 비트노이즈의 발생을 억제할 수 있는 화상표시장치를 제공하기 위해서, 입력 아날로그 영상신호의 종류마다 데이터클럭의 주파수를 비트노이즈가 발생하기 어려운 값(입력아날로그 영상신호의 도트클럭의 주파수와 데이터클럭 주파수중 한쪽이 다른쪽의 정수배 또는 이 근방의 값으로 되지 않은 값)으로 미리 설정해 두고, 이것을 주파수 대응 리스트로서 메모리MM에 기억해 두고, 입력된 아날로그 영상신호의 종류에 따라서 제어블럭(4)가 설정된 데이터클럭의 주파수를 선택해서 데이터클럭 발생블럭(6)에 데이터클럭Cd를 발생시키는 구성으로 하였다.
이와 같은 구성으로 하는 것에 의해서, 신호처리블럭(5)에서의 화소변환처리시에 화상에 대해서 잡음을 부가하지 않고 비트노이즈의 발생을 억제할 수 있다는 등의 효과가 얻어진다.

Description

화상표시장치{IMAGE DISPLAY}
본 발명은 아날로그입력의 영상신호를 디지털신호로 변환하여 화소변환 등의 신호처리를 하고 그 신호를 표시부로 송출하는 디지털형의 화상표시장치에 관한 것이다.
예를 들면, 액정패널을 사용한 화상표시장치에 있어서는 액정패널 부분인 표시부는 디지털화된 영상신호(디지털 영상신호)를 요구한다. 이 때문에, 이와 같은 디지털형의 화상표시장치에 입력되는 영상신호가 아날로그인 경우 아날로그영상신호는 A/D(Analog to Digital)변환될 필요가 있다. 또한, 디지털형의 화상표시장치에 입력되는 아날로그 영상신호의 예로서는 예를 들면 현재의 퍼스널 컴퓨터 등의 영상출력신호를 들 수 있다.
이 A/D변환시에 사용되는 샘플링클럭은 입력아날로그 영상신호에 포함되거나 또는 입력아날로그 영상신호에서 추출되어 별개로 입력된 수직동기신호 및 수평동기신호에서 생성된다. 또한, 통상 이 샘플링클럭의 주파수는 아날로그 영상신호의 1화소(도트)의 크기를 규정하는 도트클럭(퍼스널 컴퓨터 등이 도트열로서 영상신호를 생성할 때에 사용한 도트의 주기를 규정하는 클럭)의 주파수와 일치시켜 생성된다.
그리고, 디지털신호로 변환된 영상신호는 표시부에 입력되기 전에 예를 들면 화소변환이나 화질조정 등의 신호처리를 받는다.
여기서 말하는 화소변환이라는 것은 입력되는 아날로그 영상신호의 해상도(즉, 몇 도트×몇 라인)와 표시부의 해상도가 일치하지 않는 경우에 실시되는 화상의 확대 또는 축소처리를 말한다. 예를 들면, 입력아날로그 영상신호의 해상도가 640도트×480라인이고 표시부의 해상도가 1024도트×768라인인 경우, 수평방향으로 1024/640배, 수직방향으로 768/480배의 확대처리(화소변환)가 입력아날로그 영상신호에 실시되어 표시부로 송출된다. 이 결과, 1024도트×768라인의 표시부의 화면 가득히 화상이 표시된다.
단, 이 화소변환시에 입력아날로그 영상신호의 샘플링시의 샘플링클럭을 그대로 사용해서 디지털 영상신호를 표시부로 송출하면, 640도트×480라인의 화소분의 데이터밖에 송출할 수 없다. 따라서, 1024도트×768라인의 화소분의 데이터를 표시부로 송출할 수 있도록, 표시부의 해상도에 적합한(즉, 화소변환처리후의 해상도를 규정하기 위한) 샘플링클럭과는 주파수가 다른 데이터클럭을 새로 발생시키고, 이 데이터클럭을 사용해서 디지털 영상신호를 표시부로 송출할 필요가 있다. 이와 같이, 디지털형의 화상표시장치에 있어서는 영상신호 처리의 과정에 있어서 주파수가 다른 2종류의 클럭신호(샘플링클럭과 데이터클럭)를 사용한다.
그런데, 입력아날로그 영상신호에는 노이즈가 중첩해 버리는 경우가 있지만, 이 노이즈내에 데이터클럭과 동기하는 성분이 있으면 디지털 영상신호를 신호처리해서 표시부로 송출할 때에 이 노이즈성분도 샘플링해 버려 표시화면상에 줄무늬모양 등의 방해 즉 소위 비트노이즈(규칙적인 노이즈)가 나타나 버린다. 상기와 같은 주파수가 다른 2종류의 클럭신호를 1칩내에서 근접해서 발생시키도록 하면,다른 클럭의 주파수가 서로 간섭하여 비트(beat) 방해가 발생하기 쉽다.
물론, 일반적으로는 아날로그 신호처리부(상기한 예에서는 A/D 변환부)를 디지털신호 처리부에서 분리하는 것에 의해 대책이 도모되지만, IC(Integrated Circuit)의 고집적화에 따라 아날로그 신호처리부와 디지털신호 처리부가 1개의 IC중에서 실현되게 되면 상기한 바와 같은 아날로그 영상신호 처리부와 디지털신호 처리부의 분리가 곤란하게 되어 버린다.
그런데, 비트노이즈의 발생을 억제할 수 있는 화상표시장치의 1예로서 일본국 특허 공개 공보 평성9-244586호에 기재된 기술이 있다. 그 구성을 도 8에 도시한다. 도 8에 있어서 부호(101)은 영상입력신호에서 동기신호를 분리하는 동기 분리회로, 부호(102)는 제1 위상비교기, 부호(103)은 제1 LPF(Low Pass Filter), 부호(104)는 제1 VCO(Voltage Controlled Oscillator), 부호(105)는 제1 카운터이다. 그리고, 제1 위상비교기(102), 제1 LPF(103), 제1 VCO(104) 및 제1 카운터(105)는 제1 PLL(Phase Locked Loop)(106)을 구성한다.
또, 부호(107)은 화상의 확대 또는 축소를 실행하는 화소변환회로이다. 그리고, 부호(108)은 제2 위상비교기, 부호(109)는 가산기, 부호(110)은 제2 LPF, 부호(111)은 제2 VCO, 부호(112)는 제2 카운터이다. 그리고, 제2 위상비교기(108), 가산기(109), 제2 LPF(110), 제2 VCO(111) 및 제2 카운터(112)는 제2 PLL(113)을 구성한다.
또, 부호(114)는 제2 PLL(113)으로 부터의 클럭출력을 받아 각종 타이밍을 발생시키는 타이밍 발생회로, 부호(115)는 수평동기신호를 분주하는 제1 분주기,부호(116)은 수직동기신호를 분주하는 제2 분주기, 부호(117)은 제1 및 제2 분주기(115), (116)으로 부터의 출력의 배타적 논리합을 연산하는 배타적 논리합 게이트이다.
그런데, 이 기술에 의하면 외부에서 입력되는 합성 영상입력신호는 화소 변환회로(107)에 입력되고, 화소 변환회로(107)은 제1 PLL(106)으로 부터의 클럭(제1 VCO(104)로 부터의 출력으로서, 상기한 샘플링클럭에 상당한다)과 제2 PLL(113)으로 부터의 클럭(제2 VCO(111)로 부터의 출력으로서, 상기한 데이터클럭에 상당한다)을 사용해서 영상입력신호의 확대 또는 축소의 처리를 실행한다.
그리고, 후단의 클럭을 발생하는 제2 PLL(113)의 VCO제어의 전압에 수평주기와 수직주기의 배타적 논리합인 토글(toggle) 주기마다 특정 양의 전압을 부가하는 것에 의해 영상신호에 변조를 부가하고, 즉 비트 방해가 나타나기 쉬운 화상에 대해서 잡음을 부가하여 규칙적인 방해를 현저하지 않게 하고 있다.
그러나, 상기한 바와 같은 수법에서는 화상에 대해서 잡음을 부가하고 있기 때문에 화상에 위상 어긋남(지터) 등의 다른 악영향을 미치기 쉽다는 문제가 있었다.
그래서, 본 발명의 목적은 화상에 대해서 잡음을 부가하지 않고 비트노이즈의 발생을 억제할 수 있는 화상표시장치를 제공하는 것이다.
도 1은 실시예1에 관한 화상표시장치를 도시한 도면,
도 2는 아날로그 영상신호, 도트클럭, 샘플링클럭 및 데이터클럭의 관계를 도시한 도면,
도 3은 실시예1에 관한 화상표시장치에 있어서 데이터클럭의 주파수가 선택되는 과정을 도시한 흐름도,
도 4는 실시예2에 관한 화상표시장치에 있어서 데이터클럭의 주파수의 전환처리가 실행되는 과정을 도시한 흐름도,
도 5는 실시예3에 관한 화상표시장치에 있어서 데이터클럭의 주파수의 전환처리가 실행되는 과정을 도시한 흐름도,
도 6은 실시예4에 관한 화상표시장치에 있어서 데이터클럭의 주파수가 선택되는 과정을 도시한 흐름도,
도 7은 실시예5에 관한 화상표시장치를 도시한 도면,
도 8은 종래의 화상표시장치를 도시한 도면.
<부호의 설명>
1; A/D변환블럭, 2; 샘플링클럭 발생블럭, 3; 입력신호 식별블럭, 4; 제어블럭, 5; 신호처리블럭, 6; 데이터클럭 발생블럭, 7; 표시부
본 발명의 제1 특징에 따른 화상표시장치는 아날로그 영상신호가 입력되고샘플링클럭을 사용해서 상기 아날로그 영상신호를 샘플링하고 제1 디지털 영상신호로 변환하는 A/D 변환부, 화소변환처리후의 해상도를 규정하기 위한 데이터클럭을 사용해서 상기 제1 디지털 영상신호에 대해서 화소변환처리를 실행하여 제2 디지털 영상신호를 생성하는 신호처리부, 상기 제2 디지털 영상신호를 받아 화상을 표시하는 표시부 및 상기 샘플링클럭의 생성 및 상기 데이터클럭의 생성을 제어하는 제어부를 구비하고, 상기 데이터클럭의 주파수는 상기 아날로그 영상신호의 종류마다 미리 설정되어 있고, 상기 제어부는 상기 데이터클럭의 생성의 제어시에 상기 설정에 따라서 상기 데이터클럭의 주파수를 선택하는 것이다.
본 발명의 제2 특징에 따른 화상표시장치는 제1 특징에 따른 화상표시장치로서, 상기 아날로그 영상신호는 도트열로서 입력되고, 상기 아날로그 영상신호의 상기 도트열의 주기를 규정하는 도트클럭의 주파수와 상기 데이터클럭의 주파수는 한쪽이 다른쪽의 정수배로 되지 않도록 설정된 것이다.
본 발명의 제3 특징에 따른 화상표시장치는 제1 특징에 따른 화상표시장치로서, 상기 아날로그 영상신호 또는 상기 아날로그 영상신호의 동기 신호가 일정 기간동안 동일 화상의 신호로 계속된 경우에 비로서 상기 제어부는 상기 선택을 실행하는 것이다.
본 발명의 제4 특징에 따른 화상표시장치는 제1 특징에 따른 화상표시장치로서, 라이트 가능한 기억장치를 더 구비하고, 상기 아날로그 영상신호 또는 상기 아날로그 영상신호의 동기 신호가 일정 기간동안 동일 화상의 신호로 계속된 경우에 상기 제어부가 따를 상기 설정된 정보가 상기 기억장치에 기억되고 상기 화상표시장치를 다시 작동시킬 때에 비로서 상기 정보에 따라서 상기 제어부가 상기 선택을 실행하는 것이다.
본 발명의 제5 특징에 따른 화상표시장치는 제4 특징에 따른 화상표시장치로서, 상기 기억장치에 이미 상기 제어부가 따를 상기 설정된 정보가 기억되어 있는 경우에는 상기 아날로그 영상신호 또는 상기 동기신호가 일정 기간동안 동일 화상의 신호로 계속될 때 마다 상기 설정된 정보가 상기 기억장치에 갱신해서 기억되는 것이다.
본 발명의 제6 특징에 따른 화상표시장치는 제4 특징에 따른 화상표시장치로서, 상기 기억장치에 이미 상기 제어부가 따를 상기 설정된 정보가 기억되어 있는 경우에는 상기 아날로그 영상신호 또는 상기 동기신호가 일정 기간동안 동일 화상의 신호로 계속될 때 마다 상기 설정된 새로운 정보와 이미 기억되어 있는 상기 정보가 비교되고, 양자가 다르면 상기 기억장치에 갱신해서 기억되는 것이다.
본 발명의 제7 특징에 따른 화상표시장치는 제1 특징에 따른 화상표시장치로서, 상기 아날로그 영상신호의 동기 신호가 입력되고 상기 동기신호에서 상기 아날로그 영상신호의 종류를 식별하고 그 식별결과를 상기 제어부로 송출하는 입력신호 식별부를 더 구비하고, 상기 제어부는 상기 식별결과를 사용해서 상기 선택을 실행하는 것이다.
본 발명의 제8 특징에 따른 화상표시장치는 제7 특징에 따른 화상표시장치로서, 상기 입력신호 식별부는 또 상기 동기신호에서 상기 아날로그 영상신호의 해상도를 추정하고, 상기 해상도의 정보도 함께 사용해서 상기 아날로그 영상신호의 종류를 식별하는 것이다.
본 발명의 제9 특징에 따른 화상표시장치는 제1 특징에 따른 화상표시장치로서, 기억장치를 더 구비하고, 상기 아날로그 영상신호의 종류마다 미리 설정된 상기 데이터클럭의 주파수의 정보는 주파수 대응 리스트로서 상기 기억장치에 기억된 것이다.
본 발명의 제10 특징에 따른 화상표시장치는 제1 특징에 따른 화상표시장치로서, 상기 아날로그 영상신호의 종류마다의 상기 데이터클럭의 주파수의 설정에 관계 없이 상기 주파수를 임의로 설정 가능한 것이다.
<발명의 실시예>
<실시예1>
본 실시예는 입력 아날로그 영상신호의 종류마다 데이터클럭의 주파수를 비트노이즈가 발생하기 어려운 값으로 미리 설정해 두고, 이것을 주파수 대응 리스트로서 기억하고, 입력된 아날로그 영상신호의 종류에 따라서 설정된 주파수를 선택하는 것에 의해, 화상에 대해서 잡음을 부가하지 않고 비트노이즈의 발생을 억제할 수 있는 화상표시장치를 실현하는 것이다.
도 1은 본 발명의 실시예1에 관한 화상표시장치를 도시한 도면이다. 도 1에 있어서 부호(1)은 도트열로서 입력된 입력아날로그 영상신호Sin을 디지털 영상신호Sad로 변환하는 A/D변환블럭, 부호(2)는 샘플링클럭Cs를 발생시키는 샘플링클럭 발생블럭, 부호(3)은 입력아날로그 영상신호Sin의 종류(VGA나 XGA 등의 종별)를 식별하기 위한 입력신호 식별블럭, 부호(4)는 샘플링클럭Cs및 데이터클럭Cd의 생성을 제어하는 제어정보Scs및 Scd를 출력하는 제어블럭, 부호(5)는 디지털 영상신호Sad에 대해 화소변환처리 등의 신호처리를 실행하여 디지털 영상신호Sout로서 출력하는 신호처리블럭, 부호(6)은 화소변환처리후의 해상도를 규정하기 위한 데이터클럭Cd를 발생시키는 데이터클럭 발생블럭, 부호(7)은 예를 들면 액정패널부분 등의 표시부이다.
이하에, 이 화상표시장치의 동작에 대해서 설명한다. 우선, 입력아날로그 영상신호Sin은 A/D변환블럭(1)에 입력되어 샘플링되고 디지털 영상신호Sad로 변환된다.
이 A/D변환시에 사용되는 샘플링클럭Cs는 이하과 같이 해서 생성된다. 즉, 입력아날로그 영상신호Sin과 함께 입력되는 입력아날로그 영상신호 Sin의 동기신호Ssy(수평 및 수직 동기신호)에서 입력신호 식별블럭(3)이 그 극성을 판별하여 수평 및 수직 동기신호의 각 주파수를 계측한다. 그리고, 그 결과에 따라서 입력아날로그 영상신호의 종류를 식별하고, 식별 결과의 정보를 신호Sds로서 출력한다. 그리고, 그 신호Sds에 따라서 제어블럭(4)가 샘플링클럭 발생블럭(2)를 제어정보Scs에 의해서 제어한다. 그리고, 샘플링클럭 발생블럭(2)는 제어정보Scs를 받아 도 2에 도시한 바와 같은 아날로그 영상신호의 도트클럭의 주파수와 일치한 주파수의 샘플링클럭Cs를 생성하는 것이다(또한, 도 2에 있어서는 도트클럭의 위상과 샘플링클럭의 위상이 180도 어긋나 있는 경우를 도시하고 있지만, 1예로서 이것에 한정되는 것은 아니다).
다음에, 제어블럭(4)는 입력아날로그 영상신호Sin의 식별결과에 따라서 샘플링클럭Cs에 대해서 비트노이즈가 발생하기 어렵게 되도록 데이터클럭Cd의 주파수를 결정하고, 데이터클럭 발생블럭(6)을 제어정보Scd에 의해서 제어한다. 그리고, 데이터클럭 발생블럭(6)은 제어정보Scd를 받아 도 2에 도시한 바와 같은 데이터클럭Cd를 생성한다(또한, 도 2에 있어서는 데이터클럭의 주파수가 샘플링클럭의 주파수의 배로 되는 경우를 도시하고 있지만, 1예로서 이것에 한정되는 것은 아니다). 또한, 「비트노이즈가 발생하기 어려운 데이터클럭Cd의 주파수」에 대해서는 후술한다.
그리고, 데이터클럭Cd는 신호처리블럭(5)에 인가되고 신호처리블럭(5)에 있어서 디지털 영상신호Sad는 화소변환처리나 그 밖의 화질조정 등의 신호처리를 받는다. 그리고, 신호처리후의 디지털 영상신호Sout가 신호처리블럭(5)에서 표시부(7)을 향해 출력되어 표시부(7)에 있어서 화상이 표시된다.
그런데, 비트노이즈는 데이터클럭Cd의 주파수 및 아날로그 영상신호Sin의 도트열의 주기를 규정하는 도트클럭의 주파수(이것은 샘플링클럭Cs의 주파수와 일치하고 있다)중 한쪽이 다른쪽의 정수배로 되는 경우에 또는 그것에 가까운 경우에 현저하게 되기 쉽다. 따라서, 데이터클럭Cd를 발생시킬 때는 이 조건을 만족시키지 않는 주파수를 선택해야만 한다.
이 경우, 입력되는 아날로그 영상신호Sin의 종류와 그 아날로그 영상신호의 종류마다에 대해서 사용할 데이터클럭Cd의 적합한 주파수를 실험이나 시뮬레이션을 실행해서 구하고, 미리 그 대응 관계를 설정해 두고 주파수 대응 리스트로서 제어블럭(4)내의 메모리MM에 보존해 두면 좋다. 그리고, 제어블럭(4)는 이 주파수 대응 리스트를 참조하면서 입력된 아날로그 영상신호의 종류에 따라서 사용할 데이터클럭Cd의 주파수를 선택하도록 해 둔다. 이와 같이 하면 제어블럭(4)가 주파수 대응 리스트를 참조하는 것에 의해 정확하게 아날로그 영상신호의 종류에 따른 데이터클럭 주파수를 선택할 수 있다.
이와 같은 주파수 대응 리스트의 예를 이하의 표1에 나타낸다.
표1은 데이터클럭의 값으로서 32.5㎒, 35㎒, 37.5㎒의 3개중 어느 1개의 값을 사용하는 경우를 나타내고 있다. 예를 들면, 도트클럭 주파수가 65㎒인「XGA60」이라는 입력영상신호에 대해서는 그 데이터클럭의 주파수는 35㎒로 설정되어 있다. 상술한 바와 같이 여기서는 도트클럭의 주파수가 데이터클럭의 주파수의 배로 되어 버리는 32.5㎒는 채용되고 있지 않다.
또한, 상술한 데이터클럭Dd의 주파수의 선택의 과정을 정리해서 도시한 것이 도 3의 흐름도이다. 우선, 입력신호 식별블럭(3)이 수평 및 수직 동기신호의각 주파수를 계측하여 각 동기신호의 극성을 판별한다(스텝 S02). 다음에 입력신호 식별블럭(3)이 입력아날로그 영상신호의 종류를 식별하고, 그 결과를 신호Sds로서 출력한다(스텝 S03). 그리고, 신호Sds를 받은 제어블럭(4)가 주파수 대응 리스트를 참조하면서 입력된 아날로그 영상신호의 종류에 따라서 사용할 데이터클럭Cd의 주파수를 선택하고(스텝 S04) 데이터클럭 발생블럭(6)을 제어정보Scd에 의해서 제어한다. 그리고, 데이터클럭 발생블럭(6)은 제어정보Scd를 받아 데이터클럭Cd를 생성한다(스텝 S05).
본 실시예에 관한 화상표시장치에 의하면, 데이터클럭Cd의 주파수가 아날로그 영상신호Sin의 종류마다 미리 설정되어 있고, 제어블럭(4)는 데이터클럭Cd의 생성의 제어시에 입력된 아날로그 영상신호Sin의 종류에 따라서 설정된 주파수를 선택하므로, 비트노이즈가 발생하기 어려운 데이터클럭 주파수를 아날로그 영상신호의 종류마다 미리 설정해 두는 것에 의해 화상에 대해서 잡음을 부가하지 않고 비트노이즈의 발생을 억제할 수 있는 화상표시장치가 얻어진다. 또, 아날로그 영상신호Sin의 도트클럭의 주파수와 데이터클럭Cd의 주파수가 한쪽이 다른쪽의 정수배로 되지 않도록 또는 그 근방의 값으로 되지 않도록 설정되어 있으므로, 비트노이즈가 더욱 발생하기 어렵다.
또한, 본 실시예에 있어서는 표시부(7)의 1예로서 액정패널을 기재했지만,상기 표시부는 예를 들면 플라즈마 디스플레이패널(PDP)의 패널부분이라도 좋고, 또 발광다이오드(LED) 디스플레이의 패널부분이라도 좋다.
<실시예 2>
본 실시예는 실시예 1에 관한 화상표시장치의 변형예이다. 본 실시예에 있어서는 미리 설정된 시간동안 입력아날로그 영상신호Sin또는 입력동기신호Ssy의 변화가 없는 경우에 한해 데이터클럭Cd의 주파수의 전환처리를 실행한다. 즉, 입력아날로그 영상신호Sin또는 입력동기신호Ssy가 일정 기간동안 동일 화상의 신호로 계속된 경우에 비로서 아날로그 영상신호Sin의 종류에 따른 데이터클럭Cd의 주파수가 선택된다.
예를 들면, 퍼스널 컴퓨터의 기동시와 같이 입력아날로그 영상신호Sin또는 입력동기신호Ssy의 종류가 매우 단시간만에 전환되는 경우가 있다. 이 때, 제어블럭(4)의 처리속도가 충분하지 않고 데이터클럭Cd의 주파수의 전환처리에 필요한 시간이 너무 걸려 입력아날로그 영상신호Sin또는 입력동기신호Ssy의 전환에 도달하지(미치지) 않는 경우가 있다. 이와 같이, 단시간에 전환되는 입력아날로그 영상신호 또는 입력동기신호에 대응시켜 데이터클럭 전환처리를 실행하고자 하면 충분하지 않은 경우, 표시화면이 흐트러지거나 또는 흐트러진 화면을 보이지 않기 위한 흑표시 그대로 유지되어 버린다. 이것을 방지하기 위해 본 실시예에서는 상술한 바와 같이 미리 설정된 일정 기간동안 입력아날로그 영상신호 또는 입력동기신호의 변화가 없는 경우에 한해 데이터클럭의 주파수의 전환처리를 실행하는 것이다.
또한, 본 실시예의 데이터클럭의 주파수의 전환처리의 과정을 도시한 것이 도 4의 흐름도이다. 우선, 입력신호 식별블럭(3)에 의해 입력아날로그 영상신호의 종류가 식별된다(스텝 S12)). 다음에, 예를 들면 제어블럭(4)에 타이머 기능을 마련해 두는 것에 의해서, 미리 설정된 일정 기간동안 입력동기신호Ssy에 변화가 있는지 없는지 입력신호 식별블럭(3) 및 제어블럭(4)에 의해 감시한다(스텝 S13). 일정 기간동안 입력동기신호Ssy에 변화가 없으면, 제어블럭(4)는 주파수 대응 리스트에서 대응하는 데이터클럭 주파수를 리드하여 데이터클럭의 주파수의 전환처리를 실행한다(스텝 S14). 또, 변화가 있으면, 다시 스텝S12로 되돌아가서 입력아날로그 영상신호의 종류의 식별을 실행한다.
본 실시예에 관한 화상표시장치에 의하면 입력아날로그 영상신호Sin또는 입력동기신호Ssy가 일정 기간동안 동일 화상의 신호로 계속된 경우에 비로서 아날로그 영상신호의 종류에 따른 주파수가 선택되므로, 예를 들면 퍼스널 컴퓨터의 기동시와 같이 매우 단시간에 입력신호가 전환되는 경우에 있어서 표시화면이 흐트러지거나 또는 흐트러진 화면을 보이지 않게 하기 위한 흑화면 표시 그대로 유지되는 것을 방지할 수 있다.
<실시예 3>
본 실시예는 실시예 2에 관한 화상표시장치의 변형예이다. 본 실시예에있어서는 입력아날로그 영상신호Sin또는 입력동기신호Ssy가 일정 기간동안 동일 화상의 신호로 계속된 후 즉시 아날로그 영상신호의 종류에 따른 주파수가 선택되는 것이 아니라 일단 그 주파수의 정보를 메모리내에 기억시켜 둔다. 그리고, 사용자가 화상표시장치를 다시 작동시킬 때(화상표시장치를 재기동시켰을 때나 일단 사용을 종료하고 다음에 화상표시장치의 전원을 온(ON)으로 했을 때)에 비로서 데이터클럭 주파수를 기억된 값으로 설정한다.
실시예 2에 있어서는 미리 설정된 일정 기간동안 입력신호가 변화하지 않았다고 판단한 시점에 있어서 데이터클럭 주파수의 전환을 실시하는 예를 기술했지만 이 시점에 있어서는 화상표시장치는 사용자에게 사용되고 있을 가능성이 높다.
한편, 데이터클럭 주파수의 전환처리는 표시화면의 흐트러짐을 발생시킨다. 이 때문에 사용자가 데이터클럭의 전환처리를 실시할 때에는 표시화면의 흐트러짐을 보게 되고, 사용자에 대해서 불쾌감을 주게 된다. 또는 표시화면의 흐트러짐에 의해 화상표시장치가 고장난 것이라는 오해를 사용자에 대해서 줄 가능성도 있다.
그래서, 본 실시예에서는 일정 기간동안 입력아날로그 영상신호 또는 입력동기신호가 변화하지 않았다고 판단한 경우에도 즉시 데이터클럭의 변경처리를 실행하는 일은 하지 않는다.
도 5는 본 실시예에 관한 화상표시장치의 데이터클럭의 주파수의 전환처리의 과정을 도시한 흐름도이다.
우선, 입력신호 식별블럭(3)에 의해 입력아날로그 영상신호의 종류가 식별된다(스텝 S22). 다음에, 예를 들면 제어블럭(4)에 타이머기능을 마련해 두는 것에 의해서, 미리 설정된 일정 기간동안 입력동기신호Ssy에 변화가 있는지 없는지 입력신호 식별블럭(3) 및 제어블럭(4)에 의해 감시한다(스텝 S23).
일정 기간동안 입력동기신호Ssy에 변화가 없으면 제어블럭(4)는 이 입력아날로그 영상신호를 사용자가 주로 사용하는 신호라고 판단하고, 이 입력아날로그 영상신호에 대응하는 데이터클럭의 주파수의 정보를 주파수 대응 리스트에서 리드하여 일단 메모리MM에 기억한다(스텝 S24). 또한, 메모리MM에는 불휘발성 메모리 등을 채용하여 라이트 가능한 영역을 마련하도록 해 두면 좋다. 그리고, 화상표시장치를 다시 작동시킬 때에 데이터클럭 주파수의 전환처리를 실행한다(스텝 S25). 또, 변화가 있으면 다시 스텝 S22로 되돌아가서 입력아날로그 영상신호의 종류의 식별을 실행한다.
본 실시예에 관한 화상표시장치에 의하면, 아날로그 영상신호 또는 입력동기신호가 일정 기간동안 동일 화상의 신호로 계속된 경우에 아날로그 영상신호의 종류에 따른 주파수의 정보가 기억장치에 기억되고 화상표시장치를 다시 작동시킬 때 비로서 기억된 주파수가 선택되므로, 화상표시장치의 사용자가 데이터클럭의 전환처리를 실시해도 그 시점에서 사용자에 대해서 표시화면의 흐트러짐을 보이게 하는 일이 없다. 따라서, 사용자에 대해서 불쾌감이나 화상표시장치의 고장의 오해를 주기 어렵다.
또한, 사용자가 화상표시장치를 사용하고 있는 도중에 입력아날로그 영상신호의 종류를 전환하는 경우가 있다. 예를 들면, 입력아날로그 영상신호가 퍼스널 컴퓨터로 부터의 영상출력인 경우에 VGA 모드에서 XGA 모드로 변경하는 경우 등이다.
그 때문에, 일정 기간동안 변화하지 않는 입력아날로그 영상신호 또는 입력동기신호가 복수 종류 발생하는 경우도 있을 수 있다. 그 경우, 제어블럭(4)는 이미 기억되어 있는 주파수를 갱신하여 새로운 쪽의 입력아날로그 영상신호 또는 입력동기신호에 대응하는 데이터클럭의 주파수를 새로 기억하면 좋다.
이 데이터클럭의 주파수의 갱신에 대해서는 이미 기억되어 있는 주파수와 동일한지 동일하지 않은지에 관계 없이 일정 기간동안 동일한 입력신호가 계속하여 입력되었다고 판단할 때 마다 갱신해도 좋고, 이미 기억되어 있는 주파수와 새로운 쪽의 주파수를 비교하여 양자가 다를 때에만 갱신해도 좋다. 어느 경우라도 화상표시장치의 사용자가 새로 아날로그 영상신호의 종류를 전환한 경우에 데이터 클럭주파수를 최신의 설정으로 할 수 있다.
또한, 상기에 있어서는 메모리MM에 기억되는 것은 데이터클럭의 주파수의 정보인 것으로 했지만, 그 밖에도 예를 들면 입력아날로그 영상신호 또는 입력 동기신호의 종류의 정보를 기억시켜 두어도 좋다. 그 경우에는 화상표시장치를 다시 작동시켰을 때에 제어블럭(4)가 메모리MM에 기억된 입력아날로그 영상신호의 종류의 정보를 리드하고, 주파수 대응 리스트에 따라서 데이터클럭 주파수의 선택을 실행하도록 하면 좋다. 즉, 메모리MM에 기억되는 것은 제어블럭(4)가 따를 주파수 대응 리스트에 관한 정보이면 좋다.
<실시예 4>
본 실시예도 실시예1에 관한 화상표시장치의 변형예이다. 본 실시예에 있어서는 동기신호뿐만 아니라 해상도도 함께 사용해서 아날로그 영상신호의 종류를 식별한다.
실시예1에 있어서는 입력신호 식별블럭(3)이 수직 및 수평동기신호에서 아날로그 영상신호의 종류를 식별하고 그 식별결과를 제어블럭으로 송출하는 것에 의해, 제어블럭은 아날로그 영상신호의 종류에 따른 데이터클럭 주파수를 선택하고 있었다. 표1내의 수직 및 수평동기 주파수로 나타낸 바와 같이 입력영상신호끼리의 사이에서는 통상 수직 및 수평동기 주파수중의 적어도 한쪽이 다르고, 동기주파수를 계측하면 아날로그 영상신호의 종류를 정확하게 식별할 수 있고, 그 결과 제어블럭(4)는 그 식별결과를 사용해서 정확하게 아날로그 영상신호의 종류에 따른 주파수를 선택할 수 있다.
그러나, 입력영상신호끼리의 사이에서 수직 및 수평동기 주파수의 양쪽이 동일하게 되는 경우도 고려된다. 그래서, 본 실시예에 있어서는 해상도도 함께 사용해서 아날로그 영상신호의 종류를 식별하는 것이다.
도 6은 본 실시예에 관한 화상표시장치에 있어서 데이터클럭Cd의 주파수가 선택되는 과정을 도시한 흐름도이다. 우선, 입력신호 식별블럭(3)이 수평 및 수직 동기신호의 각 주파수를 계측하여 각 동기신호의 극성을 판별한다. 그리고, 또 입력신호 식별블럭(3)은 입력된 영상영역을 인식하여 수평 및 수직 동기신호의 각 주파수와 영상영역의 관계에서 해상도를 추정한다(스텝 S32). 다음에 입력신호 식별블럭(3)이 계측한 동기주파수와 추정한 해상도의 정보에서 입력아날로그 영상신호의 종류를 식별하고, 그 결과를 신호Sds로서 출력한다(스텝 S33). 또한, 식별시에는 예를 들면 수평동기 주파수와 수평 해상도를 사용해서 실행하거나 수직동기 주파수와 수평 및 수직해상도를 사용해서 실행하는 등 적절히 동기 주파수 및 해상도의 수평, 수직을 조합하여 실행하면 좋다. 그렇게 하면, 동기주파수 및 해상도가 동일하여 식별이 곤란하게 될 가능성이 적다.
그리고, 신호Sds를 받은 제어블럭(4)가 주파수 대응 리스트를 참조하면서 입력된 아날로그 영상신호의 종류에 따라서 사용할 데이터클럭Cd의 주파수를 선택하고(스텝 S34), 데이터클럭 발생블럭(6)을 제어정보Scd에 의해서 제어한다. 그리고, 데이터클럭 발생블럭(6)은 제어정보Scd를 받아 데이터클럭Cd를 생성한다(스텝 S35).
본 실시예에 관한 화상표시장치에 의하면, 입력신호 식별블럭(3)이 또 동기신호에서 아날로그 영상신호의 해상도를 추정하고 해상도의 정보도 함께 사용해서 아날로그 영상신호의 종류를 식별하므로, 정확하게 아날로그 영상신호의 종류에 따른 주파수를 선택할 수 있다.
<실시예 5>
본 실시예도 실시예 1에 관한 화상표시장치의 변형예이다. 본 실시예에 있어서는 데이터클럭의 주파수를 외부에서 임의로 설정할 수 있도록 한다.
도 7은 본 실시예에 관한 화상표시장치를 도시한 도면이다. 또한, 도 7에서는 실시예 1에 관한 화상표시장치와 마찬가지의 요소에 대해서는 동일 부호를 붙이고 있다. 도 7에 도시한 바와 같이, 본 실시예의 화상표시장치에 있어서는 실시예 1에 관한 화상표시장치의 구성에 부가하여 데이터클럭 발생블럭(6)에 데이터클럭 설정값으로서 신호Sse를 인가할 수 있도록 하고 있다. 데이터클럭 발생블럭(6)은 신호Sse를 받았을 때에는 주파수 대응 리스트내의 아날로그 영상신호의 종류마다의 데이터클럭의 주파수의 설정에 관계 없이 사용자가 설정하는 임의의 주파수의 데이터클럭을 발생시킨다.
이와 같이, 데이터클럭의 주파수를 외부에서 임의로 설정할 수 있도록 하면, 사용자가 화상과 비트노이즈의 상태를 확인하면서 최적한 상태로 데이터클럭의 주파수를 설정할 수가 있다.
본 발명의 제1 특징에 따르면, 데이터클럭의 주파수가 아날로그 영상신호의 종류마다 미리 설정되어 있고, 제어부는 데이터클럭의 생성의 제어시에 그 설정에 따라서 주파수를 선택하므로, 비트노이즈가 발생하기 어려운 데이터클럭주파수를 아날로그 영상신호의 종류마다 미리 설정해 두는 것에 의해, 화상에 대해서 잡음을 부가하지 않고 비트노이즈의 발생을 억제할 수 있는 화상표시장치가 얻어진다.
본 발명의 제2 특징에 따르면, 도트클럭의 주파수와 데이터클럭의 주파수가 한쪽이 다른쪽의 정수배로 되지 않도록 설정되어 있으므로 비트노이즈가 더욱 발생하기 어렵다.
본 발명의 제3 특징에 따르면, 아날로그 영상신호 또는 아날로그 영상신호의 동기신호가 일정 기간동안 동일 화상의 신호로 계속된 경우에 비로서 제어부는 선택을 실행하므로, 예를 들면 퍼스널 컴퓨터의 기동시와 같이 매우 단시간에 입력신호가 전환되는 경우에 있어서 표시화면이 흐트러지거나 또는 흐트러진 화면을 보이지 않게 하기 위한 흑화면 표시 그대로 유지되어 버리는 것을 방지할 수 있다.
본 발명의 제4 특징에 따르면, 아날로그 영상신호 또는 아날로그 영상신호의 동기신호가 일정 기간동안 동일 화상의 신호로 계속된 경우에 제어부가 따를 설정된 정보가 기억장치에 기억되고 화상표시장치를 다시 작동시킬 때에 비로서 그 정보에 따라서 제어부가 선택을 실행하므로, 화상표시장치의 사용자가 데이터클럭의 전환처리를 실시해도 그 시점에서 사용자에 대해서 표시화면의 흐트러짐을 보이는 일은 없다. 따라서, 사용자에 대해서 불쾌감이나 화상표시장치의 고장의 오해를 주기 어렵다.
본 발명의 제5 특징에 따르면, 기억장치에 이미 제어부가 따를 설정된 정보가 기억되어 있는 경우에는 아날로그 영상신호 또는 동기 신호가 일정 기간동안 동일 화상의 신호로 계속될 때 마다 그 설정된 정보가 기억장치에 갱신해서 기억되므로, 화상표시장치의 사용자가 새로 아날로그 영상신호의 종류를 전환한 경우에 데이터 클럭주파수를 최신의 설정으로 할 수 있다.
본 발명의 제6 특징에 따르면, 기억장치에 이미 제어부가 따를 설정된 정보가 기억되어 있는 경우에는 아날로그 영상신호 또는 동기신호가 일정 기간동안 동일 화상의 신호로 계속될 때 마다 설정된 새로운 정보와 이미 기억되어 있는 정보가 비교되고, 양자가 다르면 기억장치에 갱신해서 기억되므로, 화상표시장치의 사용자가 새로 아날로그 영상신호의 종류를 전환한 경우에 데이터 클럭주파수를 최신의 설정으로 할 수 있다.
본 발명의 제7 특징에 따르면, 입력신호 식별부가 동기신호에서 아날로그 영상신호의 종류를 식별하고 제어부는 그 식별결과를 사용해서 선택을 실행하므로, 정확하게 아날로그 영상신호의 종류에 따른 주파수를 선택할 수 있다.
본 발명의 제8 특징에 따르면, 입력신호 식별부는 또 동기신호에서 아날로그 영상신호의 해상도를 추정하고 해상도의 정보도 함께 사용해서 아날로그 영상신호의 종류를 식별하므로, 정확하게 아날로그 영상신호의 종류에 따른 주파수를 선택할 수 있다.
본 발명의 제9 특징에 따르면, 아날로그 영상신호의 종류마다 미리 설정된 데이터클럭의 주파수의 정보가 주파수 대응 리스트로서 기억장치에 기억되어 있으므로, 제어부가 주파수 대응 리스트를 참조하는 것에 의해 정확하게 아날로그 영상신호의 종류에 따른 주파수를 선택할 수 있다.
본 발명의 제10 특징에 따르면, 아날로그 영상신호의 종류마다의 데이터클럭의 주파수의 설정에 관계 없이 주파수를 임의로 설정할 수 있으므로, 화상표시장치의 사용자가 화상과 비트노이즈의 상태를 확인하면서 데이터클럭의 주파수를 최적한 상태로 설정할 수 있다.

Claims (3)

  1. 아날로그 영상신호가 입력되고 샘플링클럭을 사용해서 상기 아날로그 영상신호를 샘플링하고 제1 디지털 영상신호로 변환하는 A/D 변환부;
    화소변환처리후의 해상도를 규정하기 위한 데이터클럭을 사용해서 상기 제1 디지털 영상신호에 대해서 화소변환처리를 실행하여 제2 디지털 영상신호를 생성하는 신호처리부;
    상기 제2 디지털 영상신호를 받아 화상을 표시하는 표시부 및;
    상기 샘플링클럭의 생성 및 상기 데이터클럭의 생성을 제어하는 제어부를 구비하고,
    상기 데이터클럭의 주파수는 상기 아날로그 영상신호의 종류마다 미리 설정되어 있고,
    상기 제어부는 상기 데이터클럭의 생성의 제어시에 상기 설정에 따라서 상기 데이터클럭의 주파수를 선택하며,
    상기 아날로그 영상신호는 도트열로서 입력되고,
    상기 아날로그 영상신호의 상기 도트열의 주기를 규정하는 도트클럭의 주파수와 상기 데이터클럭의 주파수는 한쪽이 다른쪽의 정수배로 되지 않도록 설정된 화상표시장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 아날로그 영상신호의 동기 신호가 입력되고 상기 동기신호에서 상기 아날로그 영상신호의 종류를 식별하고 그 식별결과를 상기 제어부로 송출하는 입력신호 식별부를 더 구비하고,
    상기 제어부는 상기 식별결과를 사용해서 상기 선택을 실행하는 화상표시장치.
KR10-2001-0034584A 2000-09-29 2001-06-19 화상표시장치 KR100442002B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000298658A JP3781959B2 (ja) 2000-09-29 2000-09-29 画像表示装置
JP2000-298658 2000-09-29

Publications (2)

Publication Number Publication Date
KR20020025652A KR20020025652A (ko) 2002-04-04
KR100442002B1 true KR100442002B1 (ko) 2004-07-30

Family

ID=18780592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0034584A KR100442002B1 (ko) 2000-09-29 2001-06-19 화상표시장치

Country Status (4)

Country Link
US (1) US6704009B2 (ko)
JP (1) JP3781959B2 (ko)
KR (1) KR100442002B1 (ko)
TW (1) TW522729B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3820891B2 (ja) * 2001-02-07 2006-09-13 セイコーエプソン株式会社 画像表示装置
US7463256B2 (en) * 2002-04-18 2008-12-09 Gateway Inc. Automatic phase adjustment for display
US7071996B2 (en) * 2002-07-19 2006-07-04 Sun Microsystems, Inc. Synchronizing video formats with dissimilar timing
JP4525099B2 (ja) * 2004-02-10 2010-08-18 船井電機株式会社 液晶表示装置
TWI273848B (en) * 2004-10-05 2007-02-11 Sanyo Electric Co Video signal processing circuit
KR100780937B1 (ko) * 2004-12-20 2007-12-03 삼성전자주식회사 영상 신호의 수평 동기 추출을 위한 디지털 처리 장치 및방법
KR100688511B1 (ko) * 2004-12-20 2007-03-02 삼성전자주식회사 영상 신호의 부반송파 추적을 위한 디지털 처리 장치 및방법
US7502076B2 (en) * 2005-04-28 2009-03-10 Texas Instruments Incorporated Method and apparatus for a digital display
JP4595709B2 (ja) * 2005-06-27 2010-12-08 船井電機株式会社 映像処理装置
JP5172081B2 (ja) * 2005-08-24 2013-03-27 シャープ株式会社 映像出力装置および映像信号生成装置
US8319894B2 (en) * 2006-02-09 2012-11-27 Canon Kabushiki Kaisha Display apparatus capable of discriminating the type of input signal from different signals
JP2008165037A (ja) * 2006-12-28 2008-07-17 Funai Electric Co Ltd 表示装置
US20090256829A1 (en) * 2008-04-11 2009-10-15 Bing Ouyang System and Method for Detecting a Sampling Frequency of an Analog Video Signal
CN102905056B (zh) * 2012-10-18 2015-09-02 利亚德光电股份有限公司 视频图像处理方法及装置
JP6139147B2 (ja) * 2013-01-25 2017-05-31 三菱電機株式会社 表示制御装置、表示制御方法、及び、プログラム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244586A (ja) * 1996-03-06 1997-09-19 Matsushita Electric Ind Co Ltd 映像表示装置
JPH09247574A (ja) * 1996-03-06 1997-09-19 Matsushita Electric Ind Co Ltd 走査線変換装置
KR970071446A (ko) * 1996-04-30 1997-11-07 김광호 엘. 씨. 디. (lcd) 모니터의 해상도 변환 장치
JPH09294252A (ja) * 1996-04-26 1997-11-11 Sony Corp サンプリング装置
KR19980014893A (ko) * 1996-08-17 1998-05-25 구자홍 피씨(pc) 영상신호 변환장치
JP2000299797A (ja) * 1999-04-12 2000-10-24 Totoku Electric Co Ltd サンプリング周波数・位相調整方法、サンプリング周波数・位相調整装置およびlcd装置
JP2001100701A (ja) * 1999-09-28 2001-04-13 Nec Mitsubishi Denki Visual Systems Kk 液晶表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2892010B2 (ja) * 1988-05-28 1999-05-17 株式会社東芝 表示制御方式
KR100205009B1 (ko) * 1996-04-17 1999-06-15 윤종용 비디오신호 변환장치 및 그 장치를 구비한 표시장치
US6348931B1 (en) * 1997-06-10 2002-02-19 Canon Kabushiki Kaisha Display control device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244586A (ja) * 1996-03-06 1997-09-19 Matsushita Electric Ind Co Ltd 映像表示装置
JPH09247574A (ja) * 1996-03-06 1997-09-19 Matsushita Electric Ind Co Ltd 走査線変換装置
JPH09294252A (ja) * 1996-04-26 1997-11-11 Sony Corp サンプリング装置
KR970071446A (ko) * 1996-04-30 1997-11-07 김광호 엘. 씨. 디. (lcd) 모니터의 해상도 변환 장치
KR19980014893A (ko) * 1996-08-17 1998-05-25 구자홍 피씨(pc) 영상신호 변환장치
JP2000299797A (ja) * 1999-04-12 2000-10-24 Totoku Electric Co Ltd サンプリング周波数・位相調整方法、サンプリング周波数・位相調整装置およびlcd装置
JP2001100701A (ja) * 1999-09-28 2001-04-13 Nec Mitsubishi Denki Visual Systems Kk 液晶表示装置

Also Published As

Publication number Publication date
US6704009B2 (en) 2004-03-09
JP2002108315A (ja) 2002-04-10
TW522729B (en) 2003-03-01
US20020060671A1 (en) 2002-05-23
JP3781959B2 (ja) 2006-06-07
KR20020025652A (ko) 2002-04-04

Similar Documents

Publication Publication Date Title
KR100442002B1 (ko) 화상표시장치
US5912713A (en) Display control apparatus using display synchronizing signal
US6700570B2 (en) Image display apparatus
JPH0946619A (ja) 映像信号処理装置および表示システム
EP0622775B1 (en) Apparatus and method for clock generation for a display apparatus
EP0919985A1 (en) Device and method for converting scanning
US7460113B2 (en) Digital pixel clock generation circuit and method employing independent clock
US5721570A (en) Display control apparatus
KR20010029587A (ko) 표시 시스템 및 화상 표시 장치
JP3302202B2 (ja) 表示制御装置
US5912714A (en) Clock generator for a video signal processing apparatus
US6133900A (en) OSD device capable of maintaining the size of displayed OSD data at a constant in a multisync monitor regardless of a frequency of a horizontal synchronous signal
EP0662680A1 (en) Apparatus and method for setting up a display monitor
JP4449102B2 (ja) 画像表示装置
KR100677202B1 (ko) 고화질 디지털 티브이의 적응형 클럭 발생장치
JP4228200B2 (ja) 半導体回路及び画像受信装置
JP3518317B2 (ja) 画像表示装置におけるドットクロック自動再生装置
JP4757690B2 (ja) Pllシステム及び車載用テレビジョンシステム
JP3353372B2 (ja) 液晶表示装置
KR100907100B1 (ko) 영상 수평 동기신호에 대한 도트 클록신호 발생장치
US6246292B1 (en) Phase lock loop circuit with automatic selection of oscillation circuit characteristics
JPH0944118A (ja) インターフェイス回路
JP3257490B2 (ja) 同期保護回路及び方法
JPH1188156A (ja) クロック生成用pll回路
KR20030067363A (ko) 영상처리 시스템의 영상 복호기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090708

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee