JP3781959B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP3781959B2 JP3781959B2 JP2000298658A JP2000298658A JP3781959B2 JP 3781959 B2 JP3781959 B2 JP 3781959B2 JP 2000298658 A JP2000298658 A JP 2000298658A JP 2000298658 A JP2000298658 A JP 2000298658A JP 3781959 B2 JP3781959 B2 JP 3781959B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- analog video
- signal
- image display
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、アナログ入力の映像信号をディジタル信号に変換して画素変換等の信号処理をし、その信号を表示部へと送出するディジタル型の画像表示装置に関する。
【０００２】
【従来の技術】
例えば液晶パネルを使った画像表示装置においては、液晶パネル部分たる表示部は、ディジタル化された映像信号（ディジタル映像信号）を要求する。このため、このようなディジタル型の画像表示装置に入力される映像信号がアナログである場合、アナログ映像信号はＡ／Ｄ（Analog to Digital）変換される必要がある。なお、ディジタル型の画像表示装置に入力されるアナログ映像信号の例としては、例えば、現在のパーソナルコンピュータ等の映像出力信号が挙げられる。
【０００３】
このＡ／Ｄ変換時に用いられるサンプリングクロックは、入力アナログ映像信号に含まれた、あるいは入力アナログ映像信号から抽出されて別個に入力された、垂直同期信号および水平同期信号から生成される。なお通常、このサンプリングクロックの周波数は、アナログ映像信号の１画素（ドット）の大きさを規定するドットクロック（パーソナルコンピュータ等がドット列として映像信号を生成するときに用いた、ドットの周期を規定するクロック）の周波数と一致させて生成される。
【０００４】
そして、ディジタル信号に変換された映像信号は、表示部に入力される前に、例えば画素変換や画質調整等の信号処理を受ける。
【０００５】
ここでいう画素変換とは、入力されるアナログ映像信号の解像度（すなわち何ドット×何ライン）と表示部の解像度とが一致しない場合に施される、画像の拡大または縮小処理のことである。例えば、入力アナログ映像信号の解像度が６４０ドット×４８０ラインであり、表示部の解像度が１０２４ドット×７６８ラインである場合、水平方向に１０２４／６４０倍、垂直方向に７６８／４８０倍の拡大処理（画素変換）が入力アナログ映像信号に施され、表示部へと送出される。この結果、１０２４ドット×７６８ラインの表示部の画面一杯に画像が表示される。
【０００６】
ただし、この画素変換の際に入力アナログ映像信号のサンプリング時のサンプリングクロックをそのまま用いてディジタル映像信号を表示部へと送出すると、６４０ドット×４８０ラインの画素分のデータしか送出できない。よって、１０２４ドット×７６８ラインの画素分のデータを表示部に送出できるように、表示部の解像度に適した（すなわち画素変換処理後の解像度を規定するための）、サンプリングクロックとは周波数の異なるデータクロックを新たに発生させ、このデータクロックを用いてディジタル映像信号を表示部へと送出する必要がある。このようにディジタル型の画像表示装置においては、映像信号処理の過程において周波数の異なる２種類のクロック信号（サンプリングクロックとデータクロック）を使用する。
【０００７】
さて、入力アナログ映像信号にはノイズが重畳してしまうことがあるが、このノイズ内にデータクロックに同期する成分があると、ディジタル映像信号を信号処理して表示部へと送出する際にこのノイズ成分をもサンプリングしてしまい、表示画面上に縞模様等の妨害、すなわち、いわゆるビートノイズ（規則的なノイズ）が現れてしまう。上記のような周波数の異なる２種類のクロック信号を１チップ内で近接して発生させるようにすると、異なるクロックの周波数が互いに干渉しあいビート妨害が発生しやすい。
【０００８】
勿論、一般的にはアナログ信号処理部（上記の例ではＡ／Ｄ変換部）をディジタル信号処理部から分離することにより対策が図られるが、ＩＣ（Integrated Circuit）の高集積化に伴い、アナログ信号処理部とディジタル信号処理部とがひとつのＩＣの中で実現されるようになってくると、上記したようなアナログ映像信号処理部とディジタル信号処理部との分離が困難になってくる。
【０００９】
さて、ビートノイズの発生を抑止可能な画像表示装置の一例として、特開平９−２４４５８６号公報に記載された技術がある。その構成を図８に示す。図８において、符号１０１は映像入力信号から同期信号を分離する同期分離回路、符号１０２は第１の位相比較器、符号１０３は第１のＬＰＦ（Low Pass Filter）、符号１０４は第１のＶＣＯ（Voltage Controlled Oscillator）、符号１０５は第１のカウンタである。そして、第１の位相比較器１０２、第１のＬＰＦ１０３、第１のＶＣＯ１０４、および第１のカウンタ１０５は、第１のＰＬＬ（Phase Locked Loop）１０６を構成する。
【００１０】
また、符号１０７は、画像の拡大または縮小を行うピクセル変換回路である。そして、符号１０８は第２の位相比較器、符号１０９は加算器、符号１１０は第２のＬＰＦ、符号１１１は第２のＶＣＯ、符号１１２は第２のカウンタである。そして、第２の位相比較器１０８、加算器１０９、第２のＬＰＦ１１０、第２のＶＣＯ１１１、および第２のカウンタ１１２は、第２のＰＬＬ１１３を構成する。
【００１１】
また、符号１１４は第２のＰＬＬ１１３からのクロック出力を受けて各種タイミングを発生させるタイミング発生回路、符号１１５は水平同期信号を分周する第１の分周器、符号１１６は垂直同期信号を分周する第２の分周器、符号１１７は第１および第２の分周器１１５，１１６からの出力の排他的論理和を演算する排他的論理和ゲートである。
【００１２】
さて、この技術によれば、外部より入力されるコンポジット映像入力信号はピクセル変換回路１０７に入力され、ピクセル変換回路１０７は、第１のＰＬＬ１０６からのクロック（第１のＶＣＯ１０４からの出力であり、上記のサンプリングクロックに相当する）と第２のＰＬＬ１１３からのクロック（第２のＶＣＯ１１１からの出力であり、上記のデータクロックに相当する）とを用いて、映像入力信号の拡大または縮小の処理を行う。
【００１３】
そして、後段のクロックを発生する第２のＰＬＬ１１３のＶＣＯ制御の電圧に、水平周期と垂直周期の排他的論理和であるトグル周期ごとに特定の量の電圧を付加することで映像信号に変調を加え、すなわち、ビート妨害が現れやすい画像に対して雑音を加え、規則的な妨害を目立たなくしている。
【００１４】
【発明が解決しようとする課題】
しかし、上記のような手法では画像に対して雑音を加えているため、画像に位相ずれ（ジッタ）等の他の悪影響を及ぼしやすいという問題があった。
【００１５】
そこで、この発明の課題は、画像に対して雑音を加えることなく、ビートノイズの発生を抑止することの可能な画像表示装置を提供することにある。
【００１６】
【課題を解決するための手段】
請求項１に記載の発明は、アナログ映像信号が入力され、サンプリングクロックを用いて前記アナログ映像信号をサンプリングし、第１のディジタル映像信号に変換するＡ／Ｄ変換部と、画素変換処理後の解像度を規定するためのデータクロックを用いて、前記第１のディジタル映像信号に対して画素変換処理を行って第２のディジタル映像信号を生成する信号処理部と、前記第２のディジタル映像信号を受けて画像を表示する表示部と、前記サンプリングクロックの生成および前記データクロックの生成を制御する制御部と、書き込み可能な記憶装置とを備え、前記データクロックの周波数は前記アナログ映像信号の種類ごとに予め設定されており、前記制御部は、前記データクロックの生成の制御に際し、前記設定に基づいて前記データクロックの周波数を選択し、前記アナログ映像信号または前記アナログ映像信号の同期信号が一定期間、同一画像の信号であり続けた場合に、前記制御部が基づくべき前記設定の情報が前記記憶装置に記憶され、前記画像表示装置を再び作動させる際に初めて、前記情報に基づいて前記制御部が前記選択を実行する画像表示装置である。
【００１７】
請求項２に記載の発明は、請求項１に記載の画像表示装置であって、前記アナログ映像信号はドット列として入力され、前記アナログ映像信号の前記ドット列の周期を規定するドットクロックの周波数と前記データクロックの周波数とは、一方が他方の整数倍とならないように設定された画像表示装置である。
【００１８】
請求項３に記載の発明は、請求項１に記載の画像表示装置であって、前記アナログ映像信号または前記アナログ映像信号の同期信号が一定期間、同一画像の信号であり続けた場合に初めて、前記制御部は前記選択を実行する画像表示装置である。
【００２０】
請求項４に記載の発明は、請求項１に記載の画像表示装置であって、前記記憶装置にすでに前記制御部が基づくべき前記設定の情報が記憶されている場合には、前記アナログ映像信号または前記同期信号が一定期間、同一画像の信号であり続けるごとに、前記設定の情報が前記記憶装置に更新して記憶される画像表示装置である。
【００２１】
請求項５に記載の発明は、請求項１に記載の画像表示装置であって、前記記憶装置にすでに前記制御部が基づくべき前記設定の情報が記憶されている場合には、前記アナログ映像信号または前記同期信号が一定期間、同一画像の信号であり続けるごとに、前記設定の新しい情報とすでに記憶されている前記情報とが比較され、両者が異なっておれば前記記憶装置に更新して記憶される画像表示装置である。
【００２２】
請求項６に記載の発明は、請求項１に記載の画像表示装置であって、前記アナログ映像信号の同期信号が入力され、前記同期信号から前記アナログ映像信号の種類を識別し、その識別結果を前記制御部へと送出する入力信号識別部をさらに備え、前記制御部は前記識別結果を用いて前記選択を実行する画像表示装置である。
【００２３】
請求項７に記載の発明は、請求項６に記載の画像表示装置であって、前記入力信号識別部はさらに、前記同期信号から前記アナログ映像信号の解像度を推定し、前記解像度の情報も合わせ用いて前記アナログ映像信号の種類を識別する画像表示装置である。
【００２４】
請求項８に記載の発明は、請求項１に記載の画像表示装置であって、記憶装置をさらに備え、前記アナログ映像信号の種類ごとに予め設定された前記データクロックの周波数の情報は、周波数対応リストとして前記記憶装置に記憶された画像表示装置である。
【００２５】
請求項９に記載の発明は、請求項１に記載の画像表示装置であって、前記アナログ映像信号の種類ごとの前記データクロックの周波数の設定にかかわらず、前記周波数を任意に設定可能な画像表示装置である。
【００２６】
【発明の実施の形態】
＜実施の形態１＞
本実施の形態は、入力アナログ映像信号の種類ごとにデータクロックの周波数をビートノイズの発生しにくい値に予め設定しておき、これを周波数対応リストとして記憶し、入力されたアナログ映像信号の種類に応じて、設定された周波数を選択することで、画像に対して雑音を加えることなくビートノイズの発生を抑止することの可能な画像表示装置を実現するものである。
【００２７】
図１はこの発明の実施の形態１に係る画像表示装置を示す図である。図１において、符号１はドット列として入力された入力アナログ映像信号Ｓinをディジタル映像信号Ｓadに変換するＡ／Ｄ変換ブロック、符号２はサンプリングクロックＣsを発生させるサンプリングクロック発生ブロック、符号３は入力アナログ映像信号Ｓinの種類（ＶＧＡやＸＧＡ等の種別）を識別するための入力信号識別ブロック、符号４はサンプリングクロックＣsおよびデータクロックＣdの生成を制御する制御情報ＳcsおよびＳcdを出力する制御ブロック、符号５はディジタル映像信号Ｓadに対し画素変換処理等の信号処理を行ってディジタル映像信号Ｓoutとして出力する信号処理ブロック、符号６は画素変換処理後の解像度を規定するためのデータクロックＣdを発生させるデータクロック発生ブロック、符号７は例えば液晶パネル部分等の表示部である。
【００２８】
以下に、この画像表示装置の動作について説明する。まず、入力アナログ映像信号Ｓinは、Ａ／Ｄ変換ブロック１に入力されてサンプリングされ、ディジタル映像信号Ｓadに変換される。
【００２９】
このＡ／Ｄ変換に際して用いられるサンプリングクロックＣsは以下のようにして生成される。すなわち、入力アナログ映像信号Ｓinとともに入力される入力アナログ映像信号Ｓinの同期信号Ｓsy（水平および垂直同期信号）から、入力信号識別ブロック３がその極性を判別して水平および垂直同期信号の各周波数を計測する。そして、その結果に基づいて入力アナログ映像信号の種類を識別し、識別結果の情報を信号Ｓdsとして出力する。そして、その信号Ｓdsに基づき、制御ブロック４が、サンプリングクロック発生ブロック２を制御情報Ｓcsによって制御する。そして、サンプリングクロック発生ブロック２は制御情報Ｓcsを受けて、図２に示すような、アナログ映像信号のドットクロックの周波数と一致した周波数のサンプリングクロックＣsを生成するのである（なお、図２においてはドットクロックの位相とサンプリングクロックの位相とが１８０度ずれている場合を示しているが、一例であってこれに限られるものではない）。
【００３０】
次に、制御ブロック４は、入力アナログ映像信号Ｓinの識別結果に基づいて、サンプリングクロックＣsに対してビートノイズが発生しにくくなるようデータクロックＣdの周波数を決定し、データクロック発生ブロック６を制御情報Ｓcdによって制御する。そして、データクロック発生ブロック６は制御情報Ｓcdを受けて、図２に示すようなデータクロックＣdを生成する（なお、図２においてはデータクロックの周波数がサンプリングクロックの周波数の倍となる場合を示しているが、一例であってこれに限られるものではない）。なお、「ビートノイズの発生しにくいデータクロックＣdの周波数」については後述する。
【００３１】
そして、データクロックＣdは信号処理ブロック５に与えられ、信号処理ブロック５においてディジタル映像信号Ｓadは、画素変換処理やその他の画質調整等の信号処理を受ける。そして、信号処理後のディジタル映像信号Ｓoutが、信号処理ブロック５から表示部７に向けて出力され、表示部７において画像が表示される。
【００３２】
さて、ビートノイズは、データクロックＣdの周波数およびアナログ映像信号Ｓinのドット列の周期を規定するドットクロックの周波数（これはサンプリングクロックＣsの周波数に一致している）のうち、一方が他方の整数倍となる場合に、またはそれに近い場合に顕著となりやすい。よって、データクロックＣdを発生させる際には、この条件を満たさないような周波数を選択すべきである。
【００３３】
この場合、入力されるアナログ映像信号Ｓinの種類とそのアナログ映像信号の種類ごとに対して使用すべきデータクロックＣdの適する周波数とを実験やシミュレーションを行って求め、予め、その対応関係を設定しておき、周波数対応リストとして制御ブロック４内のメモリＭＭに保存しておけばよい。そして、制御ブロック４はこの周波数対応リストを参照しながら、入力されたアナログ映像信号の種類に応じて、使用するデータクロックＣdの周波数を選択するようにしておく。このようにすれば、制御ブロック４が周波数対応リストを参照することで的確にアナログ映像信号の種類に応じたデータクロック周波数を選択できる。
【００３４】
このような周波数対応リストの例を以下の表１に示す。
【００３５】
【表１】
【００３６】
表１は、データクロックの値として３２．５ＭＨｚ、３５ＭＨｚ、３７．５ＭＨｚの３つのうちいずれかの値を用いる場合を示している。例えば、ドットクロック周波数が６５ＭＨｚの「ＸＧＡ６０」という入力映像信号に対しては、そのデータクロックの周波数は３５ＭＨｚと設定されている。上述の通りここでは、ドットクロックの周波数がデータクロックの周波数の倍となってしまう３２．５ＭＨｚは採用されていない。
【００３７】
なお、上述のデータクロックＣdの周波数の選択の過程をまとめて示したのが、図３のフローチャートである。まず、入力信号識別ブロック３が水平および垂直同期信号の各周波数を計測し、各同期信号の極性を判別する（ステップＳ０２）。次に、入力信号識別ブロック３が入力アナログ映像信号の種類を識別し、その結果を信号Ｓdsとして出力する（ステップＳ０３）。そして、信号Ｓdsを受けた制御ブロック４が、周波数対応リストを参照しながら、入力されたアナログ映像信号の種類に応じて、使用するデータクロックＣdの周波数を選択し（ステップＳ０４）、データクロック発生ブロック６を制御情報Ｓcdによって制御する。そして、データクロック発生ブロック６は制御情報Ｓcdを受けて、データクロックＣdを生成する（ステップＳ０５）。
【００３８】
本実施の形態に係る画像表示装置によれば、データクロックＣdの周波数がアナログ映像信号Ｓinの種類ごとに予め設定されており、制御ブロック４は、データクロックＣdの生成の制御に際し、入力されたアナログ映像信号Ｓinの種類に応じて、設定された周波数を選択するので、ビートノイズの発生しにくいデータクロック周波数をアナログ映像信号の種類ごとに予め設定しておくことで、画像に対して雑音を加えることなく、ビートノイズの発生を抑止することの可能な画像表示装置が得られる。また、アナログ映像信号Ｓinのドットクロックの周波数とデータクロックＣdの周波数とが、一方が他方の整数倍とならないように、またはその近傍の値とならないように設定されているので、ビートノイズがより発生しにくい。
【００３９】
なお、本実施の形態においては、表示部７の一例として液晶パネルを挙げたが、当該表示部は、例えばプラズマディスプレイパネル（ＰＤＰ）のパネル部分であってもよく、また、Light Emitting Diode（ＬＥＤ）ディスプレイのパネル部分であってもよい。
【００４０】
＜実施の形態２＞
本実施の形態は、実施の形態１に係る画像表示装置の変形例である。本実施の形態においては、予め設定された時間の間、入力アナログ映像信号Ｓinまたは入力同期信号Ｓsyの変化がない場合に限り、データクロックＣdの周波数の切り替え処理を行う。すなわち、入力アナログ映像信号Ｓinまたは入力同期信号Ｓsyが一定期間、同一画像の信号であり続けた場合に初めて、アナログ映像信号Ｓinの種類に応じたデータクロックＣdの周波数が選択される。
【００４１】
例えばパーソナルコンピュータの起動時のように、入力アナログ映像信号Ｓinまたは入力同期信号Ｓsyの種類が極めて短時間の間に切り替わる場合がある。このとき、制御ブロック４の処理速度が充分ではなくデータクロックＣdの周波数の切り替え処理に要する時間がかかりすぎて、入力アナログ映像信号Ｓinまたは入力同期信号Ｓsyの切り替えに追い着かないことがある。このように、短時間で切り替わる入力アナログ映像信号または入力同期信号に対応させてデータクロック切り替え処理を行おうとすると間に合わない場合、表示画面が乱れたり、あるいは乱れた画面を見せないための黒表示のままになったりしてしまう。これを防ぐため、本実施の形態では、上述のように、予め設定された一定期間、入力アナログ映像信号または入力同期信号の変化がない場合に限り、データクロックの周波数の切り替え処理を行うのである。
【００４２】
なお、本実施の形態のデータクロックの周波数の切り替え処理の過程を示したのが、図４のフローチャートである。まず、入力信号識別ブロック３により入力アナログ映像信号の種類が識別される（ステップＳ１２）。次に、例えば制御ブロック４にタイマー機能を設けておくことで、予め設定された一定期間の間に入力同期信号Ｓsyに変化があるかどうか、入力信号識別ブロック３および制御ブロック４により監視する（ステップＳ１３）。一定期間の間に入力同期信号Ｓsyに変化がなければ、制御ブロック４は周波数対応リストから対応するデータクロック周波数を読み出してデータクロックの周波数の切り替え処理を行う（ステップＳ１４）。また、変化があれば、再びステップＳ１２に戻り入力アナログ映像信号の種類の識別を行う。
【００４３】
本実施の形態に係る画像表示装置によれば、入力アナログ映像信号Ｓinまたは入力同期信号Ｓsyが一定期間、同一画像の信号であり続けた場合に初めて、アナログ映像信号の種類に応じた周波数が選択されるので、例えばパーソナルコンピュータの起動時のように極めて短時間で入力信号が切り替わる場合において、表示画面が乱れたり、あるいは乱れた画面を見せないための黒画面表示のままになったりすることを防ぐことができる。
【００４４】
＜実施の形態３＞
本実施の形態は、実施の形態２に係る画像表示装置の変形例である。本実施の形態においては、入力アナログ映像信号Ｓinまたは入力同期信号Ｓsyが一定期間、同一画像の信号であり続けた後すぐにアナログ映像信号の種類に応じた周波数が選択されるのではなく、一旦、その周波数の情報をメモリ内に記憶させておく。そして、ユーザーが画像表示装置を再び作動させるとき（画像表示装置を再起動したときや、一旦、使用を終了して次に画像表示装置の電源をＯＮにしたとき）に初めて、データクロック周波数を記憶された値に設定する。
【００４５】
実施の形態２においては、予め設定された一定期間、入力信号が変化しなかったと判断した時点においてデータクロック周波数の切り替えを実施する例を述べたが、この時点においては、画像表示装置はユーザーに使用されている可能性が高い。
【００４６】
一方、データクロック周波数の切り替え処理は表示画面の乱れを生じさせる。このため、ユーザーがデータクロックの切り替え処理を実施するときには表示画面の乱れを見ることになり、ユーザーに対して不快感を与えてしまうことになる。またあるいは、表示画面の乱れにより画像表示装置が故障したものとの誤解をユーザーに対して与えてしまう可能性もある。
【００４７】
そこで、本実施の形態では、一定期間、入力アナログ映像信号または入力同期信号が変化しなかったと判断した場合でも直ちにデータクロックの変更処理を行うことはしない。
【００４８】
図５は、本実施の形態に係る画像表示装置のデータクロックの周波数の切り替え処理の過程を示したフローチャートである。
【００４９】
まず、入力信号識別ブロック３により入力アナログ映像信号の種類が識別される（ステップＳ２２）。次に、例えば制御ブロック４にタイマー機能を設けておくことで、予め設定された一定期間の間に入力同期信号Ｓsyに変化があるかどうか、入力信号識別ブロック３および制御ブロック４により監視する（ステップＳ２３）。
【００５０】
一定期間の間に入力同期信号Ｓsyに変化がなければ、制御ブロック４は、この入力アナログ映像信号をユーザーが主として使用する信号であると判断し、この入力アナログ映像信号に対応するデータクロックの周波数の情報を周波数対応リストから読み出して、一旦、メモリＭＭに記憶する（ステップＳ２４）。なお、メモリＭＭには不揮発性メモリなどを採用して、書き込み可能な領域を設けるようにしておけばよい。そして、画像表示装置を再び作動させるときに、データクロック周波数の切り替え処理を行う（ステップＳ２５）。また、変化があれば、再びステップＳ２２に戻り入力アナログ映像信号の種類の識別を行う。
【００５１】
本実施の形態に係る画像表示装置によれば、アナログ映像信号または入力同期信号が一定期間、同一画像の信号であり続けた場合に、アナログ映像信号の種類に応じた周波数の情報が記憶装置に記憶され、画像表示装置を再び作動させる際に初めて、記憶された周波数が選択されるので、画像表示装置のユーザーがデータクロックの切り替え処理を実施しても、その時点でユーザーに対して表示画面の乱れを見せることがない。よって、ユーザーに対して不快感や、画像表示装置の故障の誤解を与えにくい。
【００５２】
なお、ユーザーが、画像表示装置を使用中に入力アナログ映像信号の種類を切り替える場合がある。例えば、入力アナログ映像信号がパーソナルコンピュータからの映像出力である場合に、ＶＧＡモードからＸＧＡモードに変更する場合などである。
【００５３】
そのため、一定期間変化しない入力アナログ映像信号または入力同期信号が複数種類生じる場合もあり得る。その場合、制御ブロック４は、既に記憶されている周波数を更新して新しい方の入力アナログ映像信号または入力同期信号に対応するデータクロックの周波数を新たに記憶すればよい。
【００５４】
このデータクロックの周波数の更新については、既に記憶されている周波数と同じか否かに拘わらず一定期間、同一の入力信号が継続して入力されたと判断する毎に更新してもよいし、既に記憶されている周波数と新しい方の周波数とを比較して両者が異なっていたときのみ更新してもよい。いずれの場合も、画像表示装置のユーザーが新たにアナログ映像信号の種類を切り替えた場合に、データクロック周波数を最新の設定にすることができる。
【００５５】
なお、上記においてはメモリＭＭに記憶されるのはデータクロックの周波数の情報であるとしたが、他にも例えば入力アナログ映像信号または入力同期信号の種類の情報を記憶させておいてもよい。その場合は、画像表示装置を再び作動させたときに、制御ブロック４がメモリＭＭに記憶された入力アナログ映像信号の種類の情報を読み出し、周波数対応リストに基づいてデータクロック周波数の選択を実行するようにすればよい。すなわち、メモリＭＭに記憶されるのは、制御ブロック４が基づくべき周波数対応リストに関する情報であればよい。
【００５６】
＜実施の形態４＞
本実施の形態も、実施の形態１に係る画像表示装置の変形例である。本実施の形態においては、同期信号だけでなく解像度を合わせ用いてアナログ映像信号の種類を識別する。
【００５７】
実施の形態１においては、入力信号識別ブロック３が垂直および水平同期信号からアナログ映像信号の種類を識別し、その識別結果を制御ブロックへと送出することで、制御ブロックはアナログ映像信号の種類に応じたデータクロック周波数を選択していた。表１内の垂直および水平同期周波数に示すように、入力映像信号同士の間では通常、垂直および水平同期周波数の少なくとも一方が異なっており、同期周波数を計測すれば、アナログ映像信号の種類を的確に識別でき、その結果、制御ブロック４はその識別結果を用いて的確にアナログ映像信号の種類に応じた周波数を選択できる。
【００５８】
しかし、入力映像信号同士で垂直および水平同期周波数の両方が同じとなる場合も考えられる。そこで、本実施の形態においては解像度を合わせ用いてアナログ映像信号の種類を識別するのである。
【００５９】
図６は、本実施の形態に係る画像表示装置においてデータクロックＣdの周波数が選択される過程を示したフローチャートである。まず、入力信号識別ブロック３が水平および垂直同期信号の各周波数を計測し、各同期信号の極性を判別する。そしてさらに、入力信号識別ブロック３は、入力された映像領域を認識して水平および垂直同期信号の各周波数と映像領域との関係から解像度の推定を行う（ステップＳ３２）。次に、入力信号識別ブロック３が、計測した同期周波数と推定した解像度の情報とから入力アナログ映像信号の種類を識別し、その結果を信号Ｓdsとして出力する（ステップＳ３３）。なお、識別に際しては、例えば水平同期周波数と水平解像度とを用いて行う、垂直同期周波数と水平および垂直解像度とを用いて行う、など適宜、同期周波数および解像度の水平、垂直を組み合わせて行えばよい。そうすれば、同期周波数および解像度が同じで識別が困難となる可能性が少ない。
【００６０】
そして、信号Ｓdsを受けた制御ブロック４が、周波数対応リストを参照しながら、入力されたアナログ映像信号の種類に応じて、使用するデータクロックＣdの周波数を選択し（ステップＳ３４）、データクロック発生ブロック６を制御情報Ｓcdによって制御する。そして、データクロック発生ブロック６は制御情報Ｓcdを受けて、データクロックＣdを生成する（ステップＳ３５）。
【００６１】
本実施の形態に係る画像表示装置によれば、入力信号識別ブロック３がさらに、同期信号からアナログ映像信号の解像度を推定し、解像度の情報も合わせ用いてアナログ映像信号の種類を識別するので、的確にアナログ映像信号の種類に応じた周波数を選択できる。
【００６２】
＜実施の形態５＞
本実施の形態も、実施の形態１に係る画像表示装置の変形例である。本実施の形態においては、データクロックの周波数を外部から任意に設定出来るようにする。
【００６３】
図７は、本実施の形態に係る画像表示装置を示す図である。なお、図７では実施の形態１にかかる画像表示装置と同様の要素については同一符号を付している。図７に示す通り、本実施の形態の画像表示装置においては、実施の形態１にかかる画像表示装置の構成に加え、データクロック発生ブロック６にデータクロック設定値として信号Ｓseを与えることができるようにしている。データクロック発生ブロック６は、信号Ｓseを受けたときには、周波数対応リスト内のアナログ映像信号の種類ごとのデータクロックの周波数の設定にかかわらず、ユーザーの設定する任意の周波数のデータクロックを発生させる。
【００６４】
このようにデータクロックの周波数を外部から任意に設定出来るようにすれば、ユーザーが画像とビートノイズの状態とを確認しながら、最適な状態にデータクロックの周波数を設定することができる。
【００６５】
【発明の効果】
請求項１に記載の発明によれば、データクロックの周波数がアナログ映像信号の種類ごとに予め設定されており、制御部は、データクロックの生成の制御に際し、その設定に基づいて周波数を選択するので、ビートノイズの発生しにくいデータクロック周波数をアナログ映像信号の種類ごとに予め設定しておくことで、画像に対して雑音を加えることなく、ビートノイズの発生を抑止することの可能な画像表示装置が得られる。また、アナログ映像信号またはアナログ映像信号の同期信号が一定期間、同一画像の信号であり続けた場合に、制御部が基づくべき設定の情報が記憶装置に記憶され、画像表示装置を再び作動させる際に初めて、その情報に基づいて制御部が選択を実行するので、画像表示装置のユーザーがデータクロックの切り替え処理を実施しても、その時点でユーザーに対して表示画面の乱れを見せることがない。よって、ユーザーに対して不快感や、画像表示装置の故障の誤解を与えにくい。
【００６６】
請求項２に記載の発明によれば、ドットクロックの周波数とデータクロックの周波数とが、一方が他方の整数倍とならないように設定されているので、ビートノイズがより発生しにくい。
【００６７】
請求項３に記載の発明によれば、アナログ映像信号またはアナログ映像信号の同期信号が一定期間、同一画像の信号であり続けた場合に初めて、制御部は選択を実行するので、例えばパーソナルコンピュータの起動時のように極めて短時間で入力信号が切り替わる場合において、表示画面が乱れたり、あるいは乱れた画面を見せないための黒画面表示のままになったりすることを防ぐことができる。
【００６９】
請求項４に記載の発明によれば、記憶装置にすでに制御部が基づくべき設定の情報が記憶されている場合には、アナログ映像信号または同期信号が一定期間、同一画像の信号であり続けるごとに、その設定の情報が記憶装置に更新して記憶されるので、画像表示装置のユーザーが新たにアナログ映像信号の種類を切り替えた場合に、データクロック周波数を最新の設定にすることができる。
【００７０】
請求項５に記載の発明によれば、記憶装置にすでに制御部が基づくべき設定の情報が記憶されている場合には、アナログ映像信号または同期信号が一定期間、同一画像の信号であり続けるごとに、設定の新しい情報とすでに記憶されている情報とが比較され、両者が異なっておれば記憶装置に更新して記憶されるので、画像表示装置のユーザーが新たにアナログ映像信号の種類を切り替えた場合に、データクロック周波数を最新の設定にすることができる。
【００７１】
請求項６に記載の発明によれば、入力信号識別部が同期信号からアナログ映像信号の種類を識別し、制御部はその識別結果を用いて選択を実行するので、的確にアナログ映像信号の種類に応じた周波数を選択できる。
【００７２】
請求項７に記載の発明によれば、入力信号識別部はさらに、同期信号からアナログ映像信号の解像度を推定し、解像度の情報も合わせ用いてアナログ映像信号の種類を識別するので、的確にアナログ映像信号の種類に応じた周波数を選択できる。
【００７３】
請求項８に記載の発明によれば、アナログ映像信号の種類ごとに予め設定されたデータクロックの周波数の情報が、周波数対応リストとして記憶装置に記憶されているので、制御部が周波数対応リストを参照することで的確にアナログ映像信号の種類に応じた周波数を選択できる。
【００７４】
請求項９に記載の発明によれば、アナログ映像信号の種類ごとのデータクロックの周波数の設定にかかわらず、周波数を任意に設定可能であるので、画像表示装置のユーザーが、画像とビートノイズの状態とを確認しながら、データクロックの周波数を最適な状態に設定することができる。
【図面の簡単な説明】
【図１】 実施の形態１に係る画像表示装置を示す図である。
【図２】 アナログ映像信号、ドットクロック、サンプリングクロックおよびデータクロックの関係を示す図である。
【図３】 実施の形態１に係る画像表示装置においてデータクロックの周波数が選択される過程を示すフローチャートである。
【図４】 実施の形態２に係る画像表示装置においてデータクロックの周波数の切り替え処理が行われる過程を示すフローチャートである。
【図５】 実施の形態３に係る画像表示装置においてデータクロックの周波数の切り替え処理が行われる過程を示すフローチャートである。
【図６】 実施の形態４に係る画像表示装置においてデータクロックの周波数が選択される過程を示すフローチャートである。
【図７】 実施の形態５に係る画像表示装置を示す図である。
【図８】 従来の画像表示装置を示す図である。
【符号の説明】
１ Ａ／Ｄ変換ブロック、２ サンプリングクロック発生ブロック、３ 入力信号識別ブロック、４ 制御ブロック、５ 信号処理ブロック、６ データクロック発生ブロック、７ 表示部。
【発明の属する技術分野】
この発明は、アナログ入力の映像信号をディジタル信号に変換して画素変換等の信号処理をし、その信号を表示部へと送出するディジタル型の画像表示装置に関する。
【０００２】
【従来の技術】
例えば液晶パネルを使った画像表示装置においては、液晶パネル部分たる表示部は、ディジタル化された映像信号（ディジタル映像信号）を要求する。このため、このようなディジタル型の画像表示装置に入力される映像信号がアナログである場合、アナログ映像信号はＡ／Ｄ（Analog to Digital）変換される必要がある。なお、ディジタル型の画像表示装置に入力されるアナログ映像信号の例としては、例えば、現在のパーソナルコンピュータ等の映像出力信号が挙げられる。
【０００３】
このＡ／Ｄ変換時に用いられるサンプリングクロックは、入力アナログ映像信号に含まれた、あるいは入力アナログ映像信号から抽出されて別個に入力された、垂直同期信号および水平同期信号から生成される。なお通常、このサンプリングクロックの周波数は、アナログ映像信号の１画素（ドット）の大きさを規定するドットクロック（パーソナルコンピュータ等がドット列として映像信号を生成するときに用いた、ドットの周期を規定するクロック）の周波数と一致させて生成される。
【０００４】
そして、ディジタル信号に変換された映像信号は、表示部に入力される前に、例えば画素変換や画質調整等の信号処理を受ける。
【０００５】
ここでいう画素変換とは、入力されるアナログ映像信号の解像度（すなわち何ドット×何ライン）と表示部の解像度とが一致しない場合に施される、画像の拡大または縮小処理のことである。例えば、入力アナログ映像信号の解像度が６４０ドット×４８０ラインであり、表示部の解像度が１０２４ドット×７６８ラインである場合、水平方向に１０２４／６４０倍、垂直方向に７６８／４８０倍の拡大処理（画素変換）が入力アナログ映像信号に施され、表示部へと送出される。この結果、１０２４ドット×７６８ラインの表示部の画面一杯に画像が表示される。
【０００６】
ただし、この画素変換の際に入力アナログ映像信号のサンプリング時のサンプリングクロックをそのまま用いてディジタル映像信号を表示部へと送出すると、６４０ドット×４８０ラインの画素分のデータしか送出できない。よって、１０２４ドット×７６８ラインの画素分のデータを表示部に送出できるように、表示部の解像度に適した（すなわち画素変換処理後の解像度を規定するための）、サンプリングクロックとは周波数の異なるデータクロックを新たに発生させ、このデータクロックを用いてディジタル映像信号を表示部へと送出する必要がある。このようにディジタル型の画像表示装置においては、映像信号処理の過程において周波数の異なる２種類のクロック信号（サンプリングクロックとデータクロック）を使用する。
【０００７】
さて、入力アナログ映像信号にはノイズが重畳してしまうことがあるが、このノイズ内にデータクロックに同期する成分があると、ディジタル映像信号を信号処理して表示部へと送出する際にこのノイズ成分をもサンプリングしてしまい、表示画面上に縞模様等の妨害、すなわち、いわゆるビートノイズ（規則的なノイズ）が現れてしまう。上記のような周波数の異なる２種類のクロック信号を１チップ内で近接して発生させるようにすると、異なるクロックの周波数が互いに干渉しあいビート妨害が発生しやすい。
【０００８】
勿論、一般的にはアナログ信号処理部（上記の例ではＡ／Ｄ変換部）をディジタル信号処理部から分離することにより対策が図られるが、ＩＣ（Integrated Circuit）の高集積化に伴い、アナログ信号処理部とディジタル信号処理部とがひとつのＩＣの中で実現されるようになってくると、上記したようなアナログ映像信号処理部とディジタル信号処理部との分離が困難になってくる。
【０００９】
さて、ビートノイズの発生を抑止可能な画像表示装置の一例として、特開平９−２４４５８６号公報に記載された技術がある。その構成を図８に示す。図８において、符号１０１は映像入力信号から同期信号を分離する同期分離回路、符号１０２は第１の位相比較器、符号１０３は第１のＬＰＦ（Low Pass Filter）、符号１０４は第１のＶＣＯ（Voltage Controlled Oscillator）、符号１０５は第１のカウンタである。そして、第１の位相比較器１０２、第１のＬＰＦ１０３、第１のＶＣＯ１０４、および第１のカウンタ１０５は、第１のＰＬＬ（Phase Locked Loop）１０６を構成する。
【００１０】
また、符号１０７は、画像の拡大または縮小を行うピクセル変換回路である。そして、符号１０８は第２の位相比較器、符号１０９は加算器、符号１１０は第２のＬＰＦ、符号１１１は第２のＶＣＯ、符号１１２は第２のカウンタである。そして、第２の位相比較器１０８、加算器１０９、第２のＬＰＦ１１０、第２のＶＣＯ１１１、および第２のカウンタ１１２は、第２のＰＬＬ１１３を構成する。
【００１１】
また、符号１１４は第２のＰＬＬ１１３からのクロック出力を受けて各種タイミングを発生させるタイミング発生回路、符号１１５は水平同期信号を分周する第１の分周器、符号１１６は垂直同期信号を分周する第２の分周器、符号１１７は第１および第２の分周器１１５，１１６からの出力の排他的論理和を演算する排他的論理和ゲートである。
【００１２】
さて、この技術によれば、外部より入力されるコンポジット映像入力信号はピクセル変換回路１０７に入力され、ピクセル変換回路１０７は、第１のＰＬＬ１０６からのクロック（第１のＶＣＯ１０４からの出力であり、上記のサンプリングクロックに相当する）と第２のＰＬＬ１１３からのクロック（第２のＶＣＯ１１１からの出力であり、上記のデータクロックに相当する）とを用いて、映像入力信号の拡大または縮小の処理を行う。
【００１３】
そして、後段のクロックを発生する第２のＰＬＬ１１３のＶＣＯ制御の電圧に、水平周期と垂直周期の排他的論理和であるトグル周期ごとに特定の量の電圧を付加することで映像信号に変調を加え、すなわち、ビート妨害が現れやすい画像に対して雑音を加え、規則的な妨害を目立たなくしている。
【００１４】
【発明が解決しようとする課題】
しかし、上記のような手法では画像に対して雑音を加えているため、画像に位相ずれ（ジッタ）等の他の悪影響を及ぼしやすいという問題があった。
【００１５】
そこで、この発明の課題は、画像に対して雑音を加えることなく、ビートノイズの発生を抑止することの可能な画像表示装置を提供することにある。
【００１６】
【課題を解決するための手段】
請求項１に記載の発明は、アナログ映像信号が入力され、サンプリングクロックを用いて前記アナログ映像信号をサンプリングし、第１のディジタル映像信号に変換するＡ／Ｄ変換部と、画素変換処理後の解像度を規定するためのデータクロックを用いて、前記第１のディジタル映像信号に対して画素変換処理を行って第２のディジタル映像信号を生成する信号処理部と、前記第２のディジタル映像信号を受けて画像を表示する表示部と、前記サンプリングクロックの生成および前記データクロックの生成を制御する制御部と、書き込み可能な記憶装置とを備え、前記データクロックの周波数は前記アナログ映像信号の種類ごとに予め設定されており、前記制御部は、前記データクロックの生成の制御に際し、前記設定に基づいて前記データクロックの周波数を選択し、前記アナログ映像信号または前記アナログ映像信号の同期信号が一定期間、同一画像の信号であり続けた場合に、前記制御部が基づくべき前記設定の情報が前記記憶装置に記憶され、前記画像表示装置を再び作動させる際に初めて、前記情報に基づいて前記制御部が前記選択を実行する画像表示装置である。
【００１７】
請求項２に記載の発明は、請求項１に記載の画像表示装置であって、前記アナログ映像信号はドット列として入力され、前記アナログ映像信号の前記ドット列の周期を規定するドットクロックの周波数と前記データクロックの周波数とは、一方が他方の整数倍とならないように設定された画像表示装置である。
【００１８】
請求項３に記載の発明は、請求項１に記載の画像表示装置であって、前記アナログ映像信号または前記アナログ映像信号の同期信号が一定期間、同一画像の信号であり続けた場合に初めて、前記制御部は前記選択を実行する画像表示装置である。
【００２０】
請求項４に記載の発明は、請求項１に記載の画像表示装置であって、前記記憶装置にすでに前記制御部が基づくべき前記設定の情報が記憶されている場合には、前記アナログ映像信号または前記同期信号が一定期間、同一画像の信号であり続けるごとに、前記設定の情報が前記記憶装置に更新して記憶される画像表示装置である。
【００２１】
請求項５に記載の発明は、請求項１に記載の画像表示装置であって、前記記憶装置にすでに前記制御部が基づくべき前記設定の情報が記憶されている場合には、前記アナログ映像信号または前記同期信号が一定期間、同一画像の信号であり続けるごとに、前記設定の新しい情報とすでに記憶されている前記情報とが比較され、両者が異なっておれば前記記憶装置に更新して記憶される画像表示装置である。
【００２２】
請求項６に記載の発明は、請求項１に記載の画像表示装置であって、前記アナログ映像信号の同期信号が入力され、前記同期信号から前記アナログ映像信号の種類を識別し、その識別結果を前記制御部へと送出する入力信号識別部をさらに備え、前記制御部は前記識別結果を用いて前記選択を実行する画像表示装置である。
【００２３】
請求項７に記載の発明は、請求項６に記載の画像表示装置であって、前記入力信号識別部はさらに、前記同期信号から前記アナログ映像信号の解像度を推定し、前記解像度の情報も合わせ用いて前記アナログ映像信号の種類を識別する画像表示装置である。
【００２４】
請求項８に記載の発明は、請求項１に記載の画像表示装置であって、記憶装置をさらに備え、前記アナログ映像信号の種類ごとに予め設定された前記データクロックの周波数の情報は、周波数対応リストとして前記記憶装置に記憶された画像表示装置である。
【００２５】
請求項９に記載の発明は、請求項１に記載の画像表示装置であって、前記アナログ映像信号の種類ごとの前記データクロックの周波数の設定にかかわらず、前記周波数を任意に設定可能な画像表示装置である。
【００２６】
【発明の実施の形態】
＜実施の形態１＞
本実施の形態は、入力アナログ映像信号の種類ごとにデータクロックの周波数をビートノイズの発生しにくい値に予め設定しておき、これを周波数対応リストとして記憶し、入力されたアナログ映像信号の種類に応じて、設定された周波数を選択することで、画像に対して雑音を加えることなくビートノイズの発生を抑止することの可能な画像表示装置を実現するものである。
【００２７】
図１はこの発明の実施の形態１に係る画像表示装置を示す図である。図１において、符号１はドット列として入力された入力アナログ映像信号Ｓinをディジタル映像信号Ｓadに変換するＡ／Ｄ変換ブロック、符号２はサンプリングクロックＣsを発生させるサンプリングクロック発生ブロック、符号３は入力アナログ映像信号Ｓinの種類（ＶＧＡやＸＧＡ等の種別）を識別するための入力信号識別ブロック、符号４はサンプリングクロックＣsおよびデータクロックＣdの生成を制御する制御情報ＳcsおよびＳcdを出力する制御ブロック、符号５はディジタル映像信号Ｓadに対し画素変換処理等の信号処理を行ってディジタル映像信号Ｓoutとして出力する信号処理ブロック、符号６は画素変換処理後の解像度を規定するためのデータクロックＣdを発生させるデータクロック発生ブロック、符号７は例えば液晶パネル部分等の表示部である。
【００２８】
以下に、この画像表示装置の動作について説明する。まず、入力アナログ映像信号Ｓinは、Ａ／Ｄ変換ブロック１に入力されてサンプリングされ、ディジタル映像信号Ｓadに変換される。
【００２９】
このＡ／Ｄ変換に際して用いられるサンプリングクロックＣsは以下のようにして生成される。すなわち、入力アナログ映像信号Ｓinとともに入力される入力アナログ映像信号Ｓinの同期信号Ｓsy（水平および垂直同期信号）から、入力信号識別ブロック３がその極性を判別して水平および垂直同期信号の各周波数を計測する。そして、その結果に基づいて入力アナログ映像信号の種類を識別し、識別結果の情報を信号Ｓdsとして出力する。そして、その信号Ｓdsに基づき、制御ブロック４が、サンプリングクロック発生ブロック２を制御情報Ｓcsによって制御する。そして、サンプリングクロック発生ブロック２は制御情報Ｓcsを受けて、図２に示すような、アナログ映像信号のドットクロックの周波数と一致した周波数のサンプリングクロックＣsを生成するのである（なお、図２においてはドットクロックの位相とサンプリングクロックの位相とが１８０度ずれている場合を示しているが、一例であってこれに限られるものではない）。
【００３０】
次に、制御ブロック４は、入力アナログ映像信号Ｓinの識別結果に基づいて、サンプリングクロックＣsに対してビートノイズが発生しにくくなるようデータクロックＣdの周波数を決定し、データクロック発生ブロック６を制御情報Ｓcdによって制御する。そして、データクロック発生ブロック６は制御情報Ｓcdを受けて、図２に示すようなデータクロックＣdを生成する（なお、図２においてはデータクロックの周波数がサンプリングクロックの周波数の倍となる場合を示しているが、一例であってこれに限られるものではない）。なお、「ビートノイズの発生しにくいデータクロックＣdの周波数」については後述する。
【００３１】
そして、データクロックＣdは信号処理ブロック５に与えられ、信号処理ブロック５においてディジタル映像信号Ｓadは、画素変換処理やその他の画質調整等の信号処理を受ける。そして、信号処理後のディジタル映像信号Ｓoutが、信号処理ブロック５から表示部７に向けて出力され、表示部７において画像が表示される。
【００３２】
さて、ビートノイズは、データクロックＣdの周波数およびアナログ映像信号Ｓinのドット列の周期を規定するドットクロックの周波数（これはサンプリングクロックＣsの周波数に一致している）のうち、一方が他方の整数倍となる場合に、またはそれに近い場合に顕著となりやすい。よって、データクロックＣdを発生させる際には、この条件を満たさないような周波数を選択すべきである。
【００３３】
この場合、入力されるアナログ映像信号Ｓinの種類とそのアナログ映像信号の種類ごとに対して使用すべきデータクロックＣdの適する周波数とを実験やシミュレーションを行って求め、予め、その対応関係を設定しておき、周波数対応リストとして制御ブロック４内のメモリＭＭに保存しておけばよい。そして、制御ブロック４はこの周波数対応リストを参照しながら、入力されたアナログ映像信号の種類に応じて、使用するデータクロックＣdの周波数を選択するようにしておく。このようにすれば、制御ブロック４が周波数対応リストを参照することで的確にアナログ映像信号の種類に応じたデータクロック周波数を選択できる。
【００３４】
このような周波数対応リストの例を以下の表１に示す。
【００３５】
【表１】
表１は、データクロックの値として３２．５ＭＨｚ、３５ＭＨｚ、３７．５ＭＨｚの３つのうちいずれかの値を用いる場合を示している。例えば、ドットクロック周波数が６５ＭＨｚの「ＸＧＡ６０」という入力映像信号に対しては、そのデータクロックの周波数は３５ＭＨｚと設定されている。上述の通りここでは、ドットクロックの周波数がデータクロックの周波数の倍となってしまう３２．５ＭＨｚは採用されていない。
【００３７】
なお、上述のデータクロックＣdの周波数の選択の過程をまとめて示したのが、図３のフローチャートである。まず、入力信号識別ブロック３が水平および垂直同期信号の各周波数を計測し、各同期信号の極性を判別する（ステップＳ０２）。次に、入力信号識別ブロック３が入力アナログ映像信号の種類を識別し、その結果を信号Ｓdsとして出力する（ステップＳ０３）。そして、信号Ｓdsを受けた制御ブロック４が、周波数対応リストを参照しながら、入力されたアナログ映像信号の種類に応じて、使用するデータクロックＣdの周波数を選択し（ステップＳ０４）、データクロック発生ブロック６を制御情報Ｓcdによって制御する。そして、データクロック発生ブロック６は制御情報Ｓcdを受けて、データクロックＣdを生成する（ステップＳ０５）。
【００３８】
本実施の形態に係る画像表示装置によれば、データクロックＣdの周波数がアナログ映像信号Ｓinの種類ごとに予め設定されており、制御ブロック４は、データクロックＣdの生成の制御に際し、入力されたアナログ映像信号Ｓinの種類に応じて、設定された周波数を選択するので、ビートノイズの発生しにくいデータクロック周波数をアナログ映像信号の種類ごとに予め設定しておくことで、画像に対して雑音を加えることなく、ビートノイズの発生を抑止することの可能な画像表示装置が得られる。また、アナログ映像信号Ｓinのドットクロックの周波数とデータクロックＣdの周波数とが、一方が他方の整数倍とならないように、またはその近傍の値とならないように設定されているので、ビートノイズがより発生しにくい。
【００３９】
なお、本実施の形態においては、表示部７の一例として液晶パネルを挙げたが、当該表示部は、例えばプラズマディスプレイパネル（ＰＤＰ）のパネル部分であってもよく、また、Light Emitting Diode（ＬＥＤ）ディスプレイのパネル部分であってもよい。
【００４０】
＜実施の形態２＞
本実施の形態は、実施の形態１に係る画像表示装置の変形例である。本実施の形態においては、予め設定された時間の間、入力アナログ映像信号Ｓinまたは入力同期信号Ｓsyの変化がない場合に限り、データクロックＣdの周波数の切り替え処理を行う。すなわち、入力アナログ映像信号Ｓinまたは入力同期信号Ｓsyが一定期間、同一画像の信号であり続けた場合に初めて、アナログ映像信号Ｓinの種類に応じたデータクロックＣdの周波数が選択される。
【００４１】
例えばパーソナルコンピュータの起動時のように、入力アナログ映像信号Ｓinまたは入力同期信号Ｓsyの種類が極めて短時間の間に切り替わる場合がある。このとき、制御ブロック４の処理速度が充分ではなくデータクロックＣdの周波数の切り替え処理に要する時間がかかりすぎて、入力アナログ映像信号Ｓinまたは入力同期信号Ｓsyの切り替えに追い着かないことがある。このように、短時間で切り替わる入力アナログ映像信号または入力同期信号に対応させてデータクロック切り替え処理を行おうとすると間に合わない場合、表示画面が乱れたり、あるいは乱れた画面を見せないための黒表示のままになったりしてしまう。これを防ぐため、本実施の形態では、上述のように、予め設定された一定期間、入力アナログ映像信号または入力同期信号の変化がない場合に限り、データクロックの周波数の切り替え処理を行うのである。
【００４２】
なお、本実施の形態のデータクロックの周波数の切り替え処理の過程を示したのが、図４のフローチャートである。まず、入力信号識別ブロック３により入力アナログ映像信号の種類が識別される（ステップＳ１２）。次に、例えば制御ブロック４にタイマー機能を設けておくことで、予め設定された一定期間の間に入力同期信号Ｓsyに変化があるかどうか、入力信号識別ブロック３および制御ブロック４により監視する（ステップＳ１３）。一定期間の間に入力同期信号Ｓsyに変化がなければ、制御ブロック４は周波数対応リストから対応するデータクロック周波数を読み出してデータクロックの周波数の切り替え処理を行う（ステップＳ１４）。また、変化があれば、再びステップＳ１２に戻り入力アナログ映像信号の種類の識別を行う。
【００４３】
本実施の形態に係る画像表示装置によれば、入力アナログ映像信号Ｓinまたは入力同期信号Ｓsyが一定期間、同一画像の信号であり続けた場合に初めて、アナログ映像信号の種類に応じた周波数が選択されるので、例えばパーソナルコンピュータの起動時のように極めて短時間で入力信号が切り替わる場合において、表示画面が乱れたり、あるいは乱れた画面を見せないための黒画面表示のままになったりすることを防ぐことができる。
【００４４】
＜実施の形態３＞
本実施の形態は、実施の形態２に係る画像表示装置の変形例である。本実施の形態においては、入力アナログ映像信号Ｓinまたは入力同期信号Ｓsyが一定期間、同一画像の信号であり続けた後すぐにアナログ映像信号の種類に応じた周波数が選択されるのではなく、一旦、その周波数の情報をメモリ内に記憶させておく。そして、ユーザーが画像表示装置を再び作動させるとき（画像表示装置を再起動したときや、一旦、使用を終了して次に画像表示装置の電源をＯＮにしたとき）に初めて、データクロック周波数を記憶された値に設定する。
【００４５】
実施の形態２においては、予め設定された一定期間、入力信号が変化しなかったと判断した時点においてデータクロック周波数の切り替えを実施する例を述べたが、この時点においては、画像表示装置はユーザーに使用されている可能性が高い。
【００４６】
一方、データクロック周波数の切り替え処理は表示画面の乱れを生じさせる。このため、ユーザーがデータクロックの切り替え処理を実施するときには表示画面の乱れを見ることになり、ユーザーに対して不快感を与えてしまうことになる。またあるいは、表示画面の乱れにより画像表示装置が故障したものとの誤解をユーザーに対して与えてしまう可能性もある。
【００４７】
そこで、本実施の形態では、一定期間、入力アナログ映像信号または入力同期信号が変化しなかったと判断した場合でも直ちにデータクロックの変更処理を行うことはしない。
【００４８】
図５は、本実施の形態に係る画像表示装置のデータクロックの周波数の切り替え処理の過程を示したフローチャートである。
【００４９】
まず、入力信号識別ブロック３により入力アナログ映像信号の種類が識別される（ステップＳ２２）。次に、例えば制御ブロック４にタイマー機能を設けておくことで、予め設定された一定期間の間に入力同期信号Ｓsyに変化があるかどうか、入力信号識別ブロック３および制御ブロック４により監視する（ステップＳ２３）。
【００５０】
一定期間の間に入力同期信号Ｓsyに変化がなければ、制御ブロック４は、この入力アナログ映像信号をユーザーが主として使用する信号であると判断し、この入力アナログ映像信号に対応するデータクロックの周波数の情報を周波数対応リストから読み出して、一旦、メモリＭＭに記憶する（ステップＳ２４）。なお、メモリＭＭには不揮発性メモリなどを採用して、書き込み可能な領域を設けるようにしておけばよい。そして、画像表示装置を再び作動させるときに、データクロック周波数の切り替え処理を行う（ステップＳ２５）。また、変化があれば、再びステップＳ２２に戻り入力アナログ映像信号の種類の識別を行う。
【００５１】
本実施の形態に係る画像表示装置によれば、アナログ映像信号または入力同期信号が一定期間、同一画像の信号であり続けた場合に、アナログ映像信号の種類に応じた周波数の情報が記憶装置に記憶され、画像表示装置を再び作動させる際に初めて、記憶された周波数が選択されるので、画像表示装置のユーザーがデータクロックの切り替え処理を実施しても、その時点でユーザーに対して表示画面の乱れを見せることがない。よって、ユーザーに対して不快感や、画像表示装置の故障の誤解を与えにくい。
【００５２】
なお、ユーザーが、画像表示装置を使用中に入力アナログ映像信号の種類を切り替える場合がある。例えば、入力アナログ映像信号がパーソナルコンピュータからの映像出力である場合に、ＶＧＡモードからＸＧＡモードに変更する場合などである。
【００５３】
そのため、一定期間変化しない入力アナログ映像信号または入力同期信号が複数種類生じる場合もあり得る。その場合、制御ブロック４は、既に記憶されている周波数を更新して新しい方の入力アナログ映像信号または入力同期信号に対応するデータクロックの周波数を新たに記憶すればよい。
【００５４】
このデータクロックの周波数の更新については、既に記憶されている周波数と同じか否かに拘わらず一定期間、同一の入力信号が継続して入力されたと判断する毎に更新してもよいし、既に記憶されている周波数と新しい方の周波数とを比較して両者が異なっていたときのみ更新してもよい。いずれの場合も、画像表示装置のユーザーが新たにアナログ映像信号の種類を切り替えた場合に、データクロック周波数を最新の設定にすることができる。
【００５５】
なお、上記においてはメモリＭＭに記憶されるのはデータクロックの周波数の情報であるとしたが、他にも例えば入力アナログ映像信号または入力同期信号の種類の情報を記憶させておいてもよい。その場合は、画像表示装置を再び作動させたときに、制御ブロック４がメモリＭＭに記憶された入力アナログ映像信号の種類の情報を読み出し、周波数対応リストに基づいてデータクロック周波数の選択を実行するようにすればよい。すなわち、メモリＭＭに記憶されるのは、制御ブロック４が基づくべき周波数対応リストに関する情報であればよい。
【００５６】
＜実施の形態４＞
本実施の形態も、実施の形態１に係る画像表示装置の変形例である。本実施の形態においては、同期信号だけでなく解像度を合わせ用いてアナログ映像信号の種類を識別する。
【００５７】
実施の形態１においては、入力信号識別ブロック３が垂直および水平同期信号からアナログ映像信号の種類を識別し、その識別結果を制御ブロックへと送出することで、制御ブロックはアナログ映像信号の種類に応じたデータクロック周波数を選択していた。表１内の垂直および水平同期周波数に示すように、入力映像信号同士の間では通常、垂直および水平同期周波数の少なくとも一方が異なっており、同期周波数を計測すれば、アナログ映像信号の種類を的確に識別でき、その結果、制御ブロック４はその識別結果を用いて的確にアナログ映像信号の種類に応じた周波数を選択できる。
【００５８】
しかし、入力映像信号同士で垂直および水平同期周波数の両方が同じとなる場合も考えられる。そこで、本実施の形態においては解像度を合わせ用いてアナログ映像信号の種類を識別するのである。
【００５９】
図６は、本実施の形態に係る画像表示装置においてデータクロックＣdの周波数が選択される過程を示したフローチャートである。まず、入力信号識別ブロック３が水平および垂直同期信号の各周波数を計測し、各同期信号の極性を判別する。そしてさらに、入力信号識別ブロック３は、入力された映像領域を認識して水平および垂直同期信号の各周波数と映像領域との関係から解像度の推定を行う（ステップＳ３２）。次に、入力信号識別ブロック３が、計測した同期周波数と推定した解像度の情報とから入力アナログ映像信号の種類を識別し、その結果を信号Ｓdsとして出力する（ステップＳ３３）。なお、識別に際しては、例えば水平同期周波数と水平解像度とを用いて行う、垂直同期周波数と水平および垂直解像度とを用いて行う、など適宜、同期周波数および解像度の水平、垂直を組み合わせて行えばよい。そうすれば、同期周波数および解像度が同じで識別が困難となる可能性が少ない。
【００６０】
そして、信号Ｓdsを受けた制御ブロック４が、周波数対応リストを参照しながら、入力されたアナログ映像信号の種類に応じて、使用するデータクロックＣdの周波数を選択し（ステップＳ３４）、データクロック発生ブロック６を制御情報Ｓcdによって制御する。そして、データクロック発生ブロック６は制御情報Ｓcdを受けて、データクロックＣdを生成する（ステップＳ３５）。
【００６１】
本実施の形態に係る画像表示装置によれば、入力信号識別ブロック３がさらに、同期信号からアナログ映像信号の解像度を推定し、解像度の情報も合わせ用いてアナログ映像信号の種類を識別するので、的確にアナログ映像信号の種類に応じた周波数を選択できる。
【００６２】
＜実施の形態５＞
本実施の形態も、実施の形態１に係る画像表示装置の変形例である。本実施の形態においては、データクロックの周波数を外部から任意に設定出来るようにする。
【００６３】
図７は、本実施の形態に係る画像表示装置を示す図である。なお、図７では実施の形態１にかかる画像表示装置と同様の要素については同一符号を付している。図７に示す通り、本実施の形態の画像表示装置においては、実施の形態１にかかる画像表示装置の構成に加え、データクロック発生ブロック６にデータクロック設定値として信号Ｓseを与えることができるようにしている。データクロック発生ブロック６は、信号Ｓseを受けたときには、周波数対応リスト内のアナログ映像信号の種類ごとのデータクロックの周波数の設定にかかわらず、ユーザーの設定する任意の周波数のデータクロックを発生させる。
【００６４】
このようにデータクロックの周波数を外部から任意に設定出来るようにすれば、ユーザーが画像とビートノイズの状態とを確認しながら、最適な状態にデータクロックの周波数を設定することができる。
【００６５】
【発明の効果】
請求項１に記載の発明によれば、データクロックの周波数がアナログ映像信号の種類ごとに予め設定されており、制御部は、データクロックの生成の制御に際し、その設定に基づいて周波数を選択するので、ビートノイズの発生しにくいデータクロック周波数をアナログ映像信号の種類ごとに予め設定しておくことで、画像に対して雑音を加えることなく、ビートノイズの発生を抑止することの可能な画像表示装置が得られる。また、アナログ映像信号またはアナログ映像信号の同期信号が一定期間、同一画像の信号であり続けた場合に、制御部が基づくべき設定の情報が記憶装置に記憶され、画像表示装置を再び作動させる際に初めて、その情報に基づいて制御部が選択を実行するので、画像表示装置のユーザーがデータクロックの切り替え処理を実施しても、その時点でユーザーに対して表示画面の乱れを見せることがない。よって、ユーザーに対して不快感や、画像表示装置の故障の誤解を与えにくい。
【００６６】
請求項２に記載の発明によれば、ドットクロックの周波数とデータクロックの周波数とが、一方が他方の整数倍とならないように設定されているので、ビートノイズがより発生しにくい。
【００６７】
請求項３に記載の発明によれば、アナログ映像信号またはアナログ映像信号の同期信号が一定期間、同一画像の信号であり続けた場合に初めて、制御部は選択を実行するので、例えばパーソナルコンピュータの起動時のように極めて短時間で入力信号が切り替わる場合において、表示画面が乱れたり、あるいは乱れた画面を見せないための黒画面表示のままになったりすることを防ぐことができる。
【００６９】
請求項４に記載の発明によれば、記憶装置にすでに制御部が基づくべき設定の情報が記憶されている場合には、アナログ映像信号または同期信号が一定期間、同一画像の信号であり続けるごとに、その設定の情報が記憶装置に更新して記憶されるので、画像表示装置のユーザーが新たにアナログ映像信号の種類を切り替えた場合に、データクロック周波数を最新の設定にすることができる。
【００７０】
請求項５に記載の発明によれば、記憶装置にすでに制御部が基づくべき設定の情報が記憶されている場合には、アナログ映像信号または同期信号が一定期間、同一画像の信号であり続けるごとに、設定の新しい情報とすでに記憶されている情報とが比較され、両者が異なっておれば記憶装置に更新して記憶されるので、画像表示装置のユーザーが新たにアナログ映像信号の種類を切り替えた場合に、データクロック周波数を最新の設定にすることができる。
【００７１】
請求項６に記載の発明によれば、入力信号識別部が同期信号からアナログ映像信号の種類を識別し、制御部はその識別結果を用いて選択を実行するので、的確にアナログ映像信号の種類に応じた周波数を選択できる。
【００７２】
請求項７に記載の発明によれば、入力信号識別部はさらに、同期信号からアナログ映像信号の解像度を推定し、解像度の情報も合わせ用いてアナログ映像信号の種類を識別するので、的確にアナログ映像信号の種類に応じた周波数を選択できる。
【００７３】
請求項８に記載の発明によれば、アナログ映像信号の種類ごとに予め設定されたデータクロックの周波数の情報が、周波数対応リストとして記憶装置に記憶されているので、制御部が周波数対応リストを参照することで的確にアナログ映像信号の種類に応じた周波数を選択できる。
【００７４】
請求項９に記載の発明によれば、アナログ映像信号の種類ごとのデータクロックの周波数の設定にかかわらず、周波数を任意に設定可能であるので、画像表示装置のユーザーが、画像とビートノイズの状態とを確認しながら、データクロックの周波数を最適な状態に設定することができる。
【図面の簡単な説明】
【図１】 実施の形態１に係る画像表示装置を示す図である。
【図２】 アナログ映像信号、ドットクロック、サンプリングクロックおよびデータクロックの関係を示す図である。
【図３】 実施の形態１に係る画像表示装置においてデータクロックの周波数が選択される過程を示すフローチャートである。
【図４】 実施の形態２に係る画像表示装置においてデータクロックの周波数の切り替え処理が行われる過程を示すフローチャートである。
【図５】 実施の形態３に係る画像表示装置においてデータクロックの周波数の切り替え処理が行われる過程を示すフローチャートである。
【図６】 実施の形態４に係る画像表示装置においてデータクロックの周波数が選択される過程を示すフローチャートである。
【図７】 実施の形態５に係る画像表示装置を示す図である。
【図８】 従来の画像表示装置を示す図である。
【符号の説明】
１ Ａ／Ｄ変換ブロック、２ サンプリングクロック発生ブロック、３ 入力信号識別ブロック、４ 制御ブロック、５ 信号処理ブロック、６ データクロック発生ブロック、７ 表示部。
Claims (9)
- アナログ映像信号が入力され、サンプリングクロックを用いて前記アナログ映像信号をサンプリングし、第１のディジタル映像信号に変換するＡ／Ｄ変換部と、
画素変換処理後の解像度を規定するためのデータクロックを用いて、前記第１のディジタル映像信号に対して画素変換処理を行って第２のディジタル映像信号を生成する信号処理部と、
前記第２のディジタル映像信号を受けて画像を表示する表示部と、
前記サンプリングクロックの生成および前記データクロックの生成を制御する制御部と、
書き込み可能な記憶装置と
を備え、
前記データクロックの周波数は前記アナログ映像信号の種類ごとに予め設定されており、
前記制御部は、前記データクロックの生成の制御に際し、前記設定に基づいて前記データクロックの周波数を選択し、
前記アナログ映像信号または前記アナログ映像信号の同期信号が一定期間、同一画像の信号であり続けた場合に、前記制御部が基づくべき前記設定の情報が前記記憶装置に記憶され、
前記画像表示装置を再び作動させる際に初めて、前記情報に基づいて前記制御部が前記選択を実行する
画像表示装置。 - 請求項１に記載の画像表示装置であって、
前記アナログ映像信号はドット列として入力され、
前記アナログ映像信号の前記ドット列の周期を規定するドットクロックの周波数と前記データクロックの周波数とは、一方が他方の整数倍とならないように設定された
画像表示装置。 - 請求項１に記載の画像表示装置であって、
前記アナログ映像信号または前記アナログ映像信号の同期信号が一定期間、同一画像の信号であり続けた場合に初めて、前記制御部は前記選択を実行する
画像表示装置。 - 請求項１に記載の画像表示装置であって、
前記記憶装置にすでに前記制御部が基づくべき前記設定の情報が記憶されている場合には、前記アナログ映像信号または前記同期信号が一定期間、同一画像の信号であり続けるごとに、前記設定の情報が前記記憶装置に更新して記憶される
画像表示装置。 - 請求項１に記載の画像表示装置であって、
前記記憶装置にすでに前記制御部が基づくべき前記設定の情報が記憶されている場合には、前記アナログ映像信号または前記同期信号が一定期間、同一画像の信号であり続けるごとに、前記設定の新しい情報とすでに記憶されている前記情報とが比較され、両者が異なっておれば前記記憶装置に更新して記憶される
画像表示装置。 - 請求項１に記載の画像表示装置であって、
前記アナログ映像信号の同期信号が入力され、前記同期信号から前記アナログ映像信号の種類を識別し、その識別結果を前記制御部へと送出する入力信号識別部
をさらに備え、
前記制御部は前記識別結果を用いて前記選択を実行する
画像表示装置。 - 請求項６に記載の画像表示装置であって、
前記入力信号識別部はさらに、前記同期信号から前記アナログ映像信号の解像度を推定 し、
前記解像度の情報も合わせ用いて前記アナログ映像信号の種類を識別する
画像表示装置。 - 請求項１に記載の画像表示装置であって、
記憶装置
をさらに備え、
前記アナログ映像信号の種類ごとに予め設定された前記データクロックの周波数の情報は、周波数対応リストとして前記記憶装置に記憶された
画像表示装置。 - 請求項１に記載の画像表示装置であって、
前記アナログ映像信号の種類ごとの前記データクロックの周波数の設定にかかわらず、前記周波数を任意に設定可能な
画像表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000298658A JP3781959B2 (ja) | 2000-09-29 | 2000-09-29 | 画像表示装置 |
| TW090113489A TW522729B (en) | 2000-09-29 | 2001-06-04 | Image display |
| US09/882,032 US6704009B2 (en) | 2000-09-29 | 2001-06-18 | Image display |
| KR10-2001-0034584A KR100442002B1 (ko) | 2000-09-29 | 2001-06-19 | 화상표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000298658A JP3781959B2 (ja) | 2000-09-29 | 2000-09-29 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002108315A JP2002108315A (ja) | 2002-04-10 |
| JP3781959B2 true JP3781959B2 (ja) | 2006-06-07 |
Family
ID=18780592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000298658A Expired - Fee Related JP3781959B2 (ja) | 2000-09-29 | 2000-09-29 | 画像表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6704009B2 (ja) |
| JP (1) | JP3781959B2 (ja) |
| KR (1) | KR100442002B1 (ja) |
| TW (1) | TW522729B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3820891B2 (ja) * | 2001-02-07 | 2006-09-13 | セイコーエプソン株式会社 | 画像表示装置 |
| US7463256B2 (en) * | 2002-04-18 | 2008-12-09 | Gateway Inc. | Automatic phase adjustment for display |
| US7071996B2 (en) * | 2002-07-19 | 2006-07-04 | Sun Microsystems, Inc. | Synchronizing video formats with dissimilar timing |
| JP4525099B2 (ja) * | 2004-02-10 | 2010-08-18 | 船井電機株式会社 | 液晶表示装置 |
| US7456903B2 (en) * | 2004-10-05 | 2008-11-25 | Sanyo Electric Co., Ltd. | Video signal processing circuit |
| KR100780937B1 (ko) * | 2004-12-20 | 2007-12-03 | 삼성전자주식회사 | 영상 신호의 수평 동기 추출을 위한 디지털 처리 장치 및방법 |
| KR100688511B1 (ko) * | 2004-12-20 | 2007-03-02 | 삼성전자주식회사 | 영상 신호의 부반송파 추적을 위한 디지털 처리 장치 및방법 |
| US7502076B2 (en) * | 2005-04-28 | 2009-03-10 | Texas Instruments Incorporated | Method and apparatus for a digital display |
| JP4595709B2 (ja) * | 2005-06-27 | 2010-12-08 | 船井電機株式会社 | 映像処理装置 |
| JP5172081B2 (ja) * | 2005-08-24 | 2013-03-27 | シャープ株式会社 | 映像出力装置および映像信号生成装置 |
| US8319894B2 (en) * | 2006-02-09 | 2012-11-27 | Canon Kabushiki Kaisha | Display apparatus capable of discriminating the type of input signal from different signals |
| JP2008165037A (ja) * | 2006-12-28 | 2008-07-17 | Funai Electric Co Ltd | 表示装置 |
| US20090256829A1 (en) * | 2008-04-11 | 2009-10-15 | Bing Ouyang | System and Method for Detecting a Sampling Frequency of an Analog Video Signal |
| CN102905056B (zh) * | 2012-10-18 | 2015-09-02 | 利亚德光电股份有限公司 | 视频图像处理方法及装置 |
| JP6139147B2 (ja) * | 2013-01-25 | 2017-05-31 | 三菱電機株式会社 | 表示制御装置、表示制御方法、及び、プログラム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2892010B2 (ja) * | 1988-05-28 | 1999-05-17 | 株式会社東芝 | 表示制御方式 |
| JP3259627B2 (ja) * | 1996-03-06 | 2002-02-25 | 松下電器産業株式会社 | 走査線変換装置 |
| JPH09244586A (ja) | 1996-03-06 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 映像表示装置 |
| KR100205009B1 (ko) * | 1996-04-17 | 1999-06-15 | 윤종용 | 비디오신호 변환장치 및 그 장치를 구비한 표시장치 |
| JPH09294252A (ja) * | 1996-04-26 | 1997-11-11 | Sony Corp | サンプリング装置 |
| KR970071446A (ko) * | 1996-04-30 | 1997-11-07 | 김광호 | 엘. 씨. 디. (lcd) 모니터의 해상도 변환 장치 |
| KR19980014893A (ko) * | 1996-08-17 | 1998-05-25 | 구자홍 | 피씨(pc) 영상신호 변환장치 |
| US6348931B1 (en) * | 1997-06-10 | 2002-02-19 | Canon Kabushiki Kaisha | Display control device |
| JP3613725B2 (ja) * | 1999-04-12 | 2005-01-26 | 東京特殊電線株式会社 | サンプリング周波数・位相調整方法、サンプリング周波数・位相調整装置およびｌｃｄ装置 |
| JP2001100701A (ja) * | 1999-09-28 | 2001-04-13 | Nec Mitsubishi Denki Visual Systems Kk | 液晶表示装置 |
-
2000
- 2000-09-29 JP JP2000298658A patent/JP3781959B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-04 TW TW090113489A patent/TW522729B/zh not_active IP Right Cessation
- 2001-06-18 US US09/882,032 patent/US6704009B2/en not_active Expired - Fee Related
- 2001-06-19 KR KR10-2001-0034584A patent/KR100442002B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20020060671A1 (en) | 2002-05-23 |
| KR20020025652A (ko) | 2002-04-04 |
| US6704009B2 (en) | 2004-03-09 |
| TW522729B (en) | 2003-03-01 |
| JP2002108315A (ja) | 2002-04-10 |
| KR100442002B1 (ko) | 2004-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3781959B2 (ja) | 画像表示装置 | |
| JPH08307730A (ja) | 同期信号発生回路 | |
| JPH10319932A (ja) | ディスプレイ装置 | |
| JP3302202B2 (ja) | 表示制御装置 | |
| KR100935821B1 (ko) | 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법 | |
| US6879321B2 (en) | Display position control apparatus | |
| US10257439B2 (en) | Semiconductor device, video display system and video signal output method | |
| US6195087B1 (en) | Method and device for preventing the jumping phenomenon of an OSD display region on a monitor screen | |
| JP4449102B2 (ja) | 画像表示装置 | |
| JP3541628B2 (ja) | スーパーインポーズ装置 | |
| JP3523437B2 (ja) | 画像処理装置 | |
| JP3876794B2 (ja) | 垂直同期信号処理回路 | |
| JPH0944118A (ja) | インターフェイス回路 | |
| JP2714302B2 (ja) | 画素同期装置 | |
| JP3257490B2 (ja) | 同期保護回路及び方法 | |
| KR100907100B1 (ko) | 영상 수평 동기신호에 대한 도트 클록신호 발생장치 | |
| JP2002359753A (ja) | 映像表示装置および映像安定化方法 | |
| US20060285016A1 (en) | Osd insert circuit | |
| JP2003169229A (ja) | テレビジョン映像表示装置及び表示方法 | |
| JP2007281550A (ja) | 高逓倍型ｐｌｌ回路 | |
| JPH07226860A (ja) | Ｐｌｌ回路 | |
| JP2001036768A (ja) | 映像表示装置 | |
| JP2010119026A (ja) | 画像表示装置および画像表示装置の垂直同期制御方法 | |
| KR20030067363A (ko) | 영상처리 시스템의 영상 복호기 | |
| JPH09182042A (ja) | クロック位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060308 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140317 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |