JP2002108315A - 画像表示装置 - Google Patents

画像表示装置

Info

Publication number
JP2002108315A
JP2002108315A JP2000298658A JP2000298658A JP2002108315A JP 2002108315 A JP2002108315 A JP 2002108315A JP 2000298658 A JP2000298658 A JP 2000298658A JP 2000298658 A JP2000298658 A JP 2000298658A JP 2002108315 A JP2002108315 A JP 2002108315A
Authority
JP
Japan
Prior art keywords
video signal
signal
analog video
image display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000298658A
Other languages
English (en)
Other versions
JP3781959B2 (ja
Inventor
Miyuki Tachibana
みゆき 立花
Hiroki Iwataka
宏樹 岩高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp NEC Display Solutions Ltd
Original Assignee
NEC Mitsubishi Electric Visual Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Mitsubishi Electric Visual Systems Corp filed Critical NEC Mitsubishi Electric Visual Systems Corp
Priority to JP2000298658A priority Critical patent/JP3781959B2/ja
Priority to TW090113489A priority patent/TW522729B/zh
Priority to US09/882,032 priority patent/US6704009B2/en
Priority to KR10-2001-0034584A priority patent/KR100442002B1/ko
Publication of JP2002108315A publication Critical patent/JP2002108315A/ja
Application granted granted Critical
Publication of JP3781959B2 publication Critical patent/JP3781959B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Picture Signal Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【課題】 画素変換処理において画像に対して雑音を加
えることなく、ビートノイズの発生を抑止することの可
能な画像表示装置を提供する。 【解決手段】 入力アナログ映像信号の種類ごとにデー
タクロックの周波数をビートノイズの発生しにくい値
（入力アナログ映像信号のドットクロック周波数とデー
タクロック周波数とのうち一方が他方の整数倍またはこ
の近傍の値にならないような値）に予め設定しておき、
これを周波数対応リストとしてメモリＭＭに記憶してお
く。入力されたアナログ映像信号の種類に応じて、制御
ブロック４が、設定されたデータクロックの周波数を選
択してデータクロック発生ブロック６にデータクロック
Ｃdを発生させる。これにより、信号処理ブロック５で
の画素変換処理の際に画像に対して雑音を加えることな
く、ビートノイズの発生が抑止される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、アナログ入力の
映像信号をディジタル信号に変換して画素変換等の信号
処理をし、その信号を表示部へと送出するディジタル型
の画像表示装置に関する。
【０００２】
【従来の技術】例えば液晶パネルを使った画像表示装置
においては、液晶パネル部分たる表示部は、ディジタル
化された映像信号（ディジタル映像信号）を要求する。
このため、このようなディジタル型の画像表示装置に入
力される映像信号がアナログである場合、アナログ映像
信号はＡ／Ｄ（Analog to Digital）変換される必要が
ある。なお、ディジタル型の画像表示装置に入力される
アナログ映像信号の例としては、例えば、現在のパーソ
ナルコンピュータ等の映像出力信号が挙げられる。
【０００３】このＡ／Ｄ変換時に用いられるサンプリン
グクロックは、入力アナログ映像信号に含まれた、ある
いは入力アナログ映像信号から抽出されて別個に入力さ
れた、垂直同期信号および水平同期信号から生成され
る。なお通常、このサンプリングクロックの周波数は、
アナログ映像信号の１画素（ドット）の大きさを規定す
るドットクロック（パーソナルコンピュータ等がドット
列として映像信号を生成するときに用いた、ドットの周
期を規定するクロック）の周波数と一致させて生成され
る。
【０００４】そして、ディジタル信号に変換された映像
信号は、表示部に入力される前に、例えば画素変換や画
質調整等の信号処理を受ける。
【０００５】ここでいう画素変換とは、入力されるアナ
ログ映像信号の解像度（すなわち何ドット×何ライン）
と表示部の解像度とが一致しない場合に施される、画像
の拡大または縮小処理のことである。例えば、入力アナ
ログ映像信号の解像度が６４０ドット×４８０ラインで
あり、表示部の解像度が１０２４ドット×７６８ライン
である場合、水平方向に１０２４／６４０倍、垂直方向
に７６８／４８０倍の拡大処理（画素変換）が入力アナ
ログ映像信号に施され、表示部へと送出される。この結
果、１０２４ドット×７６８ラインの表示部の画面一杯
に画像が表示される。
【０００６】ただし、この画素変換の際に入力アナログ
映像信号のサンプリング時のサンプリングクロックをそ
のまま用いてディジタル映像信号を表示部へと送出する
と、６４０ドット×４８０ラインの画素分のデータしか
送出できない。よって、１０２４ドット×７６８ライン
の画素分のデータを表示部に送出できるように、表示部
の解像度に適した（すなわち画素変換処理後の解像度を
規定するための）、サンプリングクロックとは周波数の
異なるデータクロックを新たに発生させ、このデータク
ロックを用いてディジタル映像信号を表示部へと送出す
る必要がある。このようにディジタル型の画像表示装置
においては、映像信号処理の過程において周波数の異な
る２種類のクロック信号（サンプリングクロックとデー
タクロック）を使用する。
【０００７】さて、入力アナログ映像信号にはノイズが
重畳してしまうことがあるが、このノイズ内にデータク
ロックに同期する成分があると、ディジタル映像信号を
信号処理して表示部へと送出する際にこのノイズ成分を
もサンプリングしてしまい、表示画面上に縞模様等の妨
害、すなわち、いわゆるビートノイズ（規則的なノイ
ズ）が現れてしまう。上記のような周波数の異なる２種
類のクロック信号を１チップ内で近接して発生させるよ
うにすると、異なるクロックの周波数が互いに干渉しあ
いビート妨害が発生しやすい。
【０００８】勿論、一般的にはアナログ信号処理部（上
記の例ではＡ／Ｄ変換部）をディジタル信号処理部から
分離することにより対策が図られるが、ＩＣ（Integrat
ed Circuit）の高集積化に伴い、アナログ信号処理部と
ディジタル信号処理部とがひとつのＩＣの中で実現され
るようになってくると、上記したようなアナログ映像信
号処理部とディジタル信号処理部との分離が困難になっ
てくる。
【０００９】さて、ビートノイズの発生を抑止可能な画
像表示装置の一例として、特開平９−２４４５８６号公
報に記載された技術がある。その構成を図８に示す。図
８において、符号１０１は映像入力信号から同期信号を
分離する同期分離回路、符号１０２は第１の位相比較
器、符号１０３は第１のＬＰＦ（Low Pass Filter）、
符号１０４は第１のＶＣＯ（Voltage Controlled Oscil
lator）、符号１０５は第１のカウンタである。そし
て、第１の位相比較器１０２、第１のＬＰＦ１０３、第
１のＶＣＯ１０４、および第１のカウンタ１０５は、第
１のＰＬＬ（PhaseLocked Loop）１０６を構成する。
【００１０】また、符号１０７は、画像の拡大または縮
小を行うピクセル変換回路である。そして、符号１０８
は第２の位相比較器、符号１０９は加算器、符号１１０
は第２のＬＰＦ、符号１１１は第２のＶＣＯ、符号１１
２は第２のカウンタである。そして、第２の位相比較器
１０８、加算器１０９、第２のＬＰＦ１１０、第２のＶ
ＣＯ１１１、および第２のカウンタ１１２は、第２のＰ
ＬＬ１１３を構成する。
【００１１】また、符号１１４は第２のＰＬＬ１１３か
らのクロック出力を受けて各種タイミングを発生させる
タイミング発生回路、符号１１５は水平同期信号を分周
する第１の分周器、符号１１６は垂直同期信号を分周す
る第２の分周器、符号１１７は第１および第２の分周器
１１５，１１６からの出力の排他的論理和を演算する排
他的論理和ゲートである。
【００１２】さて、この技術によれば、外部より入力さ
れるコンポジット映像入力信号はピクセル変換回路１０
７に入力され、ピクセル変換回路１０７は、第１のＰＬ
Ｌ１０６からのクロック（第１のＶＣＯ１０４からの出
力であり、上記のサンプリングクロックに相当する）と
第２のＰＬＬ１１３からのクロック（第２のＶＣＯ１１
１からの出力であり、上記のデータクロックに相当す
る）とを用いて、映像入力信号の拡大または縮小の処理
を行う。
【００１３】そして、後段のクロックを発生する第２の
ＰＬＬ１１３のＶＣＯ制御の電圧に、水平周期と垂直周
期の排他的論理和であるトグル周期ごとに特定の量の電
圧を付加することで映像信号に変調を加え、すなわち、
ビート妨害が現れやすい画像に対して雑音を加え、規則
的な妨害を目立たなくしている。
【００１４】
【発明が解決しようとする課題】しかし、上記のような
手法では画像に対して雑音を加えているため、画像に位
相ずれ（ジッタ）等の他の悪影響を及ぼしやすいという
問題があった。
【００１５】そこで、この発明の課題は、画像に対して
雑音を加えることなく、ビートノイズの発生を抑止する
ことの可能な画像表示装置を提供することにある。
【００１６】
【課題を解決するための手段】請求項１に記載の発明
は、アナログ映像信号が入力され、サンプリングクロッ
クを用いて前記アナログ映像信号をサンプリングし、第
１のディジタル映像信号に変換するＡ／Ｄ変換部と、画
素変換処理後の解像度を規定するためのデータクロック
を用いて、前記第１のディジタル映像信号に対して画素
変換処理を行って第２のディジタル映像信号を生成する
信号処理部と、前記第２のディジタル映像信号を受けて
画像を表示する表示部と、前記サンプリングクロックの
生成および前記データクロックの生成を制御する制御部
とを備え、前記データクロックの周波数は前記アナログ
映像信号の種類ごとに予め設定されており、前記制御部
は、前記データクロックの生成の制御に際し、前記設定
に基づいて前記データクロックの周波数を選択する画像
表示装置である。
【００１７】請求項２に記載の発明は、請求項１に記載
の画像表示装置であって、前記アナログ映像信号はドッ
ト列として入力され、前記アナログ映像信号の前記ドッ
ト列の周期を規定するドットクロックの周波数と前記デ
ータクロックの周波数とは、一方が他方の整数倍となら
ないように設定された画像表示装置である。
【００１８】請求項３に記載の発明は、請求項１に記載
の画像表示装置であって、前記アナログ映像信号または
前記アナログ映像信号の同期信号が一定期間、同一画像
の信号であり続けた場合に初めて、前記制御部は前記選
択を実行する画像表示装置である。
【００１９】請求項４に記載の発明は、請求項１に記載
の画像表示装置であって、書き込み可能な記憶装置をさ
らに備え、前記アナログ映像信号または前記アナログ映
像信号の同期信号が一定期間、同一画像の信号であり続
けた場合に、前記制御部が基づくべき前記設定の情報が
前記記憶装置に記憶され、前記画像表示装置を再び作動
させる際に初めて、前記情報に基づいて前記制御部が前
記選択を実行する画像表示装置である。
【００２０】請求項５に記載の発明は、請求項４に記載
の画像表示装置であって、前記記憶装置にすでに前記制
御部が基づくべき前記設定の情報が記憶されている場合
には、前記アナログ映像信号または前記同期信号が一定
期間、同一画像の信号であり続けるごとに、前記設定の
情報が前記記憶装置に更新して記憶される画像表示装置
である。
【００２１】請求項６に記載の発明は、請求項４に記載
の画像表示装置であって、前記記憶装置にすでに前記制
御部が基づくべき前記設定の情報が記憶されている場合
には、前記アナログ映像信号または前記同期信号が一定
期間、同一画像の信号であり続けるごとに、前記設定の
新しい情報とすでに記憶されている前記情報とが比較さ
れ、両者が異なっておれば前記記憶装置に更新して記憶
される画像表示装置である。
【００２２】請求項７に記載の発明は、請求項１に記載
の画像表示装置であって、前記アナログ映像信号の同期
信号が入力され、前記同期信号から前記アナログ映像信
号の種類を識別し、その識別結果を前記制御部へと送出
する入力信号識別部をさらに備え、前記制御部は前記識
別結果を用いて前記選択を実行する画像表示装置であ
る。
【００２３】請求項８に記載の発明は、請求項７に記載
の画像表示装置であって、前記入力信号識別部はさら
に、前記同期信号から前記アナログ映像信号の解像度を
推定し、前記解像度の情報も合わせ用いて前記アナログ
映像信号の種類を識別する画像表示装置である。
【００２４】請求項９に記載の発明は、請求項１に記載
の画像表示装置であって、記憶装置をさらに備え、前記
アナログ映像信号の種類ごとに予め設定された前記デー
タクロックの周波数の情報は、周波数対応リストとして
前記記憶装置に記憶された画像表示装置である。
【００２５】請求項１０に記載の発明は、請求項１に記
載の画像表示装置であって、前記アナログ映像信号の種
類ごとの前記データクロックの周波数の設定にかかわら
ず、前記周波数を任意に設定可能な画像表示装置であ
る。
【００２６】
【発明の実施の形態】＜実施の形態１＞本実施の形態
は、入力アナログ映像信号の種類ごとにデータクロック
の周波数をビートノイズの発生しにくい値に予め設定し
ておき、これを周波数対応リストとして記憶し、入力さ
れたアナログ映像信号の種類に応じて、設定された周波
数を選択することで、画像に対して雑音を加えることな
くビートノイズの発生を抑止することの可能な画像表示
装置を実現するものである。
【００２７】図１はこの発明の実施の形態１に係る画像
表示装置を示す図である。図１において、符号１はドッ
ト列として入力された入力アナログ映像信号Ｓinをディ
ジタル映像信号Ｓadに変換するＡ／Ｄ変換ブロック、符
号２はサンプリングクロックＣsを発生させるサンプリ
ングクロック発生ブロック、符号３は入力アナログ映像
信号Ｓinの種類（ＶＧＡやＸＧＡ等の種別）を識別する
ための入力信号識別ブロック、符号４はサンプリングク
ロックＣsおよびデータクロックＣdの生成を制御する制
御情報ＳcsおよびＳcdを出力する制御ブロック、符号５
はディジタル映像信号Ｓadに対し画素変換処理等の信号
処理を行ってディジタル映像信号Ｓoutとして出力する
信号処理ブロック、符号６は画素変換処理後の解像度を
規定するためのデータクロックＣdを発生させるデータ
クロック発生ブロック、符号７は例えば液晶パネル部分
等の表示部である。
【００２８】以下に、この画像表示装置の動作について
説明する。まず、入力アナログ映像信号Ｓinは、Ａ／Ｄ
変換ブロック１に入力されてサンプリングされ、ディジ
タル映像信号Ｓadに変換される。
【００２９】このＡ／Ｄ変換に際して用いられるサンプ
リングクロックＣsは以下のようにして生成される。す
なわち、入力アナログ映像信号Ｓinとともに入力される
入力アナログ映像信号Ｓinの同期信号Ｓsy（水平および
垂直同期信号）から、入力信号識別ブロック３がその極
性を判別して水平および垂直同期信号の各周波数を計測
する。そして、その結果に基づいて入力アナログ映像信
号の種類を識別し、識別結果の情報を信号Ｓdsとして出
力する。そして、その信号Ｓdsに基づき、制御ブロック
４が、サンプリングクロック発生ブロック２を制御情報
Ｓcsによって制御する。そして、サンプリングクロック
発生ブロック２は制御情報Ｓcsを受けて、図２に示すよ
うな、アナログ映像信号のドットクロックの周波数と一
致した周波数のサンプリングクロックＣsを生成するの
である（なお、図２においてはドットクロックの位相と
サンプリングクロックの位相とが１８０度ずれている場
合を示しているが、一例であってこれに限られるもので
はない）。
【００３０】次に、制御ブロック４は、入力アナログ映
像信号Ｓinの識別結果に基づいて、サンプリングクロッ
クＣsに対してビートノイズが発生しにくくなるようデ
ータクロックＣdの周波数を決定し、データクロック発
生ブロック６を制御情報Ｓcdによって制御する。そし
て、データクロック発生ブロック６は制御情報Ｓcdを受
けて、図２に示すようなデータクロックＣdを生成する
（なお、図２においてはデータクロックの周波数がサン
プリングクロックの周波数の倍となる場合を示している
が、一例であってこれに限られるものではない）。な
お、「ビートノイズの発生しにくいデータクロックＣd
の周波数」については後述する。
【００３１】そして、データクロックＣdは信号処理ブ
ロック５に与えられ、信号処理ブロック５においてディ
ジタル映像信号Ｓadは、画素変換処理やその他の画質調
整等の信号処理を受ける。そして、信号処理後のディジ
タル映像信号Ｓoutが、信号処理ブロック５から表示部
７に向けて出力され、表示部７において画像が表示され
る。
【００３２】さて、ビートノイズは、データクロックＣ
dの周波数およびアナログ映像信号Ｓinのドット列の周
期を規定するドットクロックの周波数（これはサンプリ
ングクロックＣsの周波数に一致している）のうち、一
方が他方の整数倍となる場合に、またはそれに近い場合
に顕著となりやすい。よって、データクロックＣdを発
生させる際には、この条件を満たさないような周波数を
選択すべきである。
【００３３】この場合、入力されるアナログ映像信号Ｓ
inの種類とそのアナログ映像信号の種類ごとに対して使
用すべきデータクロックＣdの適する周波数とを実験や
シミュレーションを行って求め、予め、その対応関係を
設定しておき、周波数対応リストとして制御ブロック４
内のメモリＭＭに保存しておけばよい。そして、制御ブ
ロック４はこの周波数対応リストを参照しながら、入力
されたアナログ映像信号の種類に応じて、使用するデー
タクロックＣdの周波数を選択するようにしておく。こ
のようにすれば、制御ブロック４が周波数対応リストを
参照することで的確にアナログ映像信号の種類に応じた
データクロック周波数を選択できる。
【００３４】このような周波数対応リストの例を以下の
表１に示す。
【００３５】
【表１】
【００３６】表１は、データクロックの値として３２．
５ＭＨｚ、３５ＭＨｚ、３７．５ＭＨｚの３つのうちい
ずれかの値を用いる場合を示している。例えば、ドット
クロック周波数が６５ＭＨｚの「ＸＧＡ６０」という入
力映像信号に対しては、そのデータクロックの周波数は
３５ＭＨｚと設定されている。上述の通りここでは、ド
ットクロックの周波数がデータクロックの周波数の倍と
なってしまう３２．５ＭＨｚは採用されていない。
【００３７】なお、上述のデータクロックＣdの周波数
の選択の過程をまとめて示したのが、図３のフローチャ
ートである。まず、入力信号識別ブロック３が水平およ
び垂直同期信号の各周波数を計測し、各同期信号の極性
を判別する（ステップＳ０２）。次に、入力信号識別ブ
ロック３が入力アナログ映像信号の種類を識別し、その
結果を信号Ｓdsとして出力する（ステップＳ０３）。そ
して、信号Ｓdsを受けた制御ブロック４が、周波数対応
リストを参照しながら、入力されたアナログ映像信号の
種類に応じて、使用するデータクロックＣdの周波数を
選択し（ステップＳ０４）、データクロック発生ブロッ
ク６を制御情報Ｓcdによって制御する。そして、データ
クロック発生ブロック６は制御情報Ｓcdを受けて、デー
タクロックＣdを生成する（ステップＳ０５）。
【００３８】本実施の形態に係る画像表示装置によれ
ば、データクロックＣdの周波数がアナログ映像信号Ｓ
inの種類ごとに予め設定されており、制御ブロック４
は、データクロックＣdの生成の制御に際し、入力され
たアナログ映像信号Ｓinの種類に応じて、設定された周
波数を選択するので、ビートノイズの発生しにくいデー
タクロック周波数をアナログ映像信号の種類ごとに予め
設定しておくことで、画像に対して雑音を加えることな
く、ビートノイズの発生を抑止することの可能な画像表
示装置が得られる。また、アナログ映像信号Ｓinのドッ
トクロックの周波数とデータクロックＣdの周波数と
が、一方が他方の整数倍とならないように、またはその
近傍の値とならないように設定されているので、ビート
ノイズがより発生しにくい。
【００３９】なお、本実施の形態においては、表示部７
の一例として液晶パネルを挙げたが、当該表示部は、例
えばプラズマディスプレイパネル（ＰＤＰ）のパネル部
分であってもよく、また、Light Emitting Diode（ＬＥ
Ｄ）ディスプレイのパネル部分であってもよい。
【００４０】＜実施の形態２＞本実施の形態は、実施の
形態１に係る画像表示装置の変形例である。本実施の形
態においては、予め設定された時間の間、入力アナログ
映像信号Ｓinまたは入力同期信号Ｓsyの変化がない場合
に限り、データクロックＣdの周波数の切り替え処理を
行う。すなわち、入力アナログ映像信号Ｓinまたは入力
同期信号Ｓsyが一定期間、同一画像の信号であり続けた
場合に初めて、アナログ映像信号Ｓinの種類に応じたデ
ータクロックＣdの周波数が選択される。
【００４１】例えばパーソナルコンピュータの起動時の
ように、入力アナログ映像信号Ｓinまたは入力同期信号
Ｓsyの種類が極めて短時間の間に切り替わる場合があ
る。このとき、制御ブロック４の処理速度が充分ではな
くデータクロックＣdの周波数の切り替え処理に要する
時間がかかりすぎて、入力アナログ映像信号Ｓinまたは
入力同期信号Ｓsyの切り替えに追い着かないことがあ
る。このように、短時間で切り替わる入力アナログ映像
信号または入力同期信号に対応させてデータクロック切
り替え処理を行おうとすると間に合わない場合、表示画
面が乱れたり、あるいは乱れた画面を見せないための黒
表示のままになったりしてしまう。これを防ぐため、本
実施の形態では、上述のように、予め設定された一定期
間、入力アナログ映像信号または入力同期信号の変化が
ない場合に限り、データクロックの周波数の切り替え処
理を行うのである。
【００４２】なお、本実施の形態のデータクロックの周
波数の切り替え処理の過程を示したのが、図４のフロー
チャートである。まず、入力信号識別ブロック３により
入力アナログ映像信号の種類が識別される（ステップＳ
１２）。次に、例えば制御ブロック４にタイマー機能を
設けておくことで、予め設定された一定期間の間に入力
同期信号Ｓsyに変化があるかどうか、入力信号識別ブロ
ック３および制御ブロック４により監視する（ステップ
Ｓ１３）。一定期間の間に入力同期信号Ｓsyに変化がな
ければ、制御ブロック４は周波数対応リストから対応す
るデータクロック周波数を読み出してデータクロックの
周波数の切り替え処理を行う（ステップＳ１４）。ま
た、変化があれば、再びステップＳ１２に戻り入力アナ
ログ映像信号の種類の識別を行う。
【００４３】本実施の形態に係る画像表示装置によれ
ば、入力アナログ映像信号Ｓinまたは入力同期信号Ｓsy
が一定期間、同一画像の信号であり続けた場合に初め
て、アナログ映像信号の種類に応じた周波数が選択され
るので、例えばパーソナルコンピュータの起動時のよう
に極めて短時間で入力信号が切り替わる場合において、
表示画面が乱れたり、あるいは乱れた画面を見せないた
めの黒画面表示のままになったりすることを防ぐことが
できる。
【００４４】＜実施の形態３＞本実施の形態は、実施の
形態２に係る画像表示装置の変形例である。本実施の形
態においては、入力アナログ映像信号Ｓinまたは入力同
期信号Ｓsyが一定期間、同一画像の信号であり続けた後
すぐにアナログ映像信号の種類に応じた周波数が選択さ
れるのではなく、一旦、その周波数の情報をメモリ内に
記憶させておく。そして、ユーザーが画像表示装置を再
び作動させるとき（画像表示装置を再起動したときや、
一旦、使用を終了して次に画像表示装置の電源をＯＮに
したとき）に初めて、データクロック周波数を記憶され
た値に設定する。
【００４５】実施の形態２においては、予め設定された
一定期間、入力信号が変化しなかったと判断した時点に
おいてデータクロック周波数の切り替えを実施する例を
述べたが、この時点においては、画像表示装置はユーザ
ーに使用されている可能性が高い。
【００４６】一方、データクロック周波数の切り替え処
理は表示画面の乱れを生じさせる。このため、ユーザー
がデータクロックの切り替え処理を実施するときには表
示画面の乱れを見ることになり、ユーザーに対して不快
感を与えてしまうことになる。またあるいは、表示画面
の乱れにより画像表示装置が故障したものとの誤解をユ
ーザーに対して与えてしまう可能性もある。
【００４７】そこで、本実施の形態では、一定期間、入
力アナログ映像信号または入力同期信号が変化しなかっ
たと判断した場合でも直ちにデータクロックの変更処理
を行うことはしない。
【００４８】図５は、本実施の形態に係る画像表示装置
のデータクロックの周波数の切り替え処理の過程を示し
たフローチャートである。
【００４９】まず、入力信号識別ブロック３により入力
アナログ映像信号の種類が識別される（ステップＳ２
２）。次に、例えば制御ブロック４にタイマー機能を設
けておくことで、予め設定された一定期間の間に入力同
期信号Ｓsyに変化があるかどうか、入力信号識別ブロッ
ク３および制御ブロック４により監視する（ステップＳ
２３）。
【００５０】一定期間の間に入力同期信号Ｓsyに変化が
なければ、制御ブロック４は、この入力アナログ映像信
号をユーザーが主として使用する信号であると判断し、
この入力アナログ映像信号に対応するデータクロックの
周波数の情報を周波数対応リストから読み出して、一
旦、メモリＭＭに記憶する（ステップＳ２４）。なお、
メモリＭＭには不揮発性メモリなどを採用して、書き込
み可能な領域を設けるようにしておけばよい。そして、
画像表示装置を再び作動させるときに、データクロック
周波数の切り替え処理を行う（ステップＳ２５）。ま
た、変化があれば、再びステップＳ２２に戻り入力アナ
ログ映像信号の種類の識別を行う。
【００５１】本実施の形態に係る画像表示装置によれ
ば、アナログ映像信号または入力同期信号が一定期間、
同一画像の信号であり続けた場合に、アナログ映像信号
の種類に応じた周波数の情報が記憶装置に記憶され、画
像表示装置を再び作動させる際に初めて、記憶された周
波数が選択されるので、画像表示装置のユーザーがデー
タクロックの切り替え処理を実施しても、その時点でユ
ーザーに対して表示画面の乱れを見せることがない。よ
って、ユーザーに対して不快感や、画像表示装置の故障
の誤解を与えにくい。
【００５２】なお、ユーザーが、画像表示装置を使用中
に入力アナログ映像信号の種類を切り替える場合があ
る。例えば、入力アナログ映像信号がパーソナルコンピ
ュータからの映像出力である場合に、ＶＧＡモードから
ＸＧＡモードに変更する場合などである。
【００５３】そのため、一定期間変化しない入力アナロ
グ映像信号または入力同期信号が複数種類生じる場合も
あり得る。その場合、制御ブロック４は、既に記憶され
ている周波数を更新して新しい方の入力アナログ映像信
号または入力同期信号に対応するデータクロックの周波
数を新たに記憶すればよい。
【００５４】このデータクロックの周波数の更新につい
ては、既に記憶されている周波数と同じか否かに拘わら
ず一定期間、同一の入力信号が継続して入力されたと判
断する毎に更新してもよいし、既に記憶されている周波
数と新しい方の周波数とを比較して両者が異なっていた
ときのみ更新してもよい。いずれの場合も、画像表示装
置のユーザーが新たにアナログ映像信号の種類を切り替
えた場合に、データクロック周波数を最新の設定にする
ことができる。
【００５５】なお、上記においてはメモリＭＭに記憶さ
れるのはデータクロックの周波数の情報であるとした
が、他にも例えば入力アナログ映像信号または入力同期
信号の種類の情報を記憶させておいてもよい。その場合
は、画像表示装置を再び作動させたときに、制御ブロッ
ク４がメモリＭＭに記憶された入力アナログ映像信号の
種類の情報を読み出し、周波数対応リストに基づいてデ
ータクロック周波数の選択を実行するようにすればよ
い。すなわち、メモリＭＭに記憶されるのは、制御ブロ
ック４が基づくべき周波数対応リストに関する情報であ
ればよい。
【００５６】＜実施の形態４＞本実施の形態も、実施の
形態１に係る画像表示装置の変形例である。本実施の形
態においては、同期信号だけでなく解像度を合わせ用い
てアナログ映像信号の種類を識別する。
【００５７】実施の形態１においては、入力信号識別ブ
ロック３が垂直および水平同期信号からアナログ映像信
号の種類を識別し、その識別結果を制御ブロックへと送
出することで、制御ブロックはアナログ映像信号の種類
に応じたデータクロック周波数を選択していた。表１内
の垂直および水平同期周波数に示すように、入力映像信
号同士の間では通常、垂直および水平同期周波数の少な
くとも一方が異なっており、同期周波数を計測すれば、
アナログ映像信号の種類を的確に識別でき、その結果、
制御ブロック４はその識別結果を用いて的確にアナログ
映像信号の種類に応じた周波数を選択できる。
【００５８】しかし、入力映像信号同士で垂直および水
平同期周波数の両方が同じとなる場合も考えられる。そ
こで、本実施の形態においては解像度を合わせ用いてア
ナログ映像信号の種類を識別するのである。
【００５９】図６は、本実施の形態に係る画像表示装置
においてデータクロックＣdの周波数が選択される過程
を示したフローチャートである。まず、入力信号識別ブ
ロック３が水平および垂直同期信号の各周波数を計測
し、各同期信号の極性を判別する。そしてさらに、入力
信号識別ブロック３は、入力された映像領域を認識して
水平および垂直同期信号の各周波数と映像領域との関係
から解像度の推定を行う（ステップＳ３２）。次に、入
力信号識別ブロック３が、計測した同期周波数と推定し
た解像度の情報とから入力アナログ映像信号の種類を識
別し、その結果を信号Ｓdsとして出力する（ステップＳ
３３）。なお、識別に際しては、例えば水平同期周波数
と水平解像度とを用いて行う、垂直同期周波数と水平お
よび垂直解像度とを用いて行う、など適宜、同期周波数
および解像度の水平、垂直を組み合わせて行えばよい。
そうすれば、同期周波数および解像度が同じで識別が困
難となる可能性が少ない。
【００６０】そして、信号Ｓdsを受けた制御ブロック４
が、周波数対応リストを参照しながら、入力されたアナ
ログ映像信号の種類に応じて、使用するデータクロック
Ｃdの周波数を選択し（ステップＳ３４）、データクロ
ック発生ブロック６を制御情報Ｓcdによって制御する。
そして、データクロック発生ブロック６は制御情報Ｓ cd
を受けて、データクロックＣdを生成する（ステップＳ
３５）。
【００６１】本実施の形態に係る画像表示装置によれ
ば、入力信号識別ブロック３がさらに、同期信号からア
ナログ映像信号の解像度を推定し、解像度の情報も合わ
せ用いてアナログ映像信号の種類を識別するので、的確
にアナログ映像信号の種類に応じた周波数を選択でき
る。
【００６２】＜実施の形態５＞本実施の形態も、実施の
形態１に係る画像表示装置の変形例である。本実施の形
態においては、データクロックの周波数を外部から任意
に設定出来るようにする。
【００６３】図７は、本実施の形態に係る画像表示装置
を示す図である。なお、図７では実施の形態１にかかる
画像表示装置と同様の要素については同一符号を付して
いる。図７に示す通り、本実施の形態の画像表示装置に
おいては、実施の形態１にかかる画像表示装置の構成に
加え、データクロック発生ブロック６にデータクロック
設定値として信号Ｓseを与えることができるようにして
いる。データクロック発生ブロック６は、信号Ｓseを受
けたときには、周波数対応リスト内のアナログ映像信号
の種類ごとのデータクロックの周波数の設定にかかわら
ず、ユーザーの設定する任意の周波数のデータクロック
を発生させる。
【００６４】このようにデータクロックの周波数を外部
から任意に設定出来るようにすれば、ユーザーが画像と
ビートノイズの状態とを確認しながら、最適な状態にデ
ータクロックの周波数を設定することができる。
【００６５】
【発明の効果】請求項１に記載の発明によれば、データ
クロックの周波数がアナログ映像信号の種類ごとに予め
設定されており、制御部は、データクロックの生成の制
御に際し、その設定に基づいて周波数を選択するので、
ビートノイズの発生しにくいデータクロック周波数をア
ナログ映像信号の種類ごとに予め設定しておくことで、
画像に対して雑音を加えることなく、ビートノイズの発
生を抑止することの可能な画像表示装置が得られる。
【００６６】請求項２に記載の発明によれば、ドットク
ロックの周波数とデータクロックの周波数とが、一方が
他方の整数倍とならないように設定されているので、ビ
ートノイズがより発生しにくい。
【００６７】請求項３に記載の発明によれば、アナログ
映像信号またはアナログ映像信号の同期信号が一定期
間、同一画像の信号であり続けた場合に初めて、制御部
は選択を実行するので、例えばパーソナルコンピュータ
の起動時のように極めて短時間で入力信号が切り替わる
場合において、表示画面が乱れたり、あるいは乱れた画
面を見せないための黒画面表示のままになったりするこ
とを防ぐことができる。
【００６８】請求項４に記載の発明によれば、アナログ
映像信号またはアナログ映像信号の同期信号が一定期
間、同一画像の信号であり続けた場合に、制御部が基づ
くべき設定の情報が記憶装置に記憶され、画像表示装置
を再び作動させる際に初めて、その情報に基づいて制御
部が選択を実行するので、画像表示装置のユーザーがデ
ータクロックの切り替え処理を実施しても、その時点で
ユーザーに対して表示画面の乱れを見せることがない。
よって、ユーザーに対して不快感や、画像表示装置の故
障の誤解を与えにくい。
【００６９】請求項５に記載の発明によれば、記憶装置
にすでに制御部が基づくべき設定の情報が記憶されてい
る場合には、アナログ映像信号または同期信号が一定期
間、同一画像の信号であり続けるごとに、その設定の情
報が記憶装置に更新して記憶されるので、画像表示装置
のユーザーが新たにアナログ映像信号の種類を切り替え
た場合に、データクロック周波数を最新の設定にするこ
とができる。
【００７０】請求項６に記載の発明によれば、記憶装置
にすでに制御部が基づくべき設定の情報が記憶されてい
る場合には、アナログ映像信号または同期信号が一定期
間、同一画像の信号であり続けるごとに、設定の新しい
情報とすでに記憶されている情報とが比較され、両者が
異なっておれば記憶装置に更新して記憶されるので、画
像表示装置のユーザーが新たにアナログ映像信号の種類
を切り替えた場合に、データクロック周波数を最新の設
定にすることができる。
【００７１】請求項７に記載の発明によれば、入力信号
識別部が同期信号からアナログ映像信号の種類を識別
し、制御部はその識別結果を用いて選択を実行するの
で、的確にアナログ映像信号の種類に応じた周波数を選
択できる。
【００７２】請求項８に記載の発明によれば、入力信号
識別部はさらに、同期信号からアナログ映像信号の解像
度を推定し、解像度の情報も合わせ用いてアナログ映像
信号の種類を識別するので、的確にアナログ映像信号の
種類に応じた周波数を選択できる。
【００７３】請求項９に記載の発明によれば、アナログ
映像信号の種類ごとに予め設定されたデータクロックの
周波数の情報が、周波数対応リストとして記憶装置に記
憶されているので、制御部が周波数対応リストを参照す
ることで的確にアナログ映像信号の種類に応じた周波数
を選択できる。
【００７４】請求項１０に記載の発明によれば、アナロ
グ映像信号の種類ごとのデータクロックの周波数の設定
にかかわらず、周波数を任意に設定可能であるので、画
像表示装置のユーザーが、画像とビートノイズの状態と
を確認しながら、データクロックの周波数を最適な状態
に設定することができる。
【図面の簡単な説明】
【図１】 実施の形態１に係る画像表示装置を示す図で
ある。
【図２】 アナログ映像信号、ドットクロック、サンプ
リングクロックおよびデータクロックの関係を示す図で
ある。
【図３】 実施の形態１に係る画像表示装置においてデ
ータクロックの周波数が選択される過程を示すフローチ
ャートである。
【図４】 実施の形態２に係る画像表示装置においてデ
ータクロックの周波数の切り替え処理が行われる過程を
示すフローチャートである。
【図５】 実施の形態３に係る画像表示装置においてデ
ータクロックの周波数の切り替え処理が行われる過程を
示すフローチャートである。
【図６】 実施の形態４に係る画像表示装置においてデ
ータクロックの周波数が選択される過程を示すフローチ
ャートである。
【図７】 実施の形態５に係る画像表示装置を示す図で
ある。
【図８】 従来の画像表示装置を示す図である。
【符号の説明】
１ Ａ／Ｄ変換ブロック、２ サンプリングクロック発
生ブロック、３ 入力信号識別ブロック、４ 制御ブロ
ック、５ 信号処理ブロック、６ データクロック発生
ブロック、７ 表示部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６５０ Ｇ０９Ｇ 3/36 3/36 Ｈ０４Ｎ 5/14 Ｚ Ｈ０４Ｎ 5/14 5/66 Ｃ 5/66 Ｇ０９Ｇ 5/00 ５２０Ｗ (72)発明者 岩高 宏樹 兵庫県神戸市兵庫区浜山通６丁目１番２号 三菱電機コントロールソフトウエア株式 会社内 Ｆターム(参考） 5C006 AA01 AB01 AF13 AF23 AF46 AF47 AF51 AF53 AF61 AF72 AF81 BB11 BC16 BF01 BF11 FA22 FA31 5C021 PA28 PA80 PA85 SA02 SA03 SA08 YA03 YC01 YC10 ZA01 5C058 AA06 BA12 BA33 BB04 BB10 BB14 5C080 AA05 AA07 AA10 BB05 DD05 DD12 EE17 GG07 GG08 JJ02 JJ04 JJ07 5C082 AA01 AA02 BA12 BB53 BC03 BC16 BD02 CA33 CA34 CA81 CA84 CA85 DA73 DA76 MM10

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 アナログ映像信号が入力され、サンプリ
    ングクロックを用いて前記アナログ映像信号をサンプリ
    ングし、第１のディジタル映像信号に変換するＡ／Ｄ変
    換部と、 画素変換処理後の解像度を規定するためのデータクロッ
    クを用いて、前記第１のディジタル映像信号に対して画
    素変換処理を行って第２のディジタル映像信号を生成す
    る信号処理部と、 前記第２のディジタル映像信号を受けて画像を表示する
    表示部と、 前記サンプリングクロックの生成および前記データクロ
    ックの生成を制御する制御部とを備え、 前記データクロックの周波数は前記アナログ映像信号の
    種類ごとに予め設定されており、 前記制御部は、前記データクロックの生成の制御に際
    し、前記設定に基づいて前記データクロックの周波数を
    選択する画像表示装置。
  2. 【請求項２】 請求項１に記載の画像表示装置であっ
    て、 前記アナログ映像信号はドット列として入力され、 前記アナログ映像信号の前記ドット列の周期を規定する
    ドットクロックの周波数と前記データクロックの周波数
    とは、一方が他方の整数倍とならないように設定された
    画像表示装置。
  3. 【請求項３】 請求項１に記載の画像表示装置であっ
    て、 前記アナログ映像信号または前記アナログ映像信号の同
    期信号が一定期間、同一画像の信号であり続けた場合に
    初めて、前記制御部は前記選択を実行する画像表示装
    置。
  4. 【請求項４】 請求項１に記載の画像表示装置であっ
    て、 書き込み可能な記憶装置をさらに備え、 前記アナログ映像信号または前記アナログ映像信号の同
    期信号が一定期間、同一画像の信号であり続けた場合
    に、前記制御部が基づくべき前記設定の情報が前記記憶
    装置に記憶され、 前記画像表示装置を再び作動させる際に初めて、前記情
    報に基づいて前記制御部が前記選択を実行する画像表示
    装置。
  5. 【請求項５】 請求項４に記載の画像表示装置であっ
    て、 前記記憶装置にすでに前記制御部が基づくべき前記設定
    の情報が記憶されている場合には、前記アナログ映像信
    号または前記同期信号が一定期間、同一画像の信号であ
    り続けるごとに、前記設定の情報が前記記憶装置に更新
    して記憶される画像表示装置。
  6. 【請求項６】 請求項４に記載の画像表示装置であっ
    て、 前記記憶装置にすでに前記制御部が基づくべき前記設定
    の情報が記憶されている場合には、前記アナログ映像信
    号または前記同期信号が一定期間、同一画像の信号であ
    り続けるごとに、前記設定の新しい情報とすでに記憶さ
    れている前記情報とが比較され、両者が異なっておれば
    前記記憶装置に更新して記憶される画像表示装置。
  7. 【請求項７】 請求項１に記載の画像表示装置であっ
    て、 前記アナログ映像信号の同期信号が入力され、前記同期
    信号から前記アナログ映像信号の種類を識別し、その識
    別結果を前記制御部へと送出する入力信号識別部をさら
    に備え、 前記制御部は前記識別結果を用いて前記選択を実行する
    画像表示装置。
  8. 【請求項８】 請求項７に記載の画像表示装置であっ
    て、 前記入力信号識別部はさらに、前記同期信号から前記ア
    ナログ映像信号の解像度を推定し、 前記解像度の情報も合わせ用いて前記アナログ映像信号
    の種類を識別する画像表示装置。
  9. 【請求項９】 請求項１に記載の画像表示装置であっ
    て、 記憶装置をさらに備え、 前記アナログ映像信号の種類ごとに予め設定された前記
    データクロックの周波数の情報は、周波数対応リストと
    して前記記憶装置に記憶された画像表示装置。
  10. 【請求項１０】 請求項１に記載の画像表示装置であっ
    て、 前記アナログ映像信号の種類ごとの前記データクロック
    の周波数の設定にかかわらず、前記周波数を任意に設定
    可能な画像表示装置。
JP2000298658A 2000-09-29 2000-09-29 画像表示装置 Expired - Fee Related JP3781959B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000298658A JP3781959B2 (ja) 2000-09-29 2000-09-29 画像表示装置
TW090113489A TW522729B (en) 2000-09-29 2001-06-04 Image display
US09/882,032 US6704009B2 (en) 2000-09-29 2001-06-18 Image display
KR10-2001-0034584A KR100442002B1 (ko) 2000-09-29 2001-06-19 화상표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000298658A JP3781959B2 (ja) 2000-09-29 2000-09-29 画像表示装置

Publications (2)

Publication Number Publication Date
JP2002108315A true JP2002108315A (ja) 2002-04-10
JP3781959B2 JP3781959B2 (ja) 2006-06-07

Family

ID=18780592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000298658A Expired - Fee Related JP3781959B2 (ja) 2000-09-29 2000-09-29 画像表示装置

Country Status (4)

Country Link
US (1) US6704009B2 (ja)
JP (1) JP3781959B2 (ja)
KR (1) KR100442002B1 (ja)
TW (1) TW522729B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005227307A (ja) * 2004-02-10 2005-08-25 Funai Electric Co Ltd 液晶表示装置
JP2007057798A (ja) * 2005-08-24 2007-03-08 Sharp Corp 映像出力装置および映像信号生成装置
JP2014142556A (ja) * 2013-01-25 2014-08-07 Mitsubishi Electric Corp 表示制御装置、表示制御方法、及び、プログラム

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3820891B2 (ja) * 2001-02-07 2006-09-13 セイコーエプソン株式会社 画像表示装置
US7463256B2 (en) * 2002-04-18 2008-12-09 Gateway Inc. Automatic phase adjustment for display
US7071996B2 (en) * 2002-07-19 2006-07-04 Sun Microsystems, Inc. Synchronizing video formats with dissimilar timing
TWI273848B (en) * 2004-10-05 2007-02-11 Sanyo Electric Co Video signal processing circuit
KR100688511B1 (ko) * 2004-12-20 2007-03-02 삼성전자주식회사 영상 신호의 부반송파 추적을 위한 디지털 처리 장치 및방법
KR100780937B1 (ko) * 2004-12-20 2007-12-03 삼성전자주식회사 영상 신호의 수평 동기 추출을 위한 디지털 처리 장치 및방법
US7502076B2 (en) * 2005-04-28 2009-03-10 Texas Instruments Incorporated Method and apparatus for a digital display
JP4595709B2 (ja) * 2005-06-27 2010-12-08 船井電機株式会社 映像処理装置
US8319894B2 (en) * 2006-02-09 2012-11-27 Canon Kabushiki Kaisha Display apparatus capable of discriminating the type of input signal from different signals
JP2008165037A (ja) * 2006-12-28 2008-07-17 Funai Electric Co Ltd 表示装置
US20090256829A1 (en) * 2008-04-11 2009-10-15 Bing Ouyang System and Method for Detecting a Sampling Frequency of an Analog Video Signal
CN102905056B (zh) * 2012-10-18 2015-09-02 利亚德光电股份有限公司 视频图像处理方法及装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2892010B2 (ja) * 1988-05-28 1999-05-17 株式会社東芝 表示制御方式
JPH09244586A (ja) 1996-03-06 1997-09-19 Matsushita Electric Ind Co Ltd 映像表示装置
JP3259627B2 (ja) * 1996-03-06 2002-02-25 松下電器産業株式会社 走査線変換装置
KR100205009B1 (ko) * 1996-04-17 1999-06-15 윤종용 비디오신호 변환장치 및 그 장치를 구비한 표시장치
JPH09294252A (ja) * 1996-04-26 1997-11-11 Sony Corp サンプリング装置
KR970071446A (ko) * 1996-04-30 1997-11-07 김광호 엘. 씨. 디. (lcd) 모니터의 해상도 변환 장치
KR19980014893A (ko) * 1996-08-17 1998-05-25 구자홍 피씨(pc) 영상신호 변환장치
US6348931B1 (en) * 1997-06-10 2002-02-19 Canon Kabushiki Kaisha Display control device
JP3613725B2 (ja) * 1999-04-12 2005-01-26 東京特殊電線株式会社 サンプリング周波数・位相調整方法、サンプリング周波数・位相調整装置およびｌｃｄ装置
JP2001100701A (ja) * 1999-09-28 2001-04-13 Nec Mitsubishi Denki Visual Systems Kk 液晶表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005227307A (ja) * 2004-02-10 2005-08-25 Funai Electric Co Ltd 液晶表示装置
JP4525099B2 (ja) * 2004-02-10 2010-08-18 船井電機株式会社 液晶表示装置
JP2007057798A (ja) * 2005-08-24 2007-03-08 Sharp Corp 映像出力装置および映像信号生成装置
JP2014142556A (ja) * 2013-01-25 2014-08-07 Mitsubishi Electric Corp 表示制御装置、表示制御方法、及び、プログラム

Also Published As

Publication number Publication date
US6704009B2 (en) 2004-03-09
JP3781959B2 (ja) 2006-06-07
US20020060671A1 (en) 2002-05-23
TW522729B (en) 2003-03-01
KR100442002B1 (ko) 2004-07-30
KR20020025652A (ko) 2002-04-04

Similar Documents

Publication Publication Date Title
JP2002108315A (ja) 画像表示装置
US20100110062A1 (en) Metod for Synchronizing Display of Images in a Multi-Display Computer System
EP0622775B1 (en) Apparatus and method for clock generation for a display apparatus
JP2001356729A (ja) 画像表示装置
JPH10319932A (ja) ディスプレイ装置
US7834866B2 (en) Display panel driver and display panel driving method
JP3307750B2 (ja) 表示制御装置
JP3302202B2 (ja) 表示制御装置
JPH1063234A (ja) デジタル画像表示装置
US6118440A (en) Image display system and display control apparatus
JP2008276132A (ja) ドットクロック発生回路、半導体装置及びドットクロック発生方法
JP4449102B2 (ja) 画像表示装置
JP2009100315A (ja) 映像信号処理システム及び表示方法
JPH0944118A (ja) インターフェイス回路
EP4276813A1 (en) Display device and display control method
KR100830457B1 (ko) 영상처리 시스템의 영상 복호기
KR100266164B1 (ko) 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof)
JP2010119026A (ja) 画像表示装置および画像表示装置の垂直同期制御方法
JPH10161582A (ja) 表示制御装置
JP3518317B2 (ja) 画像表示装置におけるドットクロック自動再生装置
KR100314071B1 (ko) 화면 크기 자동 조정 방법
JP2967727B2 (ja) 画像表示制御回路
JP3541628B2 (ja) スーパーインポーズ装置
KR20070089272A (ko) 카메라의 영상 처리 장치 및 그 클록 운영 방법
JP3518215B2 (ja) 映像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060308

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090317

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090317

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140317

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees