JPH09244586A - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JPH09244586A JPH09244586A JP8048604A JP4860496A JPH09244586A JP H09244586 A JPH09244586 A JP H09244586A JP 8048604 A JP8048604 A JP 8048604A JP 4860496 A JP4860496 A JP 4860496A JP H09244586 A JPH09244586 A JP H09244586A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pll
- clock
- signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 フレームで同期していて、かつ非同期なクロ
ックを持つ映像表示装置、特にピクセル変換等の作用を
持つ液晶表示装置等で、ビート妨害を軽減する事を目的
とする。 【解決手段】 複数のクロックのうち、一方のクロック
を発生する第二のＰＬＬのＶＣＯ制御の電圧に水平周期
と垂直周期の排他的論理和をとったトグル周期毎に特定
の量の電圧を付加する。
ックを持つ映像表示装置、特にピクセル変換等の作用を
持つ液晶表示装置等で、ビート妨害を軽減する事を目的
とする。 【解決手段】 複数のクロックのうち、一方のクロック
を発生する第二のＰＬＬのＶＣＯ制御の電圧に水平周期
と垂直周期の排他的論理和をとったトグル周期毎に特定
の量の電圧を付加する。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル信号処理
を行う映像表示装置に関するものであり、特に液晶表示
装置等で表示の為のクロック周波数がある程度決定され
ているため、ピクセル変換等を行う為に複数の非同期な
るクロックを使用するものに有効となるものである。
を行う映像表示装置に関するものであり、特に液晶表示
装置等で表示の為のクロック周波数がある程度決定され
ているため、ピクセル変換等を行う為に複数の非同期な
るクロックを使用するものに有効となるものである。
【０００２】
【従来の技術】従来のピクセル変換等を行う複数のクロ
ックを使用する映像表示装置は、各クロックを発生する
のに構成が同じＰＬＬ装置を単に複数使用していた。
ックを使用する映像表示装置は、各クロックを発生する
のに構成が同じＰＬＬ装置を単に複数使用していた。
【０００３】以下に従来の技術について図２を用いて説
明する。図２は、従来の技術を示すブロック図である。
明する。図２は、従来の技術を示すブロック図である。
【０００４】図２において、１は同期分離回路である。
２は第一の位相比較器である。３は第一のＬＰＦであ
る。４は第一のＶＣＯである。５は第一のカウンタであ
る。６は前記位相比較器２とＬＰＦ３とＶＣＯ４とカウ
ンタ５で構成される第一のＰＬＬである。７はピクセル
変換回路である。は第二の位相比較器である。９は第二
のＬＰＦである。１０は第二のＶＣＯである。１１は第
二のカウンタである。１２は、前記位相比較器８とＬＰ
Ｆ９とＶＣＯ１０とカウンタ１１から構成される第二の
ＰＬＬである。１３はタイミング発生回路である。
２は第一の位相比較器である。３は第一のＬＰＦであ
る。４は第一のＶＣＯである。５は第一のカウンタであ
る。６は前記位相比較器２とＬＰＦ３とＶＣＯ４とカウ
ンタ５で構成される第一のＰＬＬである。７はピクセル
変換回路である。は第二の位相比較器である。９は第二
のＬＰＦである。１０は第二のＶＣＯである。１１は第
二のカウンタである。１２は、前記位相比較器８とＬＰ
Ｆ９とＶＣＯ１０とカウンタ１１から構成される第二の
ＰＬＬである。１３はタイミング発生回路である。
【０００５】外部より入力される複合映像信号はピクセ
ル変換回路７に入力され、第一のＰＬＬ６からのクロッ
クと第二のＰＬＬ１２からのクロックにより、拡大また
は縮小の処理がなされる（入力と出力とで異なる周波数
のクロックが使用される）。
ル変換回路７に入力され、第一のＰＬＬ６からのクロッ
クと第二のＰＬＬ１２からのクロックにより、拡大また
は縮小の処理がなされる（入力と出力とで異なる周波数
のクロックが使用される）。
【０００６】また、外部より入力される複合映像信号は
同期分離回路１にも同時に入力される。同期分離回路１
では、複合映像信号信号から、同期信号のみを抽出す
る。前記同期分離回路１により分離された水平同期信号
は、第一の位相比較器２に入力される。前記第一の位相
比較器のＰＷＭ出力は第一ＬＰＦに入力される。この、
第一のＬＰＦによって、第一のＰＬＬの応答特性は、ほ
ぼ決定する。前記第一のＬＰＦの出力により、第一のＶ
ＣＯは、安定した第一のクロックを出力する。このクロ
ックは、前記ピクセル変換回路７の前段クロックとな
る。また、前記第一のクロックは第一のカウンタ５によ
って、任意の分周がなされ、第一の位相比較器２に入力
される。第一の位相比較器２では、２つの入力に対し、
位相差を検出する。
同期分離回路１にも同時に入力される。同期分離回路１
では、複合映像信号信号から、同期信号のみを抽出す
る。前記同期分離回路１により分離された水平同期信号
は、第一の位相比較器２に入力される。前記第一の位相
比較器のＰＷＭ出力は第一ＬＰＦに入力される。この、
第一のＬＰＦによって、第一のＰＬＬの応答特性は、ほ
ぼ決定する。前記第一のＬＰＦの出力により、第一のＶ
ＣＯは、安定した第一のクロックを出力する。このクロ
ックは、前記ピクセル変換回路７の前段クロックとな
る。また、前記第一のクロックは第一のカウンタ５によ
って、任意の分周がなされ、第一の位相比較器２に入力
される。第一の位相比較器２では、２つの入力に対し、
位相差を検出する。
【０００７】また、前記第一のカウンタ５の出力は、第
二の位相比較器８にも入力される。第二のＬＰＦ９は第
二のＰＬＬの応答特性を決定する。
二の位相比較器８にも入力される。第二のＬＰＦ９は第
二のＰＬＬの応答特性を決定する。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
構成では、異なる比較的周波数の近いクロックが複数存
在するため、周波数が干渉しあい画面上に縞模様等の妨
害、いわゆるビート妨害（規則的なノイズ）が発生して
しまう。
構成では、異なる比較的周波数の近いクロックが複数存
在するため、周波数が干渉しあい画面上に縞模様等の妨
害、いわゆるビート妨害（規則的なノイズ）が発生して
しまう。
【０００９】本発明は、上記問題点を考慮したもので、
フレームで同期していて、かつ非同期なクロックを持つ
映像表示装置、特にピクセル変換等の作用を持つ液晶表
示装置等で、ビート妨害を軽減する映像表示装置を提供
するものである。
フレームで同期していて、かつ非同期なクロックを持つ
映像表示装置、特にピクセル変換等の作用を持つ液晶表
示装置等で、ビート妨害を軽減する映像表示装置を提供
するものである。
【００１０】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の映像表示装置は、映像表示機器におい
て、複数のクロックを用いるような場合、一方のＰＬＬ
ループに特定の周期で変調をかける事を特徴としたもの
である。
めに、本発明の映像表示装置は、映像表示機器におい
て、複数のクロックを用いるような場合、一方のＰＬＬ
ループに特定の周期で変調をかける事を特徴としたもの
である。
【００１１】
【発明の実施の形態】本発明は、映像信号を入力しピク
セル数の変換を行うピクセル変換手段と前記映像信号の
同期分離を行う同期分離手段と、前記同期分離手段から
分離された垂直同期信号および水平同期信号をそれぞれ
分周する第１、第２の分周器と、前記第１、第２の分周
器の出力を入力し排他的論理和求める手段と、第１のＰ
ＬＬ回路と、第２のＰＬＬ回路を備え、前記第１のＰＬ
Ｌ回路に前記同期分離手段の出力を入力し信号の位相を
比較する第１の位相比較手段と、前記第１の位相比較手
段の出力を入力しこの出力をＤＣ電圧量に変換しＰＬＬ
の応答特性を決める第１の変換手段と、前記第１の変換
手段の出力によりクロックを出力する第１のＶＣＯと、
前記第１のＶＣＯのクロックを分周する第１のカウンタ
を設け、前記第２のＰＬＬ回路に前記第１のカウンタの
出力を入力し信号の位相を比較する第２の位相比較手段
と、前記第２の位相比較手段の出力と前記排他的論理和
求める手段の出力を入力しこの出力を加算する加算手段
と、前記加算手段の出力を入力しＤＣ電圧量に変換しＰ
ＬＬの応答特性を決める第２の変換手段と、前記の第２
の変換手段の出力によりクロックを出力する第２のＶＣ
Ｏと、前記第２のＶＣＯのクロックを分周する第２のカ
ウンタを設けたことを特徴とするものであり、フレーム
で同期していて、かつ非同期なクロックを持つ映像表示
装置特に液晶表示装置等で、ビート妨害を軽減するとい
う作用を有する。
セル数の変換を行うピクセル変換手段と前記映像信号の
同期分離を行う同期分離手段と、前記同期分離手段から
分離された垂直同期信号および水平同期信号をそれぞれ
分周する第１、第２の分周器と、前記第１、第２の分周
器の出力を入力し排他的論理和求める手段と、第１のＰ
ＬＬ回路と、第２のＰＬＬ回路を備え、前記第１のＰＬ
Ｌ回路に前記同期分離手段の出力を入力し信号の位相を
比較する第１の位相比較手段と、前記第１の位相比較手
段の出力を入力しこの出力をＤＣ電圧量に変換しＰＬＬ
の応答特性を決める第１の変換手段と、前記第１の変換
手段の出力によりクロックを出力する第１のＶＣＯと、
前記第１のＶＣＯのクロックを分周する第１のカウンタ
を設け、前記第２のＰＬＬ回路に前記第１のカウンタの
出力を入力し信号の位相を比較する第２の位相比較手段
と、前記第２の位相比較手段の出力と前記排他的論理和
求める手段の出力を入力しこの出力を加算する加算手段
と、前記加算手段の出力を入力しＤＣ電圧量に変換しＰ
ＬＬの応答特性を決める第２の変換手段と、前記の第２
の変換手段の出力によりクロックを出力する第２のＶＣ
Ｏと、前記第２のＶＣＯのクロックを分周する第２のカ
ウンタを設けたことを特徴とするものであり、フレーム
で同期していて、かつ非同期なクロックを持つ映像表示
装置特に液晶表示装置等で、ビート妨害を軽減するとい
う作用を有する。
【００１２】また本発明は、複数のＰＬＬ回路を備え複
数の異なる周期のクロックによってピクセル変換を行う
ようなデジタル信号処理を行う映像表示装置において、
前記複数のＰＬＬ回路のうち一つのＰＬＬ回路の位相比
較検出値に特定の周期を持つ信号を加え、映像信号に変
調を加える事を特徴とするものであり、フレームで同期
していて、かつ非同期なクロックを持つ映像表示装置、
特に液晶表示装置等で、ビート妨害が現れている画像に
対して、雑音を加え規則的な妨害を目立たなくするとい
う作用を有する。
数の異なる周期のクロックによってピクセル変換を行う
ようなデジタル信号処理を行う映像表示装置において、
前記複数のＰＬＬ回路のうち一つのＰＬＬ回路の位相比
較検出値に特定の周期を持つ信号を加え、映像信号に変
調を加える事を特徴とするものであり、フレームで同期
していて、かつ非同期なクロックを持つ映像表示装置、
特に液晶表示装置等で、ビート妨害が現れている画像に
対して、雑音を加え規則的な妨害を目立たなくするとい
う作用を有する。
【００１３】以下に本発明の一実施の形態について図１
を用いて説明する。 (実施の形態１）図１は、本発明における実施の形態を
示すブロック図である。
を用いて説明する。 (実施の形態１）図１は、本発明における実施の形態を
示すブロック図である。
【００１４】図１において、１０１は同期分離回路であ
る。１０２は、第一の位相比較器である。１０３は、Ｌ
ＰＦである。１０４は、ＶＣＯである。１０５は、カウ
ンタである。１０６は第一の位相比較器１０２と、ＬＰ
Ｆ１０３と、ＶＣＯ１０４と、カウンタ１０５で構成さ
れる第一のＰＬＬである。１０７はピクセル変換回路で
ある。１０８は、第二の位相比較器である。１０９は、
加算器である。１１０は、第二のＬＰＦである。１１１
は、第二のＶＣＯである。１１２は、第二のカウンタで
ある。１１３は位相比較器１０８と、加算器１０９と、
ＬＰＦ１１０と、ＶＣＯ１１１と、カウンタ１１２で構
成される第２のＰＬＬである。
る。１０２は、第一の位相比較器である。１０３は、Ｌ
ＰＦである。１０４は、ＶＣＯである。１０５は、カウ
ンタである。１０６は第一の位相比較器１０２と、ＬＰ
Ｆ１０３と、ＶＣＯ１０４と、カウンタ１０５で構成さ
れる第一のＰＬＬである。１０７はピクセル変換回路で
ある。１０８は、第二の位相比較器である。１０９は、
加算器である。１１０は、第二のＬＰＦである。１１１
は、第二のＶＣＯである。１１２は、第二のカウンタで
ある。１１３は位相比較器１０８と、加算器１０９と、
ＬＰＦ１１０と、ＶＣＯ１１１と、カウンタ１１２で構
成される第２のＰＬＬである。
【００１５】以上の様に構成された映像表示装置につい
て以下にその動作を説明する。外部より入力される複合
映像信号はピクセル変換回路１０７に入力され、第一の
ＰＬＬ１０６からのクロックと第二のＰＬＬ１１３から
のクロックにより、拡大または縮小の処理がなされる
（入力と出力とで異なる周波数のクロックが使用され
る）。
て以下にその動作を説明する。外部より入力される複合
映像信号はピクセル変換回路１０７に入力され、第一の
ＰＬＬ１０６からのクロックと第二のＰＬＬ１１３から
のクロックにより、拡大または縮小の処理がなされる
（入力と出力とで異なる周波数のクロックが使用され
る）。
【００１６】また、外部より入力される複合映像信号は
同期分離回路１０１にも同時に入力される。同期分離回
路１０１では、複合映像信号信号から、同期信号のみを
抽出する。前記同期分離回路１０１により分離された水
平同期信号は、第一の位相比較器１０２に入力される。
前記第一の位相の前段クロックとなる。また、第一のカ
ウンタ１０５によって、任意の分周がなされ、第一の位
相比較器１０２に入力される。また、前記第一のカウン
タ１０５の出力は、第二の位相比較器１０８にも入力さ
れる。第二の位相比較器１０８の出力は加算器１０９の
一方の端子に入力され任意の数で分周される。第二のカ
ウンタ１１２の出力は第二の位相比較器１０８のもう一
方にも入力される。
同期分離回路１０１にも同時に入力される。同期分離回
路１０１では、複合映像信号信号から、同期信号のみを
抽出する。前記同期分離回路１０１により分離された水
平同期信号は、第一の位相比較器１０２に入力される。
前記第一の位相の前段クロックとなる。また、第一のカ
ウンタ１０５によって、任意の分周がなされ、第一の位
相比較器１０２に入力される。また、前記第一のカウン
タ１０５の出力は、第二の位相比較器１０８にも入力さ
れる。第二の位相比較器１０８の出力は加算器１０９の
一方の端子に入力され任意の数で分周される。第二のカ
ウンタ１１２の出力は第二の位相比較器１０８のもう一
方にも入力される。
【００１７】同期分離回路１０１で分離された、垂直同
期信号、及び水平同期信号は、それぞれ第一の分周器１
１５、第二の分周器１１６に入力され２分周される。第
一の分周器１１５、及び第二の分周器１１６の出力は排
他的論理和ゲート１１７で排他的論理和が取られる。前
記排他的論理和ート出力は加算器１０９のもう一方の入
力に接続される。つまり、後段のクロックを発生する第
二のＰＬＬのＶＣＯ制御の電圧に水平周期と垂直周期の
排他的論理和をとったトグル周期毎に特定の量の電圧を
付加する。
期信号、及び水平同期信号は、それぞれ第一の分周器１
１５、第二の分周器１１６に入力され２分周される。第
一の分周器１１５、及び第二の分周器１１６の出力は排
他的論理和ゲート１１７で排他的論理和が取られる。前
記排他的論理和ート出力は加算器１０９のもう一方の入
力に接続される。つまり、後段のクロックを発生する第
二のＰＬＬのＶＣＯ制御の電圧に水平周期と垂直周期の
排他的論理和をとったトグル周期毎に特定の量の電圧を
付加する。
【００１８】
【発明の効果】以上の様に、本発明の映像表示装置によ
れば、フレームで同期していて、かつ非同期なクロック
を持つ映像表示装置、特に液晶表示装置等で、ビート妨
害を軽減する映像表示装置を提供する事が出来る。
れば、フレームで同期していて、かつ非同期なクロック
を持つ映像表示装置、特に液晶表示装置等で、ビート妨
害を軽減する映像表示装置を提供する事が出来る。
【図１】本発明の実施の形態における映像表示装置を示
すブロック構成図
すブロック構成図
【図２】従来の映像表示装置を示すブロック図
１ 同期分離回路 ２，８ 位相比較器 ３，９ ＬＰＦ ４，１０ ＶＣＯ ５，１１ カウンタ ６ 第一のＰＬＬ回路 ７ ピクセル変換回路 １２ 第二のＰＬＬ回路 １３ タイミング発生回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 進藤 嘉邦 大阪府茨木市松下町１番１号 株式会社松 下エーヴィシー・テクノロジー内
Claims (2)
- 【請求項１】 映像信号を入力しピクセル数の変換を行
うピクセル変換手段と前記映像信号の同期分離を行う同
期分離手段と、前記同期分離手段から分離された垂直同
期信号および水平同期信号をそれぞれ分周する第１、第
２の分周器と、前記第１、第２の分周器の出力を入力し
排他的論理和求める手段と、第１のＰＬＬ回路と、第２
のＰＬＬ回路を備え、前記第１のＰＬＬ回路に前記同期
分離手段の出力を入力し信号の位相を比較する第１の位
相比較手段と、前記第１の位相比較手段の出力を入力し
この出力をＤＣ電圧量に変換しＰＬＬの応答特性を決め
る第１の変換手段と、前記第１の変換手段の出力により
クロックを出力する第１のＶＣＯと、前記第１のＶＣＯ
のクロックを分周する第１のカウンタを設け、前記第２
のＰＬＬ回路に前記第１のカウンタの出力を入力し信号
の位相を比較する第２の位相比較手段と、前記第２の位
相比較手段の出力と前記排他的論理和求める手段の出力
を入力しこの出力を加算する加算手段と、前記加算手段
の出力を入力しＤＣ電圧量に変換しＰＬＬの応答特性を
決める第２の変換手段と、前記の第２の変換手段の出力
によりクロックを出力する第２のＶＣＯと、前記第２の
ＶＣＯのクロックを分周する第２のカウンタを設けたこ
とを特徴とする映像表示装置。 - 【請求項２】 複数のＰＬＬ回路を備え複数の異なる周
期のクロックによってピクセル変換を行うようなデジタ
ル信号処理を行う映像表示装置において、前記複数のＰ
ＬＬ回路のうち一つのＰＬＬ回路の位相比較検出値に特
定の周期を持つ信号を加え、映像信号に変調を加える事
を特徴とする映像表示装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8048604A JPH09244586A (ja) | 1996-03-06 | 1996-03-06 | 映像表示装置 |
| DE69723601T DE69723601T2 (de) | 1996-03-06 | 1997-03-03 | Bildelementumwandlungsgerät |
| EP97301375A EP0794525B1 (en) | 1996-03-06 | 1997-03-03 | Pixel conversion apparatus |
| US08/811,504 US5933196A (en) | 1996-03-06 | 1997-03-04 | Pixel conversion apparatus |
| TW086102672A TW322675B (ja) | 1996-03-06 | 1997-03-05 | |
| CN97103303A CN1112027C (zh) | 1996-03-06 | 1997-03-06 | 像素数变换装置 |
| KR1019970007404A KR100246088B1 (ko) | 1996-03-06 | 1997-03-06 | 화소수변환장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8048604A JPH09244586A (ja) | 1996-03-06 | 1996-03-06 | 映像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09244586A true JPH09244586A (ja) | 1997-09-19 |
Family
ID=12808024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8048604A Pending JPH09244586A (ja) | 1996-03-06 | 1996-03-06 | 映像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09244586A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6704009B2 (en) | 2000-09-29 | 2004-03-09 | Nec-Mitsubishi Electric Visual Systems Corporation | Image display |
| KR100676091B1 (ko) * | 1998-08-31 | 2007-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 디스플레이 장치 및 이의 구동 방법 |
-
1996
- 1996-03-06 JP JP8048604A patent/JPH09244586A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100676091B1 (ko) * | 1998-08-31 | 2007-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 디스플레이 장치 및 이의 구동 방법 |
| US6704009B2 (en) | 2000-09-29 | 2004-03-09 | Nec-Mitsubishi Electric Visual Systems Corporation | Image display |
| KR100442002B1 (ko) * | 2000-09-29 | 2004-07-30 | 엔이씨-미쓰비시덴키 비쥬얼시스템즈 가부시키가이샤 | 화상표시장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3278546B2 (ja) | 同期信号発生回路 | |
| JPH09244586A (ja) | 映像表示装置 | |
| JP3320576B2 (ja) | 発振回路 | |
| JP3847353B2 (ja) | 同期検出回路 | |
| JPH10260653A (ja) | サンプリング位相制御装置 | |
| JPH0722380B2 (ja) | 映像信号用位相ロツク回路 | |
| JPH11149067A (ja) | 液晶表示素子の同期信号検出回路及び方法 | |
| JP2001094821A (ja) | サンプリングクロック生成回路 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JP2801611B2 (ja) | 垂直同期回路 | |
| JP2000261691A (ja) | 同期信号制御回路 | |
| JP4178684B2 (ja) | 外部同期システムおよびこれを用いたカメラシステム | |
| KR100350024B1 (ko) | 화상 정보 처리 장치 | |
| JPH09130237A (ja) | Ｐｌｌ回路及び転送データ信号処理装置 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| KR930009195B1 (ko) | 영상신호의 운동량 검출회로 및 방법 | |
| JP3171980B2 (ja) | フェーズロックドループ回路 | |
| KR100207633B1 (ko) | 위상동기루프회로 | |
| JP3541628B2 (ja) | スーパーインポーズ装置 | |
| JPH11109935A (ja) | Ｒｇｂ信号変換方法及び装置 | |
| JPH04345375A (ja) | 雑音除去回路 | |
| JPS63316569A (ja) | 同期装置 | |
| JPH11167371A (ja) | 液晶表示装置 | |
| JP2000092507A (ja) | クロック周波数変換回路及びその変換方法並びにクロック 周波数変換機能を備えた受像装置 | |
| JP2003124748A (ja) | 発振回路及びｔｖ受像機用色副搬送波再生回路 |