JP2801611B2 - 垂直同期回路 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、テレビジョン受像機等に用いられる垂直同
期回路に関する。

（従来の技術） 垂直同期信号を安定に再生するため、水平同期信号の
整数倍の周波数クロックをカウンターで分周し、その分
周カウンターより垂直ドライブ信号を得るデジタル垂直
同期再生回路が実用化されている。デジタル垂直同期再
生回路は、入力される垂直同期信号が伝送上の外乱等に
よって乱されても、水平周波数を分周した安定な垂直同
期再生を行うという利点をもっている。

第４図は、従来の垂直同期回路の構成を示している。
図に於て、複合同期信号CSは、入力端子401を介して、
垂直同期分離回路402へ導かれる。垂直同期分離回路402
は、複合同期信号CSから垂直同期信号成分のみをとりだ
し、垂直同期検出信号Vmiを出力する。周期タイミング
回路403は、垂直同期検出信号Vmiの周期を判別するため
のタイミング発生回路で、垂直同期周波数の対応範囲
（60Hz±4Hz）に相当する周期を示すタイミング信号T1
を発生する。周期検出回路404は、垂直同期検出信号Vmi
とタイミング信号T1を入力とし、垂直同期検出信号Vmi
の周期が垂直同期周波数の対応範囲内に得られれば周期
検出信号Vpを出力し、得られなければ無検出信号NOVpを
発生する。モード検出・リセットパルス発生回路405
は、周期検出信号Vp、無検出信号NOVp及び、位相比較パ
ルスCMP1を入力とし、垂直カウンターリセット信号RSを
発生する。垂直カウンター406は、８倍の水平周波数を
クロックとするカウンターでカウンター出力信号CUN、
及び垂直ドライブ信号fviを出力する。垂直ドライブ信
号fviは、垂直偏向回路をドライブする。

比較パルス発生回路407は、カウンター出力信号CUNに
従い垂直同期検出信号Vp7と垂直カウンター406の位相を
比較するための位相比較パルスCMP1を発生する。

次にモード検出・リセットパルス発生回路405の動作
について説明する。

無検出信号NOVpは、垂直ドライブ信号fviの発生モー
ドを標準状態に初期化する。モード検出・リセットパル
ス発生回路405は、周期検出パルスVpと位相比較パルスC
MP1との位相比較を行い、入力信号が標準信号（fv＝２
＊fh/525 fvは垂直周波数、fhは水平周波数）であるか
どうかを判定し動作モードを切り換え、また位相はずれ
があったときは垂直カウンター406の位相引き込みを行
う。位相はずれの検出は、外乱で入力の垂直同期信号に
ジッタを生じた場合にも安定な同期再生を行うために、
±２水平周期のジッタ許容範囲をもっている。

しかし、このためチャンネル切り替え時などに新しい
チャンネルの垂直同期信号がたまたま、このジッタ許容
範囲内に入った場合には位相引き込みを行なわず、実際
には垂直ドライブ出力に位相ずれを生じていることがあ
った。

（発明が解決しようとする課題） 以上、説明したように、従来のデジタル垂直同期回路
では、本来ならば垂直同期の位相ずれが生じているにも
係わらず、同期検出信号Vpがジッタ許容範囲内に入って
いた場合には垂直カウンタのリセット・パルスを発生し
ないという問題がある。このために同期再生信号に位相
ずれを生じたまま、動作が維持される場合があるという
問題点を持っている。

そこでこの発明は、従来のデジタル垂直同期回路の外
乱に対する安定性の利点を保ったまま、位相ずれの問題
を解決する、デジタル垂直同期回路を提供することを目
的とする。

［発明の構成］ （課題を解決するための手段） 本発明は垂直同期検出信号を入力とし垂直同期周波数
対応範囲を示す第１の周期タイミング信号と標準垂直周
期を含み幅の狭い第２の周期タイミング信号を出力する
周期タイミング発生回路と、垂直同期検出信号が第１の
周期タイミング信号の期間に得られたときに前記垂直同
期信号のタイミングで周期検出信号を出力する周期検出
回路と、周期検出信号と第１の位相比較信号との位相は
ずれが検出されるか，位相引き込み信号が入力されたと
きカウンターリセット信号を出力するリセットパルス発
生回路と、カウンターリセット信号によりリセットされ
水平周波数の整数倍の信号をクロックとする垂直カウン
ターと、垂直カウンターの出力信号を入力とし第１の位
相比較信号及びこれより十分幅の狭い第２の位相比較信
号を発生する比較信号発生回路と、前記周期検出信号と
第２の周期タイミング信号と第１の位相比較信号と第２
の位相比較信号を入力とし垂直同期検出信号が第２の周
期タイミング信号内にありかつ第１の位相比較信号内に
なくかつ第２の位相比較信号外にあるという状態が少な
くとも２回以上続いたときに位相引き込み信号を発生す
る引き込み信号発生回路とを具備し、垂直同期信号のジ
ッタ許容範囲内において，更に幅の狭い第２の位相比較
信号内に安定に位相引き込みを行うよう構成するもので
ある。

（作用） 上記のように構成すれば、垂直カウンターの位相がジ
ッタ許容範囲内に有りかつ所定の幅以上の位相ずれがあ
った場合に、垂直同期信号の周期が連続的に安定に得ら
れていることを検出し、垂直カウンターに引き込み信号
を出力することができるので、垂直同期検出信号がジッ
タ許容範囲内で連続してずれても、動作モードを初期化
して位相ずれの問題を改善できる。

（実施例） 以上、本発明の一実施例のデジタル垂直水平同期回路
について、図面を参照に説明する。

第１図は、本発明の一実施例のデジタル垂直同期回路
の構成を示している。

図に於て、複合同期信号CSは入力端子101を介して、
垂直同期分離回路102へ導かれる。垂直同期分離回路102
は、複合同期信号CSから垂直同期信号成分のみをとりだ
し、垂直同期検出信号Vmiを出力する。周期タイミング
回路103は、垂直同期検出信号Vmiの周期を判別するため
のタイミング発生回路で、垂直同期周波数の対応範囲
（60Hz±4Hz）に相当する周期を示すタイミング信号T
1、及び標準垂直周期の幅の狭いタイミング信号T2を発
生する。周期検出回路104は、垂直同期検出信号Vmiとタ
イミング信号T1を入力とし、垂直同期検出信号Vmiの周
期が垂直同期周波数の対応範囲内に得られれば周期検出
信号Vpを出力し、得られなければ無検出信号NOVpを発生
する。

モード検出・リセットパルス発生回路105は、周期検
出信号Vp、無検出信号NOVp、位相比較パルスCMP1、及び
高精度位相引き込みパルスPiを入力とし、垂直カウンタ
ーリセット信号RS、及び垂直同期と水平同期の関係が標
準信号であることを示す垂直モード信号MDを出力する。
垂直カウンター106は、８倍の水平周波数をクロックと
するカウンターでカウンター出力信号CUN、及び垂直ド
ライブ信号fviを出力する。垂直ドライブ信号fviは、垂
直偏向回路をドライブする。

比較パルス発生回路107は、カウンタ出力信号CUNに従
い、垂直同期検出信号Vpと位相を比較するための位相比
較パルスCMP1、及びこの位相比較パルスCMP1より十分幅
の狭い高精度位相比較パルスCMP2を発生する。

高精度引き込み回路108は、タイミング信号T2、周期
検出信号Vp、無検出信号NOVp、垂直モード信号MD、位相
比較パルスCMP1、及び高精度位相比較パルスCMP2を入力
とし、高精度位相引き込みパルスPiを出力する。

高精度位相引き込み回路108について更に説明する。

第２図は、引き込み回路108の回路図を示している。
アンド回路201は、周期検出信号Vpと高精度位相比較パ
ルスCMp2の一致を検出し、垂直カウンター106の位相ず
れがないことを検出する。アンド回路202は、周期検出
信号Vpと位相比較パルスCMP1の不一致を検出し、垂直カ
ウンター106の位相はずれを検出する（高精度位相同期
状態からのはずれの検出）。アンド回路203は、周期検
出信号Vpと標準モードより幅の狭いタイミング信号T2と
の不一致をとり、周期検出信号Vpの周期が不安定である
ことを検出する。オア回路204は、アンド回路201、アン
ド回路202、アンド回路203の各判定出力、及び無検出信
号NOVp、及び垂直モード信号MDを入力するアンド回路20
4の出力で、カウンター205をリセットする。

つまり、垂直カウンター106の高精度位相同期状態か
らの位相ずれがあり、垂直カウンター106の位相はずれ
がなく、周期検出信号Vpの周期が不安定でなく、Vpが得
られていて、動作モードが標準モードのときに、高精度
引き込み回路の動作を開始する。

ナンド回路207は、周期検出信号Vpとタイミング信号T
2との一致をとり、かつカウンター205の出力Q2が出力さ
れていないときに、カウンター205のクロック入力CKに
クロックをあたえる。そしてアンド回路208は、カウン
ター出力Q2が出力され、かつVpとタイミング信号T2とが
一致したときに、高精度位相引き込みパルスPiを出力す
る。つまり、以上の条件が３回連続したときに初めて高
精度位相引き込みパルスPiが発生される。

従って、入力される垂直同期信号が不安定なときは高
精度の位相引き込みは行われず、入力信号にジッタが多
い場合にはそのジッタが垂直ドライブ信号に影響するこ
とはない。しかし、垂直同期信号が安定に得られている
ときであって、上記の条件を満足しない場合、垂直カウ
ンターの位相を精度よく引き込むことになる。（条件：
周期検出信号Vpとタイミング信号T2との一致があり、か
つカウンター205の出力Q2が出力されず、カウンター205
のクロック入力CKにクロックが入力し、この状態が続
き、カウンター出力Q2が出力され、かつVpとタイミング
信号T2とが一致したときに、高精度位相引き込みパルス
Piを出力する。） 第３図は、高精度引き込み回路108の動作を示すタイ
ミングチャートである。最初のVpでは、CMP2及びT2と位
相が一致し引き込み状態にある。２番目のVpでは、チャ
ンネル切り替えにより位相ずれが起こっているがCMP1と
一致しているためジッタ許容範囲内にある。３番目の及
び４番目のVpは、CMP2と不一致でかつT2と一致している
ため、入力信号にジッタがないのに位相ずれが起こって
いると判断でき、５番目のVpでPiが発生され位相引き込
みが行われる。６番目のVpでは、CMP2及びT2と位相が一
致し引き込み状態となる。以上のような動作により安定
に高精度の位相引き込みがおこなわれる。

［発明の効果］ 以上、説明したように本発明によれば、入力垂直同期
信号の乱れに対する安定性を損ねることなく従来のデジ
タル垂直同期回路の位相ずれの問題を解決するデジタル
垂直同期回路を提供することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例のデジタル垂直同期回路の
ブロック構成図、第２図は、高精度引き込み回路の例を
示す回路図、第３図は第２図の回路の動作タイミング
図、第４図は従来のデジタル垂直同期回路のブロック構
成図である。 102……垂直同期分離回路、103……周期タイミング回
路、104……周期検出回路、105……モード検出・リセッ
トパルス発生回路、106……垂直カウンター、107……比
較パルス発生回路、108……高精度位相引き込み回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】複合同期信号を入力とし垂直同期信号を分
   離し垂直同期検出信号を出力する垂直同期分離回路と、 前記垂直同期検出信号を入力とし垂直同期周波数対応範
   囲を示す第１の周期タイミング信号及び標準垂直周期を
   含み第１の周期タイミング信号より十分幅の狭い第２の
   周期タイミング信号を出力する周期タイミング発生回路
   と、 前記垂直同期検出信号が前記第１の周期タイミング信号
   の期間に得られたときに前記垂直同期信号のタイミング
   で周期検出信号を出力する周期検出回路と、 前記周期検出信号と第１の位相比較信号との位相はずれ
   が検出されるか、位相引込み信号が入力されたときカウ
   ンターリセット信号を出力するリセットパルス発生回路
   と、 前記カウンターリセット信号によりリセットされ水平周
   波数の整数倍の信号をクロックとする垂直カウンター
   と、 前記垂直カウンターの出力信号を入力し前記第１の位相
   比較信号および前記第１の位相比較信号より十分幅の狭
   い第２の位相比較信号を発生する比較信号発生回路と、 前記周期検出信号と前記第２の周期タイミング信号と前
   記第１の位相比較信号と第２の位相比較信号を入力と
   し、前記垂直同期検出信号が前記第２の周期タイミング
   信号内にありかつ前記第１の位相比較信号内にありかつ
   前記第２の位相比較信号外にあるという状態が少なくと
   も２回以上続いたときに前記位相引込み信号を発生する
   引込み信号発生回路とを具備することを特徴とする垂直
   同期回路。