JP3022438B2 - Ｒｇｂ信号変換方法及び装置 - Google Patents
Ｒｇｂ信号変換方法及び装置Info
- Publication number
- JP3022438B2 JP3022438B2 JP9268715A JP26871597A JP3022438B2 JP 3022438 B2 JP3022438 B2 JP 3022438B2 JP 9268715 A JP9268715 A JP 9268715A JP 26871597 A JP26871597 A JP 26871597A JP 3022438 B2 JP3022438 B2 JP 3022438B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sampling
- output
- signals
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Analogue/Digital Conversion (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はパーソナルコンピュ
ータやワークステーション等から出力されるアナログＲ
ＧＢ信号を液晶表示装置等に適したディジタルＲＧＢ信
号へ変換する、ＲＧＢ信号変換方法及び装置に関する。
ータやワークステーション等から出力されるアナログＲ
ＧＢ信号を液晶表示装置等に適したディジタルＲＧＢ信
号へ変換する、ＲＧＢ信号変換方法及び装置に関する。
【０００２】
【従来の技術】近年、パーソナルコンピュータの普及に
伴い、映像出力であるアナログＲＧＢ信号を専用ディス
プレイ装置以外の表示装置へ出力したいという要求が高
まっている。一般的に、パーソナルコンピュータから出
力されるアナログＲＧＢ信号は、特定の走査周波数を持
つ走査偏向型表示装置に適した信号形態である。
伴い、映像出力であるアナログＲＧＢ信号を専用ディス
プレイ装置以外の表示装置へ出力したいという要求が高
まっている。一般的に、パーソナルコンピュータから出
力されるアナログＲＧＢ信号は、特定の走査周波数を持
つ走査偏向型表示装置に適した信号形態である。
【０００３】従って水平・垂直走査周波数が異なる表示
装置、例えばテレビジョン受像機で見るためには、走査
周波数変換装置（スキャンコンバータ）を介在すること
により走査周波数等を変換処理してこれらの表示装置へ
供給していた。
装置、例えばテレビジョン受像機で見るためには、走査
周波数変換装置（スキャンコンバータ）を介在すること
により走査周波数等を変換処理してこれらの表示装置へ
供給していた。
【０００４】又、液晶プロジェクター・液晶モニタ・プ
ラズマディスプレイ等のように偏向走査しない表示装置
ではアナログＲＧＢ信号を直接表示できないため、入力
されたアナログＲＧＢ信号をＲＧＢ信号変換装置により
一旦ディジタルＲＧＢ信号へ変換して表示装置へ供給し
ていた。
ラズマディスプレイ等のように偏向走査しない表示装置
ではアナログＲＧＢ信号を直接表示できないため、入力
されたアナログＲＧＢ信号をＲＧＢ信号変換装置により
一旦ディジタルＲＧＢ信号へ変換して表示装置へ供給し
ていた。
【０００５】従来例のＲＧＢ信号変換方法及び装置を図
面を参照しつつ説明する。
面を参照しつつ説明する。
【０００６】図６は第１従来例のＲＧＢ信号変換装置の
ブロック図、図７は同・各部波形図、図８は第２従来例
のＲＧＢ信号変換装置のブロック図である。
ブロック図、図７は同・各部波形図、図８は第２従来例
のＲＧＢ信号変換装置のブロック図である。
【０００７】図６に示す第１従来例のＲＧＢ信号変換装
置は、外部の図示しないパーソナルコンピュータからの
水平同期信号Ｓｓｙが入力され、この水平同期信号Ｓｓ
ｙに位相同期しかつＮ倍（Ｎ：クロック数）の周波数の
サンプリングクロック信号ＣＬＫによりサンプリングす
る技術である。
置は、外部の図示しないパーソナルコンピュータからの
水平同期信号Ｓｓｙが入力され、この水平同期信号Ｓｓ
ｙに位相同期しかつＮ倍（Ｎ：クロック数）の周波数の
サンプリングクロック信号ＣＬＫによりサンプリングす
る技術である。
【０００８】入力されるアナログＲＧＢ信号Ｓａは、Ａ
／Ｄ変換器１において、位相比較器８、ループフィルタ
９、ＶＣＯ（電圧制御発振回路）１０、（１／Ｎ）分周
器１２、移相器１３、移相量設定器１４からなるＰＬＬ
（位相ロックループ）回路７から出力される周波数ｆｃ
のクロック信号ＣＬＫでサンプリングされてアナログ／
ディジタル変換され、ディジタルＲＧＢ信号Ｓｄとして
出力される。
／Ｄ変換器１において、位相比較器８、ループフィルタ
９、ＶＣＯ（電圧制御発振回路）１０、（１／Ｎ）分周
器１２、移相器１３、移相量設定器１４からなるＰＬＬ
（位相ロックループ）回路７から出力される周波数ｆｃ
のクロック信号ＣＬＫでサンプリングされてアナログ／
ディジタル変換され、ディジタルＲＧＢ信号Ｓｄとして
出力される。
【０００９】ＰＬＬ回路７は、図示しない映像出力機器
の水平同期信号Ｓｓｙより図示しない映像出力機器のＤ
／Ａ変換器の周波数ｆｃを再生し移相器１３で位相を微
調整しＡ／Ｄ変換器１へクロック信号ＣＬＫを供給す
る。
の水平同期信号Ｓｓｙより図示しない映像出力機器のＤ
／Ａ変換器の周波数ｆｃを再生し移相器１３で位相を微
調整しＡ／Ｄ変換器１へクロック信号ＣＬＫを供給す
る。
【００１０】図８に示す第２従来例のＲＧＢ信号変換装
置は、外部から入力されたサンプリングクロック信号Ｃ
ＬＫをそのまま用いてＡ／Ｄ変換するか又はサンプリン
グして生成されたディジタル映像信号Ｓｄからサンプリ
ングクロック信号ＣＬＫを生成する技術であり、特開平
７−３３４１３６号公報に開示されたＡ／Ｄ変換器に相
当する。
置は、外部から入力されたサンプリングクロック信号Ｃ
ＬＫをそのまま用いてＡ／Ｄ変換するか又はサンプリン
グして生成されたディジタル映像信号Ｓｄからサンプリ
ングクロック信号ＣＬＫを生成する技術であり、特開平
７−３３４１３６号公報に開示されたＡ／Ｄ変換器に相
当する。
【００１１】第２従来例のＲＧＢ信号変換装置は、外部
クロック信号ＣＬＫをＡ／Ｄ変換器５１のサンプリング
クロック信号ＣＬＫとしてそのまま利用する場合と、Ａ
／Ｄ変換器５１出力であるディジタルＲＧＢ信号Ｓｄか
ら映像の変化を捉えて当該ディジタルＲＧＢ信号Ｓｄか
らＰＬＬ回路５７において位相ロック動作をかけ、その
ＰＬＬ回路５７の発振出力をＡ／Ｄ変換器５１のサンプ
リングクロック信号ＣＬＫとして利用する場合の２種の
動作をスイッチ５８により選択自在としたものである。
クロック信号ＣＬＫをＡ／Ｄ変換器５１のサンプリング
クロック信号ＣＬＫとしてそのまま利用する場合と、Ａ
／Ｄ変換器５１出力であるディジタルＲＧＢ信号Ｓｄか
ら映像の変化を捉えて当該ディジタルＲＧＢ信号Ｓｄか
らＰＬＬ回路５７において位相ロック動作をかけ、その
ＰＬＬ回路５７の発振出力をＡ／Ｄ変換器５１のサンプ
リングクロック信号ＣＬＫとして利用する場合の２種の
動作をスイッチ５８により選択自在としたものである。
【００１２】
【発明が解決しようとする課題】しかしながら、従来例
のＲＧＢ信号変換装置は、以下に列挙するような問題点
があった。
のＲＧＢ信号変換装置は、以下に列挙するような問題点
があった。
【００１３】図６に示す第１従来例のＲＧＢ信号変換装
置では、アナログＲＧＢ信号Ｓａと水平同期信号Ｓｓｙ
との位相関係が厳密に定義されていない為、図７に示す
ようにアナログＲＧＢ信号Ｓａ（図７（ａ））と位相が
一致するクロック信号（図７（ｂ））がＡ／Ｄ変換器１
に供給された場合は、図７（ｄ）中実線で示すようにア
ナログＲＧＢ信号Ｓａを正確にサンプリング出力可能で
あるが、アナログＲＧＢ信号Ｓａに対して位相がずれた
クロック信号ＣＬＫ（図７（ｃ））がＡ／Ｄ変換器１に
供給された場合は、図７（ｄ）中二重鎖線で示すように
アナログＲＧＢ信号Ｓａを正確にサンプリング出力でき
なくなる。
置では、アナログＲＧＢ信号Ｓａと水平同期信号Ｓｓｙ
との位相関係が厳密に定義されていない為、図７に示す
ようにアナログＲＧＢ信号Ｓａ（図７（ａ））と位相が
一致するクロック信号（図７（ｂ））がＡ／Ｄ変換器１
に供給された場合は、図７（ｄ）中実線で示すようにア
ナログＲＧＢ信号Ｓａを正確にサンプリング出力可能で
あるが、アナログＲＧＢ信号Ｓａに対して位相がずれた
クロック信号ＣＬＫ（図７（ｃ））がＡ／Ｄ変換器１に
供給された場合は、図７（ｄ）中二重鎖線で示すように
アナログＲＧＢ信号Ｓａを正確にサンプリング出力でき
なくなる。
【００１４】従って、常時最適位相でアナログＲＧＢ信
号Ｓａをサンプリング出力できるように、クロック信号
ＣＬＫの位相を移相量設定器１４で最適調整する必要が
あった。
号Ｓａをサンプリング出力できるように、クロック信号
ＣＬＫの位相を移相量設定器１４で最適調整する必要が
あった。
【００１５】更にこの移相量設定器１４で調整する移相
量は、接続される表示装置個々により異なる為、各表示
装置毎に操作者がディジタルＲＧＢ信号Ｓｄの映像を画
面上で確認しつつ最適映像が得られるように移相量を調
整する必要があり、調整作業に手間が掛かる欠点があっ
た。
量は、接続される表示装置個々により異なる為、各表示
装置毎に操作者がディジタルＲＧＢ信号Ｓｄの映像を画
面上で確認しつつ最適映像が得られるように移相量を調
整する必要があり、調整作業に手間が掛かる欠点があっ
た。
【００１６】また操作者が一旦移相量を最適値に調整し
ても、電源電圧や周囲温度の変化や経年変化等により移
相量が変化するので、再調整作業が必要な問題があっ
た。
ても、電源電圧や周囲温度の変化や経年変化等により移
相量が変化するので、再調整作業が必要な問題があっ
た。
【００１７】ちなみに、図７（ｄ）のディジタルＲＧＢ
信号Ｓｄ波形は、理解し易いようにアナログ電圧レベル
として表している。
信号Ｓｄ波形は、理解し易いようにアナログ電圧レベル
として表している。
【００１８】また図８に示す第２従来例のＲＧＢ信号変
換方法では、外部からクロック信号ＣＬＫが供給される
場合は問題ないが、ディジタルＲＧＢ信号ＳｄからＰＬ
Ｌ回路５７により位相ロックをかけてクロック信号ＣＬ
Ｋを再生する場合において、アナログＲＧＢ信号Ｓａが
輝度成分を殆ど含まず黒色に非常に近い場合や、映像の
変化が非常に少ない場合に、位相の比較対象が非常に少
ないか或いは存在しなくなるのでＰＬＬ回路５７が位相
ロックできなくなり、発振周波数が不安定となったり、
最悪の場合は発振が停止する等、信頼性が低い問題があ
った。
換方法では、外部からクロック信号ＣＬＫが供給される
場合は問題ないが、ディジタルＲＧＢ信号ＳｄからＰＬ
Ｌ回路５７により位相ロックをかけてクロック信号ＣＬ
Ｋを再生する場合において、アナログＲＧＢ信号Ｓａが
輝度成分を殆ど含まず黒色に非常に近い場合や、映像の
変化が非常に少ない場合に、位相の比較対象が非常に少
ないか或いは存在しなくなるのでＰＬＬ回路５７が位相
ロックできなくなり、発振周波数が不安定となったり、
最悪の場合は発振が停止する等、信頼性が低い問題があ
った。
【００１９】ここにおいて本発明は、調整操作が一切不
要で自律的に最適位相のディジタルＲＧＢ信号を生成出
力可能なＲＧＢ信号変換方法及び装置を提供する。
要で自律的に最適位相のディジタルＲＧＢ信号を生成出
力可能なＲＧＢ信号変換方法及び装置を提供する。
【００２０】
【課題を解決するための手段】前記課題を解決するた
め、本発明は次に列挙する新規な特徴的手法及び手段を
採用する。
め、本発明は次に列挙する新規な特徴的手法及び手段を
採用する。
【００２１】すなわち、本発明方法の特徴は、アナログ
ＲＧＢ信号（Ｓａ）に水平同期を与える水平同期信号
（Ｓｓｙ）の１ライン当たりのクロック数をＮとした
時、アナログＲＧＢ信号（Ｓａ）を水平同期信号（Ｓｓ
ｙ）に同期しかつ水平同期信号（Ｓｓｙ）の（ｎ×Ｎ）
倍（ｎは整数）の周波数でオーバーサンプリングしてサ
ンプリング信号（Ｓｓ）を生成し、サンプリング信号
（Ｓｓ）に対して水平同期信号（Ｓｓｙ）の（ｎ×Ｎ）
倍の周波数の複数の周期に対応する複数段の遅延をそれ
ぞれ施して複数の遅延サンプリング信号（Ｓｓ１，Ｓｓ
２）を生成し、サンプリング信号（Ｓｓ）及び複数の遅
延サンプリング信号（Ｓｓ１，Ｓｓ２）を水平同期信号
（Ｓｓｙ）のＮ倍の周波数に同期して出力し、サンプリ
ング信号（Ｓｓ）又は複数の遅延サンプリング信号（Ｓ
ｓ１，Ｓｓ２）のうち、水平同期信号（Ｓｓｙ）のＮ倍
の周波数に同期して、最も出現頻度の高いレベルを有す
るサンプリング信号（Ｓｓ）又は複数の遅延サンプリン
グ信号（Ｓｓ１，Ｓｓ２）のうち何れか１つをディジタ
ルＲＧＢ信号（Ｓｄ）として選択出力するＲＧＢ信号変
換方法である。
ＲＧＢ信号（Ｓａ）に水平同期を与える水平同期信号
（Ｓｓｙ）の１ライン当たりのクロック数をＮとした
時、アナログＲＧＢ信号（Ｓａ）を水平同期信号（Ｓｓ
ｙ）に同期しかつ水平同期信号（Ｓｓｙ）の（ｎ×Ｎ）
倍（ｎは整数）の周波数でオーバーサンプリングしてサ
ンプリング信号（Ｓｓ）を生成し、サンプリング信号
（Ｓｓ）に対して水平同期信号（Ｓｓｙ）の（ｎ×Ｎ）
倍の周波数の複数の周期に対応する複数段の遅延をそれ
ぞれ施して複数の遅延サンプリング信号（Ｓｓ１，Ｓｓ
２）を生成し、サンプリング信号（Ｓｓ）及び複数の遅
延サンプリング信号（Ｓｓ１，Ｓｓ２）を水平同期信号
（Ｓｓｙ）のＮ倍の周波数に同期して出力し、サンプリ
ング信号（Ｓｓ）又は複数の遅延サンプリング信号（Ｓ
ｓ１，Ｓｓ２）のうち、水平同期信号（Ｓｓｙ）のＮ倍
の周波数に同期して、最も出現頻度の高いレベルを有す
るサンプリング信号（Ｓｓ）又は複数の遅延サンプリン
グ信号（Ｓｓ１，Ｓｓ２）のうち何れか１つをディジタ
ルＲＧＢ信号（Ｓｄ）として選択出力するＲＧＢ信号変
換方法である。
【００２２】本発明装置の特徴は、アナログＲＧＢ信号
（Ｓａ）に水平同期を与える水平同期信号（Ｓｓｙ）の
１ライン当たりのクロック数をＮとした時、水平同期信
号（Ｓｓｙ）に同期しかつ水平同期信号（Ｓｓｙ）の
（ｎ×Ｎ）倍（ｎは整数）の周波数のオーバーサンプリ
ングクロック信号（３ＣＬＫ）を発生するクロック発生
手段（１０７）と、アナログＲＧＢ信号（Ｓａ）をオー
バーサンプリングクロック信号（３ＣＬＫ）に同期して
オーバーサンプリングしてアナログ／ディジタル変換
し、サンプリング信号（Ｓｓ）として出力するＡ／Ｄ変
換手段（１０１）と、サンプリング信号（Ｓｓ）をオー
バーサンプリングクロック信号（３ＣＬＫ）の複数の周
期分だけそれぞれ遅延しそれぞれ複数の遅延サンプリン
グ信号（Ｓｓ１，Ｓｓ２）として出力する複数の遅延手
段（１０２，１０３）と、サンプリング信号（Ｓｓ）及
び複数の遅延サンプリング信号（Ｓｓ１，Ｓｓ２）をオ
ーバーサンプリング周波数の（１／ｎ）倍の周波数のサ
ンプリングクロック信号（ＣＬＫ）に同期して出力する
同期出力手段（１０４）と、同期出力手段（１０４）か
ら出力されたサンプリング信号（Ｓｓ）と複数の遅延サ
ンプリング信号（Ｓｓ１，Ｓｓ２）のうち、サンプリン
グクロック（ＣＬＫ）に同期して、最も出現頻度の高い
レベルを有するサンプリング信号（Ｓｓ）又は複数の遅
延サンプリング信号（Ｓｓ１，Ｓｓ２）のうち何れか１
つをディジタルＲＧＢ信号（Ｓｄ）として選択出力する
制御手段（１０５，１０６）とを具備したＲＧＢ信号変
換装置である。
（Ｓａ）に水平同期を与える水平同期信号（Ｓｓｙ）の
１ライン当たりのクロック数をＮとした時、水平同期信
号（Ｓｓｙ）に同期しかつ水平同期信号（Ｓｓｙ）の
（ｎ×Ｎ）倍（ｎは整数）の周波数のオーバーサンプリ
ングクロック信号（３ＣＬＫ）を発生するクロック発生
手段（１０７）と、アナログＲＧＢ信号（Ｓａ）をオー
バーサンプリングクロック信号（３ＣＬＫ）に同期して
オーバーサンプリングしてアナログ／ディジタル変換
し、サンプリング信号（Ｓｓ）として出力するＡ／Ｄ変
換手段（１０１）と、サンプリング信号（Ｓｓ）をオー
バーサンプリングクロック信号（３ＣＬＫ）の複数の周
期分だけそれぞれ遅延しそれぞれ複数の遅延サンプリン
グ信号（Ｓｓ１，Ｓｓ２）として出力する複数の遅延手
段（１０２，１０３）と、サンプリング信号（Ｓｓ）及
び複数の遅延サンプリング信号（Ｓｓ１，Ｓｓ２）をオ
ーバーサンプリング周波数の（１／ｎ）倍の周波数のサ
ンプリングクロック信号（ＣＬＫ）に同期して出力する
同期出力手段（１０４）と、同期出力手段（１０４）か
ら出力されたサンプリング信号（Ｓｓ）と複数の遅延サ
ンプリング信号（Ｓｓ１，Ｓｓ２）のうち、サンプリン
グクロック（ＣＬＫ）に同期して、最も出現頻度の高い
レベルを有するサンプリング信号（Ｓｓ）又は複数の遅
延サンプリング信号（Ｓｓ１，Ｓｓ２）のうち何れか１
つをディジタルＲＧＢ信号（Ｓｄ）として選択出力する
制御手段（１０５，１０６）とを具備したＲＧＢ信号変
換装置である。
【００２３】本発明ではこのような手法及び手段を採用
したことにより、本発明は、入力された水平同期信号の
ｎ倍の周波数でアナログＲＧＢ信号をオーバーサンプリ
ングし、このオーバーサンプリングしたオーバーサンプ
リング信号を複数周期分遅延させ、これら複数の隣接す
るｎポイントの信号レベル差の組み合わせに応じて、サ
ンプリング信号又は複数の遅延サンプリング信号の内か
ら、サンプリングクロック信号に同期して、最も出現頻
度の高いサンプリング信号又は複数の遅延サンプリング
信号のうち何れか１つを選択出力することにより、自律
的に位相が最適化されたディジタルＲＧＢ信号を得るこ
とができる。
したことにより、本発明は、入力された水平同期信号の
ｎ倍の周波数でアナログＲＧＢ信号をオーバーサンプリ
ングし、このオーバーサンプリングしたオーバーサンプ
リング信号を複数周期分遅延させ、これら複数の隣接す
るｎポイントの信号レベル差の組み合わせに応じて、サ
ンプリング信号又は複数の遅延サンプリング信号の内か
ら、サンプリングクロック信号に同期して、最も出現頻
度の高いサンプリング信号又は複数の遅延サンプリング
信号のうち何れか１つを選択出力することにより、自律
的に位相が最適化されたディジタルＲＧＢ信号を得るこ
とができる。
【００２４】
【発明の実施の形態】本発明の実施の形態を図面を参照
しつつ詳細に説明する。
しつつ詳細に説明する。
【００２５】図１は本発明の実施の形態のＲＧＢ信号変
換装置のブロック図である。
換装置のブロック図である。
【００２６】ここではサンプリングクロック周波数の３
倍の周波数でオーバーサンプリングする場合、即ちｎ＝
３とした場合につき説明する。
倍の周波数でオーバーサンプリングする場合、即ちｎ＝
３とした場合につき説明する。
【００２７】図１の本実施の形態のＲＧＢ信号変換装置
のブロック図において、Ａ／Ｄ変換器１０１は、パーソ
ナルコンピュータやワークステーション等の図示しない
外部のアナログＲＧＢ信号出力機器からアナログＲＧＢ
信号Ｓａがサンプリング入力端子へ供給されており、ク
ロック供給端子φにはＰＬＬ回路１０７からオーバーサ
ンプリングクロック信号３ＣＬＫが供給されている。
のブロック図において、Ａ／Ｄ変換器１０１は、パーソ
ナルコンピュータやワークステーション等の図示しない
外部のアナログＲＧＢ信号出力機器からアナログＲＧＢ
信号Ｓａがサンプリング入力端子へ供給されており、ク
ロック供給端子φにはＰＬＬ回路１０７からオーバーサ
ンプリングクロック信号３ＣＬＫが供給されている。
【００２８】第１のＤ−ＦＦ（フリップフロップ）回路
１０２は、入力端子ＤがＡ／Ｄ変換器１０１のサンプリ
ング出力端子に接続され、クロック供給端子φにはＰＬ
Ｌ回路１０７からオーバーサンプリングクロック信号３
ＣＬＫが供給されている。第２のＤ−ＦＦ（フリップフ
ロップ）回路１０３は、入力端子Ｄが第１のＤ−ＦＦ回
路１０２のＱ出力端子に接続され、クロック供給端子φ
にはＰＬＬ回路１０７からオーバーサンプリングクロッ
ク信号３ＣＬＫが供給されている。
１０２は、入力端子ＤがＡ／Ｄ変換器１０１のサンプリ
ング出力端子に接続され、クロック供給端子φにはＰＬ
Ｌ回路１０７からオーバーサンプリングクロック信号３
ＣＬＫが供給されている。第２のＤ−ＦＦ（フリップフ
ロップ）回路１０３は、入力端子Ｄが第１のＤ−ＦＦ回
路１０２のＱ出力端子に接続され、クロック供給端子φ
にはＰＬＬ回路１０７からオーバーサンプリングクロッ
ク信号３ＣＬＫが供給されている。
【００２９】このようにしてアナログＲＧＢ信号Ｓａか
ら通常のサンプリングクロック１周期中の３点の位相に
それぞれ相当するサンプリング信号Ｓｓ，第１，第２の
遅延サンプリング信号Ｓｓ１，Ｓｓ２が抽出される。
ら通常のサンプリングクロック１周期中の３点の位相に
それぞれ相当するサンプリング信号Ｓｓ，第１，第２の
遅延サンプリング信号Ｓｓ１，Ｓｓ２が抽出される。
【００３０】ゲート回路１０４は、入力端子にそれぞれ
サンプリング信号Ｓｓ，遅延サンプリング信号Ｓｓ１，
Ｓｓ２が供給され、ＰＬＬ回路１０７から供給されるク
ロック信号ＣＬＫの立ち上がりと同時に、それぞれ信号
Ｄａ，Ｄｂ，Ｄｃとして位相を揃えて出力する。出力信
号制御回路１０５は、信号Ｄａ，Ｄｂ，Ｄｃ相互間のレ
ベル差を検出し、図５に示すようにこれらレベル差の組
み合わせに対応して、切換制御信号Ｓｃｔを出力する。
このようにして信号Ｄａ，Ｄｂ，Ｄｃの内、相互のレベ
ル差が少ない、即ち元のアナログＲＧＢ信号Ｓａとの誤
差が少ない信号を選択出力している。
サンプリング信号Ｓｓ，遅延サンプリング信号Ｓｓ１，
Ｓｓ２が供給され、ＰＬＬ回路１０７から供給されるク
ロック信号ＣＬＫの立ち上がりと同時に、それぞれ信号
Ｄａ，Ｄｂ，Ｄｃとして位相を揃えて出力する。出力信
号制御回路１０５は、信号Ｄａ，Ｄｂ，Ｄｃ相互間のレ
ベル差を検出し、図５に示すようにこれらレベル差の組
み合わせに対応して、切換制御信号Ｓｃｔを出力する。
このようにして信号Ｄａ，Ｄｂ，Ｄｃの内、相互のレベ
ル差が少ない、即ち元のアナログＲＧＢ信号Ｓａとの誤
差が少ない信号を選択出力している。
【００３１】切換器１０６は、入力された信号Ｄａ，Ｄ
ｂ，Ｄｃの何れか１つをディジタルＲＧＢ信号Ｓｄとし
て、切換制御信号Ｓｃｔに応じて選択出力する。
ｂ，Ｄｃの何れか１つをディジタルＲＧＢ信号Ｓｄとし
て、切換制御信号Ｓｃｔに応じて選択出力する。
【００３２】位相比較器１０８は、外部の図示しない映
像出力機器から入力された水平同期信号Ｓｓｙと（１／
Ｎ）分周器１１２の出力信号との位相を比較し、ループ
フィルタ１０９に位相誤差信号Ｓｅｒを出力する。ここ
でＮとは、図示しない映像出力機器の水平同期信号Ｓｓ
ｙの１周期当たりのクロック数である。
像出力機器から入力された水平同期信号Ｓｓｙと（１／
Ｎ）分周器１１２の出力信号との位相を比較し、ループ
フィルタ１０９に位相誤差信号Ｓｅｒを出力する。ここ
でＮとは、図示しない映像出力機器の水平同期信号Ｓｓ
ｙの１周期当たりのクロック数である。
【００３３】ループフィルタ１０９は、入力される位相
誤差信号Ｓｅｒを漏洩積分回路等により平滑化し、制御
電圧Ｖｃｔを出力する。
誤差信号Ｓｅｒを漏洩積分回路等により平滑化し、制御
電圧Ｖｃｔを出力する。
【００３４】ＶＣＯ１１０は、ループフィルタ１０９か
ら出力される制御電圧Ｖｃｔが入力され、制御電圧Ｖｃ
ｔに対応した周波数３ｆｃのオーバーサンプリングクロ
ック信号３ＣＬＫを発振出力する。
ら出力される制御電圧Ｖｃｔが入力され、制御電圧Ｖｃ
ｔに対応した周波数３ｆｃのオーバーサンプリングクロ
ック信号３ＣＬＫを発振出力する。
【００３５】（１／３）分周器１１１は、オーバーサン
プリングクロック信号３ＣＬＫを（１／３）分周し、周
波数ｆｃのサンプリングクロック信号ＣＬＫを生成出力
する。
プリングクロック信号３ＣＬＫを（１／３）分周し、周
波数ｆｃのサンプリングクロック信号ＣＬＫを生成出力
する。
【００３６】次に信号変換動作を説明する。
【００３７】図１及び図３において、Ａ／Ｄ変換器１０
１のサンプリング入力端子に入力されたアナログＲＧＢ
信号Ｓａ（図３（ａ））は、水平同期信号Ｓｓｙの３Ｎ
倍（Ｎ：クロック数）の周波数３ｆｃであるオーバーサ
ンプリングクロック信号３ＣＬＫ（図３（ｂ））でサン
プリングされてサンプリング信号Ｓｓ（図３（ｃ））と
して出力される。
１のサンプリング入力端子に入力されたアナログＲＧＢ
信号Ｓａ（図３（ａ））は、水平同期信号Ｓｓｙの３Ｎ
倍（Ｎ：クロック数）の周波数３ｆｃであるオーバーサ
ンプリングクロック信号３ＣＬＫ（図３（ｂ））でサン
プリングされてサンプリング信号Ｓｓ（図３（ｃ））と
して出力される。
【００３８】サンプリング信号Ｓｓは、周波数３ｆｃの
サンプリングクロック信号３ＣＬＫの１周期分に相当す
る遅延を第１，第２のＤ−ＦＦ回路１０２，１０３で加
えられ、それぞれ遅延サンプリング信号Ｓｓ１，Ｓｓ２
（図３（ｄ），（ｅ））として出力される。ちなみに、
サンプリング信号Ｓｓ，遅延サンプリング信号Ｓｓ１，
Ｓｓ２は何れも実際はディジタル二進値であるが、図３
では理解し易いようにアナログ電圧レベルとして表して
いる。サンプリング信号Ｓｓ，遅延サンプリング信号Ｓ
ｓ１，Ｓｓ２はゲート回路１０４へ供給されるサンプリ
ングクロック信号ＣＬＫの立ち上がりと共に出力されて
位相を揃えられ、それぞれ信号Ｄａ，Ｄｂ，Ｄｃとして
出力される。この信号Ｄａ，Ｄｂ，Ｄｃは出力信号制御
回路１０５へ供給される。図２は出力信号制御回路のブ
ロック図である。
サンプリングクロック信号３ＣＬＫの１周期分に相当す
る遅延を第１，第２のＤ−ＦＦ回路１０２，１０３で加
えられ、それぞれ遅延サンプリング信号Ｓｓ１，Ｓｓ２
（図３（ｄ），（ｅ））として出力される。ちなみに、
サンプリング信号Ｓｓ，遅延サンプリング信号Ｓｓ１，
Ｓｓ２は何れも実際はディジタル二進値であるが、図３
では理解し易いようにアナログ電圧レベルとして表して
いる。サンプリング信号Ｓｓ，遅延サンプリング信号Ｓ
ｓ１，Ｓｓ２はゲート回路１０４へ供給されるサンプリ
ングクロック信号ＣＬＫの立ち上がりと共に出力されて
位相を揃えられ、それぞれ信号Ｄａ，Ｄｂ，Ｄｃとして
出力される。この信号Ｄａ，Ｄｂ，Ｄｃは出力信号制御
回路１０５へ供給される。図２は出力信号制御回路のブ
ロック図である。
【００３９】図２に示すように、信号Ｄａ，Ｄｂは減算
器１５１に供給され、その差成分（Ｄａ−Ｄｂ）が出力
される。さらにこの差成分は絶対値回路１５３により差
成分の絶対値の信号Ｄｄとして比較器１５５に入力され
る。比較器１５５は信号Ｄｄと基準値保持部１５７の基
準値Ｄｒとを比較し信号Ｄｆとして出力する。
器１５１に供給され、その差成分（Ｄａ−Ｄｂ）が出力
される。さらにこの差成分は絶対値回路１５３により差
成分の絶対値の信号Ｄｄとして比較器１５５に入力され
る。比較器１５５は信号Ｄｄと基準値保持部１５７の基
準値Ｄｒとを比較し信号Ｄｆとして出力する。
【００４０】同様に、信号Ｄｂ，Ｄｃは減算器１５２に
供給され、その差成分（Ｄｂ−Ｄｃ）が出力される。さ
らにこの差成分は絶対値回路１５４により差成分の絶対
値の信号Ｄｅとして比較器１５６に供給される。比較器
１５６は信号Ｄｅと基準値保持部１５７の基準値Ｄｒと
を比較し信号Ｄｇとして出力する。選択回路１５８は、
図５に一例を示すように、信号Ｄｆ，Ｄｇの値に応じて
切換制御信号Ｓｃｔを出力する。図５は出力信号制御回
路１０５の切換条件表の例である。この切換条件表は、
信号Ｄａと信号Ｄｂとのレベル差（Ｄｄ）及び信号Ｄｂ
と信号Ｄｃとのレベル差（Ｄｅ）をそれぞれ基準値Ｄｒ
と比較し、これらレベル差（Ｄｄ，Ｄｅ）のうち基準値
Ｄｒより小さいものを抽出する。このようにして抽出し
たレベル差の少ない信号（Ｄｄ，Ｄｅ）の元となる何れ
か１つの信号Ｄａ，Ｄｂ，Ｄｃを選択出力するようにし
たので、サンプリング誤差の少ないサンプリング点のレ
ベルが選択出力される。
供給され、その差成分（Ｄｂ−Ｄｃ）が出力される。さ
らにこの差成分は絶対値回路１５４により差成分の絶対
値の信号Ｄｅとして比較器１５６に供給される。比較器
１５６は信号Ｄｅと基準値保持部１５７の基準値Ｄｒと
を比較し信号Ｄｇとして出力する。選択回路１５８は、
図５に一例を示すように、信号Ｄｆ，Ｄｇの値に応じて
切換制御信号Ｓｃｔを出力する。図５は出力信号制御回
路１０５の切換条件表の例である。この切換条件表は、
信号Ｄａと信号Ｄｂとのレベル差（Ｄｄ）及び信号Ｄｂ
と信号Ｄｃとのレベル差（Ｄｅ）をそれぞれ基準値Ｄｒ
と比較し、これらレベル差（Ｄｄ，Ｄｅ）のうち基準値
Ｄｒより小さいものを抽出する。このようにして抽出し
たレベル差の少ない信号（Ｄｄ，Ｄｅ）の元となる何れ
か１つの信号Ｄａ，Ｄｂ，Ｄｃを選択出力するようにし
たので、サンプリング誤差の少ないサンプリング点のレ
ベルが選択出力される。
【００４１】このように構成された出力信号制御回路１
０５は、一種の多数決回路を構成しており、信号Ｄａと
信号Ｄｂとのレベル差及び信号Ｄｂと信号Ｄｃとのレベ
ル差を検出し、このレベル差が基準値Ｄｒより小さい、
即ち他のオーバーサンプリング点での信号レベルとの差
が小さい何れか１つの信号Ｄａ，Ｄｂ，Ｄｃを選択出力
するようになっている。
０５は、一種の多数決回路を構成しており、信号Ｄａと
信号Ｄｂとのレベル差及び信号Ｄｂと信号Ｄｃとのレベ
ル差を検出し、このレベル差が基準値Ｄｒより小さい、
即ち他のオーバーサンプリング点での信号レベルとの差
が小さい何れか１つの信号Ｄａ，Ｄｂ，Ｄｃを選択出力
するようになっている。
【００４２】信号Ｄａ，Ｄｂ，Ｄｃはそれぞれ切換器１
０６に供給されており、切換制御信号Ｓｃｔに応じて何
れかがディジタルＲＧＢ信号Ｓｄとして選択出力され
る。
０６に供給されており、切換制御信号Ｓｃｔに応じて何
れかがディジタルＲＧＢ信号Ｓｄとして選択出力され
る。
【００４３】図４（ａ）〜（ｆ）に、サンプリングクロ
ック信号、信号Ｄａ，Ｄｂ，Ｄｃ、切換制御信号Ｓｃｔ
及びこの切換制御信号Ｓｃｔで制御された切換器１０６
の出力信号であるディジタルＲＧＢ信号Ｓｄを示す。ち
なみに図４（ｂ），（ｃ），（ｄ）の信号Ｄａ，Ｄｂ，
Ｄｃ及び図４（ｅ）切換制御信号Ｓｃｔは、実際はディ
ジタル二進値であるが、ここでは理解し易いようにアナ
ログ電圧レベルの大小として表している。
ック信号、信号Ｄａ，Ｄｂ，Ｄｃ、切換制御信号Ｓｃｔ
及びこの切換制御信号Ｓｃｔで制御された切換器１０６
の出力信号であるディジタルＲＧＢ信号Ｓｄを示す。ち
なみに図４（ｂ），（ｃ），（ｄ）の信号Ｄａ，Ｄｂ，
Ｄｃ及び図４（ｅ）切換制御信号Ｓｃｔは、実際はディ
ジタル二進値であるが、ここでは理解し易いようにアナ
ログ電圧レベルの大小として表している。
【００４４】本実施の形態のＲＧＢ信号変換方法及び装
置は、このようにしてサンプリングクロック信号ＣＬＫ
の１周期中にサンプリングされた複数の信号Ｄａ，Ｄ
ｂ，Ｄｃの中から、最適位相のディジタルＲＧＢ信号Ｓ
ｄを自律的に選択出力することができる。
置は、このようにしてサンプリングクロック信号ＣＬＫ
の１周期中にサンプリングされた複数の信号Ｄａ，Ｄ
ｂ，Ｄｃの中から、最適位相のディジタルＲＧＢ信号Ｓ
ｄを自律的に選択出力することができる。
【００４５】尚、上記実施の形態では、サンプリングク
ロック信号ＣＬＫの３倍の周波数３ｆｃのオーバーサン
プリングクロック信号３ＣＬＫでＲＧＢ信号入力Ｓａを
サンプリングし、かつ２（＝３（倍の周波数）−１）段
の遅延を施す構成としたが、周波数は任意かつＤ−ＦＦ
回路による遅延段数は任意である。周波数が高く遅延段
数が多いほどサンプリング点が多くなるので変換精度は
向上するが、追随速度や作製コストとの兼ね合いから、
最適な周波数及び遅延段数を選択することが望ましい。
ロック信号ＣＬＫの３倍の周波数３ｆｃのオーバーサン
プリングクロック信号３ＣＬＫでＲＧＢ信号入力Ｓａを
サンプリングし、かつ２（＝３（倍の周波数）−１）段
の遅延を施す構成としたが、周波数は任意かつＤ−ＦＦ
回路による遅延段数は任意である。周波数が高く遅延段
数が多いほどサンプリング点が多くなるので変換精度は
向上するが、追随速度や作製コストとの兼ね合いから、
最適な周波数及び遅延段数を選択することが望ましい。
【００４６】又、周波数ｆｃのｎ倍の周波数ｎ・ｆｃで
サンプリングする際に、（ｎ−１）段の遅延を施してサ
ンプリングクロック信号１波形のｎ箇所のサンプリング
信号の中から最適位相のサンプリング信号を選択してい
るが、ｎ個より少ない任意段数の遅延段数でも構わな
い。
サンプリングする際に、（ｎ−１）段の遅延を施してサ
ンプリングクロック信号１波形のｎ箇所のサンプリング
信号の中から最適位相のサンプリング信号を選択してい
るが、ｎ個より少ない任意段数の遅延段数でも構わな
い。
【００４７】更に、遅延回路としてＤ−ＦＦ回路１０
２，１０３を用いたが、サンプリングクロック信号ＣＬ
Ｋに同期した遅延処理を加える機能を持つ他の回路素子
に置換しても勿論構わない。ゲート回路１０４について
も複数の入力信号の位相を揃えてサンプリングクロック
信号ＣＬＫに同期して出力する機能を持つ他の回路素子
を用いても良い。
２，１０３を用いたが、サンプリングクロック信号ＣＬ
Ｋに同期した遅延処理を加える機能を持つ他の回路素子
に置換しても勿論構わない。ゲート回路１０４について
も複数の入力信号の位相を揃えてサンプリングクロック
信号ＣＬＫに同期して出力する機能を持つ他の回路素子
を用いても良い。
【００４８】
【発明の効果】以上のような構成を採用したことによ
り、本発明のＲＧＢ信号変換方法及び装置は、次に列挙
するような効果を発揮する。
り、本発明のＲＧＢ信号変換方法及び装置は、次に列挙
するような効果を発揮する。
【００４９】第１点として、アナログＲＧＢ信号を水平
同期信号の整数倍の周波数でサンプリングしてＡ／Ｄ変
換し、これにより得られたサンプリングクロック１周期
中の複数のサンプル点から最適位相のディジタルＲＧＢ
信号を自律的に選択出力するので、従来不可欠であった
操作者によるＰＬＬ回路の移相量設定器の調整作業が不
要な利点がある。
同期信号の整数倍の周波数でサンプリングしてＡ／Ｄ変
換し、これにより得られたサンプリングクロック１周期
中の複数のサンプル点から最適位相のディジタルＲＧＢ
信号を自律的に選択出力するので、従来不可欠であった
操作者によるＰＬＬ回路の移相量設定器の調整作業が不
要な利点がある。
【００５０】第２点として、電源電圧や周囲温度の変化
や経年変化が発生しても最適位相のディジタルＲＧＢ信
号を自律的に追随して選択出力するので、ＰＬＬ回路の
位相量設定器の調整作業が不要な利点がある。
や経年変化が発生しても最適位相のディジタルＲＧＢ信
号を自律的に追随して選択出力するので、ＰＬＬ回路の
位相量設定器の調整作業が不要な利点がある。
【００５１】第３点として、ＰＬＬ回路を用いてアナロ
グＲＧＢ信号に直接位相ロックをかけてクロック信号を
再生する方式と比較して、アナログＲＧＢ信号が輝度成
分を殆ど含まず黒色に非常に近い場合や、映像の変化が
非常に少ない場合でも、確実にサンプリングクロック信
号を再生できる利点がある。
グＲＧＢ信号に直接位相ロックをかけてクロック信号を
再生する方式と比較して、アナログＲＧＢ信号が輝度成
分を殆ど含まず黒色に非常に近い場合や、映像の変化が
非常に少ない場合でも、確実にサンプリングクロック信
号を再生できる利点がある。
【図１】本発明の実施の形態のＲＧＢ信号変換装置のブ
ロック図である。
ロック図である。
【図２】出力信号制御回路のブロック図である。
【図３】本実施の形態のＲＧＢ信号変換装置の各部波形
図である。
図である。
【図４】本実施の形態のＲＧＢ信号変換装置の別の部位
の各部波形図である。
の各部波形図である。
【図５】出力信号制御回路の切換条件表の一例である。
【図６】第１従来例のＲＧＢ信号変換装置のブロック図
である。
である。
【図７】第１従来例のＲＧＢ変換装置の各部波形図であ
る。
る。
【図８】第２従来例のＲＧＢ信号変換装置のブロック図
である。
である。
１，５１，１０１ Ａ／Ｄ変換器 ．０２ 第１のＤ−ＦＦ回路 １０３ 第２のＤ−ＦＦ回路 １０４ ゲート回路 １０５ 出力信号制御回路 １０６ 切換器 ７，５７，１０７ ＰＬＬ回路 ８， １０８ 位相比較器 ９， １０９ ループフィルタ １０， １１０ ＶＣＯ １１１ （１／３）分周器 １２， １１２ （１／Ｎ）分周器 １５１，１５２ 減算器 １５３，１５４ 絶対値回路 １５５，１５６ 比較器 １５７ 基準値保持部 １５８ 選択回路 １３ 移相器 １４ 移相量設定器 ５８ スイッチ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｎ 9/64 Ｈ０３Ｍ 1/12 Ｃ // Ｈ０３Ｍ 1/12 (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/00 G09G 5/12 G09G 5/18 G09G 5/391 H04N 9/64 H03M 1/12
Claims (5)
- 【請求項１】 アナログＲＧＢ信号に水平同期を与える
水平同期信号の１ライン当たりのクロック数をＮとした
時、 前記アナログＲＧＢ信号を前記水平同期信号に同期しか
つ前記水平同期信号の（ｎ×Ｎ）倍（ｎは整数）の周波
数でオーバーサンプリングしてサンプリング信号を生成
し、 前記サンプリング信号に対して前記水平同期信号の（ｎ
×Ｎ）倍の周波数の複数の周期に対応する複数段の遅延
をそれぞれ施して複数の遅延サンプリング信号を生成
し、 前記サンプリング信号及び前記複数の遅延サンプリング
信号を前記水平同期信号のＮ倍の周波数に同期して出力
し、前記サンプリング信号と前記複数の遅延サンプリング信
号のうち、前記水平同期信号のＮ倍の周波数に同期し
て、最も出現頻度の高いレベルを有する前記サンプリン
グ信号又は前記複数の遅延サンプリング信号のうち何れ
か１つをディジタルＲＧＢ信号として選択出力する こと
を特徴とするＲＧＢ信号変換方法。 - 【請求項２】 アナログＲＧＢ信号に水平同期を与える
水平同期信号の１ライン当たりのクロック数をＮとした
時、 前記水平同期信号に同期しかつ前記水平同期信号の（ｎ
×Ｎ）倍（ｎは整数）の周波数のオーバーサンプリング
クロック信号を発生するクロック発生手段と、 前記アナログＲＧＢ信号を前記オーバーサンプリングク
ロック信号に同期してオーバーサンプリングしてアナロ
グ／ディジタル変換し、サンプリング信号として出力す
るＡ／Ｄ変換手段と、 前記サンプリング信号を前記オーバーサンプリングクロ
ック信号の複数の周期分だけそれぞれ遅延しそれぞれ複
数の遅延サンプリング信号として出力する複数の遅延手
段と、 前記サンプリング信号及び前記複数の遅延サンプリング
信号を前記オーバーサンプリング周波数の（１／ｎ）倍
の周波数のサンプリングクロック信号に同期して出力す
る同期出力手段と、 前記同期出力手段から出力された前記サンプリング信号
と前記複数の遅延サンプ リング信号のうち、前記サンプ
リングクロック信号に同期して、最も出現頻度の高いレ
ベルを有する前記サンプリング信号又は前記複数の遅延
サンプリング信号のうち何れか１つをディジタルＲＧＢ
信号として選択出力する制御手段とを具備したことを特
徴とするＲＧＢ信号変換装置。 - 【請求項３】 アナログＲＧＢ信号に水平同期を与える
水平同期信号の１ライン当たりのクロック数をＮとした
時、 前記水平同期信号に同期しかつ前記水平同期信号の（ｎ
×Ｎ）倍（ｎは整数）の周波数のオーバーサンプリング
クロック信号を発生するクロック発生手段と、 前記アナログＲＧＢ信号を前記オーバーサンプリングク
ロック信号に同期してオーバーサンプリングしてアナロ
グ／ディジタル変換し、サンプリング信号として出力す
るＡ／Ｄ変換器と、 前記サンプリング信号を前記オーバーサンプリングクロ
ック信号の複数の周期分だけそれぞれ遅延しそれぞれ複
数の遅延サンプリング信号として出力する複数のフリッ
プフロップ回路と、 前記サンプリング信号及び前記複数の遅延サンプリング
信号を前記オーバーサンプリングクロック信号の（１／
ｎ）倍の周波数のサンプリングクロック信号に同期して
出力するゲート回路と、 前記ゲート回路から出力された前記サンプリング信号及
び前記複数の遅延サンプリング信号が入力され、前記ゲ
ート回路から出力された前記サンプリング信号及び前記
複数の遅延サンプリング信号のうち、前記サンプリング
クロック信号に同期して、最も出現頻度の高いレベルを
有する前記サンプリング信号又は前記複数の遅延サンプ
リング信号のうち何れか１つを選択する切換制御信号を
生成出力する制御手段と、 前記切換制御信号の出力に応じて、前記ゲート回路を通
過した前記サンプリング信号及び前記複数の遅延サンプ
リング信号のうち何れか一つをディジタルＲＧＢ信号と
して選択出力する切換器とを具備したことを特徴とする
ＲＧＢ信号変換装置。 - 【請求項４】 前記クロック発生手段は、 前記水平同期信号の（ｎ×Ｎ）倍の周波数のサンプリン
グクロック信号を発振出 力する電圧制御発振回路と、 前記オーバーサンプリングクロック信号を（１／ｎ）分
周出力する（１／ｎ）分周器と、 前記（１／ｎ）分周器の出力と外部から入力された水平
同期信号との位相を比較し前記電圧制御発振回路へ発振
周波数及び発振位相の制御信号を出力する位相比較器と
を具備することを特徴とする請求項２又は３記載のＲＧ
Ｂ信号変換装置。 - 【請求項５】 前記制御手段は、 前記サンプリング信号と前記複数の遅延サンプリング信
号とのそれぞれの差成分の絶対値を演算する複数の減算
器と、前記複数の減算器の出力信号の組み合わせに対応
して最も出現頻度の高いレベルを有する前記サンプリン
グ信号又は前記複数の遅延サンプリング信号のうち何れ
か１つを選択する切換制御信号を出力する選択回路とを
具備することを特徴とする請求項２，３又は４記載のＲ
ＧＢ信号変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9268715A JP3022438B2 (ja) | 1997-10-01 | 1997-10-01 | Ｒｇｂ信号変換方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9268715A JP3022438B2 (ja) | 1997-10-01 | 1997-10-01 | Ｒｇｂ信号変換方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11109935A JPH11109935A (ja) | 1999-04-23 |
| JP3022438B2 true JP3022438B2 (ja) | 2000-03-21 |
Family
ID=17462356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9268715A Expired - Fee Related JP3022438B2 (ja) | 1997-10-01 | 1997-10-01 | Ｒｇｂ信号変換方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3022438B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008120599A1 (ja) | 2007-03-30 | 2008-10-09 | Idemitsu Kosan Co., Ltd. | 潤滑油組成物 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7719529B2 (en) | 2004-09-28 | 2010-05-18 | Honeywell International Inc. | Phase-tolerant pixel rendering of high-resolution analog video |
-
1997
- 1997-10-01 JP JP9268715A patent/JP3022438B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008120599A1 (ja) | 2007-03-30 | 2008-10-09 | Idemitsu Kosan Co., Ltd. | 潤滑油組成物 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11109935A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0129532B1 (ko) | 클럭 신호 발생 시스템 | |
| JPH0946546A (ja) | ビデオ表示装置 | |
| JPS6199481A (ja) | 自動位相制御回路 | |
| US8233092B2 (en) | Video signal processing device | |
| US6795124B1 (en) | External synchronization system using composite synchronization signal and camera system using the same | |
| KR100315246B1 (ko) | 디지털 표시 장치용 위상 동기 루프 회로 | |
| JPH10319932A (ja) | ディスプレイ装置 | |
| JP3022438B2 (ja) | Ｒｇｂ信号変換方法及び装置 | |
| US6741289B1 (en) | Technique to stabilize the chrominance subcarrier generation in a line-locked digital video system | |
| JP4707546B2 (ja) | 位相同期ループ回路 | |
| US6573944B1 (en) | Horizontal synchronization for digital television receiver | |
| KR100317289B1 (ko) | 디지털 티브이의 동기신호 보정장치 | |
| JP3304031B2 (ja) | ゲンロック装置 | |
| KR100907100B1 (ko) | 영상 수평 동기신호에 대한 도트 클록신호 발생장치 | |
| JP2801611B2 (ja) | 垂直同期回路 | |
| JPH0254680A (ja) | 画像信号用同期回路 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JPH07175437A (ja) | フラットディスプレイ用クロック再生回路 | |
| JPH1141623A (ja) | クロック生成回路 | |
| JP3518317B2 (ja) | 画像表示装置におけるドットクロック自動再生装置 | |
| JP3085505B2 (ja) | スキュー対応ｐｌｌ回路 | |
| KR950001186Y1 (ko) | 시간축 보정 안정화회로 | |
| JP2969889B2 (ja) | 映像信号のカラー位相引込回路 | |
| JPH09215005A (ja) | 標本化信号処理装置 | |
| JP2508443B2 (ja) | サンプリングレ−ト変換回路のクロック同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991214 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |