JPH03175738A - 位相同期クロック生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオ信号の水平同期信号に位相同期したク
ロックを生成する装置に関し、特にＶＴＲの再生信号の
様にスキュー歪み（不連続な信号〉を含むビデオ信号の
位相同期クロック生成装置に関する。

〔従来の技術〕

従来、この種の位相同期クロック生成装置として、Ｐ　
Ｌ　Ｌ　（Ｐｈａｓｅ　１ｏｃｋｅｄ　１ｏｏｐ）が用
いられている。例えば、論文ｒＳ−ＶＨ８方式ＶＣＲＶ
ＣＤＳｌｏｏＯＪ　、ＮＥＣ技報　ｖｏｌ、４１Ｎｏ、
３／１９８８．６２〜６９頁参照。

第５図は従来のＰＬＬを用いた位相同期クロック生成装
置の構成を示すブロック図である。図において、１１は
ビデオ信号を入力とする水平同期分離回路、１２ａは水
平同期分離回路１１の出力を第一の入力とする位相比較
回路、１３は位相比較回路１２ａの出力を入力とするロ
ーパスフィルタＬ　Ｐ　Ｆ　（ｌｏｗ　ｐａｓｓ　ｆｔ
１ｔｅｒ）　、　１４はＬＰＦｌ３の出力を入力とする
電圧制御発振器ＶＣＯ（ｖｏｌｔａｇｅ　ｃｏｎｔｒｏ
ｌｌｅｄ　ｏｓｃｉｌｌａｔｏｒ）　、１５　ａはＶＣ
Ｏ１４の出力を入力とする分周器であり、分周器１５ａ
の出力を位相比較回路１２ａの第二の入力とし、ＶＣＯ
１４の出力をクロック出力としている。

３− 第６図は第５図の各部の波形図を示す。水平同期分離回
路１１は入力されたビデオ信号の水平同期信号（以下Ｈ
８という）を分離して出力し、後段の位相比較回路１２
ａとＬＰＦ　１３とＶＣＯ１４と分周器１５ａにより構
成されるＰＬＬによって、Ｈ８のｎ倍（ｎ：クロックの
逓倍数〉の発振周波数のクロック（以下ｎｆＨという）
を生晒する。水平同期信号Ｈ８とクロックｎｆＨの位相
同期がとれている場合、Ｈ８とｎｆＨを１　／　ｎ分周
して得られる分周器１５ａの出力ｆＨの位相も同期して
おり、位相比較回路１２ａの出力は一定となり、ＶＣＯ
１４の発振は安定する。

第６図では位相比較器＠　１２　ａとして、ｆＨを一次
ＬＰＦによってのこぎり波に変換し、Ｈ８がハイレベル
の間、そののこぎり波を出力する方式のものを用いた場
合を示しである。また、この場合、■Ｃ○１４は、入力
電圧が低い程、発振周波数が高くなるものを用い、ＬＰ
Ｆｌ　３は位相比較回路５２の出力を平滑している。Ｈ
８とｎｆＨの位相同期がずれて、Ｈ８がｆＨよりも速く
なった場合、位相比較回路１２ａではのこぎり波の電圧
の低い部分を出力するのでＬＰＦｌ３の出力電圧が低下
し、ＶＣＯ１４の発振周波数を高くし、ＨＳとｎｆ、１
が位相同期する様にフィードバックがかかる。ＨＳがｆ
Ｈより遅くなった場合は、この逆の動作をする。

ところで、ＶＨＳフォーマット等のＶＴＲの再生信号は
、複数の再生ヘッドからの信号を切り換えているので、
ヘッド切換時に信号の不連続点くこれを一般にスキュー
歪み）というを生じる。

例えば、第７図に示す様にヘッド（１〉の再生信号に対
し、ヘッド（２〉の再生信号が遅れている場合に、ヘッ
ド（１）からヘッド（２）に切換えた時のＨ８の間隔が
ヘッド切換時のラインだけ長くなる。その後、Ｈ８の間
隔は元に戻るが、Ｈ８とｆＨの位相がずれているため位
相比較器１２ａではＨ８がｆＨより遅れたと判断し、Ｖ
ＣＯ１４の発振周波数を低くし、Ｈ８とｆｕが位相同期
する様にフィードバッグをかけることになる。この位相
同期状態に戻るまでに通常１０数ラインの期間５− を要する。

〔発明が解決しようとする課題〕

上述した従来の位相同期クロック生成装置はＰＬＬを用
いているが、分周器を固定位相で行なう様にしているた
め、スキュー歪みによって位相同期がずれた場合、元の
位相同期状態に戻るまでに１０数ラインの期間を要し、
その間モニタ上に同期のずれた画面を再生してしまうと
いう欠点がある。

本発明の目的は、このような問題を解決し、スキュー検
出手段と分周位相制御手段とにより、スキュー歪みを検
出して分周器の分周位相を変えて、Ｈ８とｆｕの位相ず
れを急速に補正できるようにした位相同期クロック生成
装置を提供することにある。

〔課題を解決するための手段〕

本発明の構成は、ビデオ信号を入力し水平同期信号を分
離して出力する水平同期分離回路と、この水平同期分離
回路の水平同期信号出力および分周出力を入力して位相
比較する位相比較回路と、６一 この位相比較回路の出力を入力してその低域成分を出力
するローパスフィルタと、このローパスフィルタの出力
を入力とする電圧制御発振器と、この電圧制御発振器の
出力を入力して前記分周出力を出力する分周器とを備え
、前記電圧制御発振器の出力をクロック出力とする位相
同期クロック生成装置において、前記水平同期分離回路
の出力を入力し前記水平同期信号が所定タイミング範囲
からずれた時スキュー検出信号を出力するスキュー検出
器と、前記分周器に付加され分周位相を制御する手段と
を備え、前記スキュー検出信号を前記分周器の分周位相
制御手段と前記位相比較回路の制御入力とすることを特
徴とする。

本発明において、分周器の分周位相制御手段に、前記分
周器のプリセット入力またはリセット入力が入力された
ものであることもでき、また分周器が、カウンタと、こ
のカウンタの出力を入力とするデータラッチ群とを有し
、このデータラッチ群の出力を前記カウンタのデータ入
力とし、前記分周器の分周位相制御手段に前記カウンタ
のロード入力を用いたものであることもできる。

〔実施例〕

次に、本発明について図面を参照して説明する。

第］−図は本発明による位相同期クロック生成装置の一
実施例のブロック図である。図において、コ、１−はビ
デオ信号を入力とする水平同期分離回路、１２は水平同
期分離回路１１−の出力を第一の入力とする位相比較回
路、］−３は位相比較回路１−２の出力を入力とするＬ
　Ｐ　Ｆ、１４はＬ　Ｐ　Ｆ　１３の出力を入力とする
ｖＣＯ２１５は■Ｃ○１４の出力を入力とする分周器で
あり、この分周器１５の出力を位相比較回路１２の第２
の入力とし、ＶＣＯ１４の出力をクロック出力としてい
る。また、水平同期分離回路１１の出力をスキュー検出
器１６に入力して、このスキュー検出器上６の出力を分
周器１５の分周位相制御入力と、位相比較回路１２の制
御入力としている。

ここで位相比較回路１２と、ＬＰＦ１３と、ＶＣ○１４
と、分周器１５によって構成されるＰＬＬは、第５図と
同じ動作を行なう。

スキニー検出器１６は、例えばＨ８の前縁を検出する手
段と、カウンタと、比較器とにより構成され、第２図に
示すようにＨＳの前縁を検出しく以下Ｈ８検出信号とい
う）、］、つのＨ８検出信号と次のＨ８検出信号までの
期間をカウントする。ここで位相同期クロックが９１０
　ｆ　ｏを生成する場合、そのカウンタ値が９０６〜９
１４（９１０±４）以外のときにＨ３検出がされた場合
、スキュー検出信号を出力するように動作する。

分周器１５は、カウンタを用いて構成されｎｆＨクロッ
クを９１０周期で０〜９０９までカウントし、カウンタ
値が２２７〜６８２の間ｆ＋−＋をロウレベルとし、そ
れ以外の時に、ハイレベルとする。また、分周位相制御
手段としてカウンタのリセット手段を有している。

また、位相比較回路１２は制御入力によって位相比較を
ストップする手段を有し、そしてＨ８とｆＨの位相同期
がとれている場合、Ｈ８の前縁とタイミングの一致する
分周器１５のカウンタ値がＯになる様に系全体を調整し
ておく必要がある。

この場合、ビデオ入力にスキスー歪みがあると、スキニ
ー検出器］−６でそれを検出し、スキュー検出信号を出
力するために、第３図に示した様に分周器］５はリセッ
トされ、ｆｏの位相は元の状態に戻る。すなわち、Ｈ８
の前縁と分周器１６のカウンタの値のＯになるタイミン
グが一致している。なお、この時位相比較回路１２の動
作をストップさせるので、ＰＬＬに対する影響を軽減し
、位相同期クロック生成を安定させられる。

第４図は第１図の分周器１５の構成例を示すブロック図
である。図において、４１はｎ　ｆ　＋、をクロック入
力とするカウンタ、４２はカウンタ４］の出力を入力と
するｆＨ・リセット生成器、ｆ　！１　・リセット生成
器４２のｆＩＩ出力を分周器１５のｆＨ出力とし、リセ
ット出力をカウンタ４１のリセット入力とし、４３はカ
ウンタ４１の出力をデータ入力としＨＳ検出信号をクロ
ック入力とするプーララッチ群であり、データラッチ群
０ ４３の出力をカウンタ４１のデータ入力とし、スキュー
検出信号をデータラッチ群４３の制御入力と、カウンタ
４１のロード入力としている。

この回路で、カウンタ４１はｎｆＨを９１０周期でＯ〜
９０９までカウントし、ｆＨ・リセット生成回路４２で
は、例えばカウンタ値が２２７〜６８２の間ｆｕをロウ
レベルとし、それ以外のときにハイレベルとする。そし
て、カウンタ値が９１０になるタイミングでリセット信
号を出力し、カウンタ４１をリセットする。

一方、データラッチ群４３では、スキュー検出信号が出
力されないとき、Ｈ８検出信号の出力されるタイミング
でカウンタ４１の出力をラッチし、スキュー検出信号が
出力されたときは、ラッチをしない。そしてスキュー検
出信号が出力された時、データラッチ群４３の出力をカ
ウンタ４１にデータロードする。

このようにしてＨ８とｆＨの位相同期がとれているとき
の分周器１５のカウンタ値をデータラッチ群４３に保持
しておくため、第１図と同様、ビデオ入力にスキュー歪
みがあると、分周器１５の内部状態をただちに元の状態
に戻すため、位相同期クロック生成を安定させられる。

また、第４図の場合、第１図で必要であったＨ８とｆＩ
（の位相同期がとれている場合のＨＳの前縁とタイミン
グの一致する分周器１５のカウンタ値をＯにする調整が
不要になるというメリットがある。

〔発明の効果〕 以上説明したように本発明は、スキュー検出器と分周位
相制御手段とを有し、スキュー歪みを検出し、分周器の
分周位相をかえてＨ８とｆｎの位相ずれを小さくする事
によって、スキュー歪みのＰＬＬに対する影響を軽減し
、位相同期クロック生成を安定させる事ができ、モニタ
上に再生される画面の同期のずれを低減できるという効
果がある。

【図面の簡単な説明】

第１図は本発明による位相同期クロック生成装置の一実
施例のブロック図、第２図は第１図のスキュー検出器の
動作説明をする波形図、第３図は第１図のスキュー歪み
を含むビデオ信号の各部の波形図、第４図は第１図の分
周器の構成を示すブロック図、第５図は従来の位相同期
クロック生成装置の一例のブロック図、第６図は第５図
の各部の波形図、第７図は第５図のスキュー歪みを含む
ビデオ信号の各部の波形図である。 １０・・・入力端子、１１・・・水平同期分離回路、１
２．１２ａ・・−位相比較回路、１３−Ｌ　Ｐ　Ｆ、１
４・ＶＣＯ１１５，１５ａ−分周器、１６−・・スキュ
ー検出器、２０・・・出力端子、４１・・・カウンタ、
４２・・・ｆＨリセット生成器、４３・・・データラッ
チ群。

Claims (1)

1. 【特許請求の範囲】 １、ビデオ信号を入力し水平同期信号を分離して出力す
   る水平同期分離回路と、この水平同期分離回路の水平同
   期信号出力および分周出力を入力して位相比較する位相
   比較回路と、この位相比較回路の出力を入力してその低
   域成分を出力するローパスフィルタと、このローパスフ
   ィルタの出力を入力とする電圧制御発振器と、この電圧
   制御発振器の出力を入力して前記分周出力を出力する分
   周器とを備え、前記電圧制御発振器の出力をクロック出
   力とする位相同期クロック生成装置において、前記水平
   同期分離回路の出力を入力し前記水平同期信号が所定タ
   イミング範囲からずれた時スキュー検出信号を出力する
   スキュー検出器と、前記分周器に付加され分周位相を制
   御する手段とを備え、前記スキュー検出信号を前記分周
   器の分周位相制御手段と前記位相比較回路の制御入力と
   することを特徴とする位相同期クロック生成装置。 ２、分周器の分周位相制御手段に、前記分周器のプリセ
   ット入力またはリセット入力が入力されたものである請
   求項１記載の位相同期クロック生成装置。 ３、分周器が、カウンタと、このカウンタの出力を入力
   とするデータラッチ群とを有し、このデータラッチ群の
   出力を前記カウンタのデータ入力とし、前記分周器の分
   周位相制御手段に前記カウンタのロード入力を用いたも
   のである請求項１記載の位相同期クロック生成装置。