KR20070089272A - 카메라의 영상 처리 장치 및 그 클록 운영 방법 - Google Patents

카메라의 영상 처리 장치 및 그 클록 운영 방법 Download PDF

Info

Publication number
KR20070089272A
KR20070089272A KR1020060019050A KR20060019050A KR20070089272A KR 20070089272 A KR20070089272 A KR 20070089272A KR 1020060019050 A KR1020060019050 A KR 1020060019050A KR 20060019050 A KR20060019050 A KR 20060019050A KR 20070089272 A KR20070089272 A KR 20070089272A
Authority
KR
South Korea
Prior art keywords
clock
mode
image
selecting
outputting
Prior art date
Application number
KR1020060019050A
Other languages
English (en)
Inventor
이기종
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060019050A priority Critical patent/KR20070089272A/ko
Publication of KR20070089272A publication Critical patent/KR20070089272A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268Signal distribution or switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Devices (AREA)

Abstract

모드별 클록 주파수를 스위칭할 수 있는 영상 처리 장치 및 그 클록 운영 방법이 개시된다. 영상 처리 장치의 클록 운영 방법은 상대적으로 높은 주파수를 갖는 제 1 클록과 상대적으로 낮은 주파수를 갖는 제 2 클록을 발생하는 단계, 사용자에 의한 디스플레이 동작 모드 전환을 감지하는 단계 및 상기 디스플레이 동작 모드에 따라 출력되는 화상의 해상도에 상응하는 상기 제 1 클록을 선택하거나 상기 제 2 클록을 선택하여 출력하는 단계를 포함한다. 따라서, 디스플레이 성능이 향상되고 전력 소모를 줄일 수 있다.

Description

카메라의 영상 처리 장치 및 그 클록 운영 방법{IMAGE PROCESSING APPARATUS FOR CAMERA AND METHOD OF MANAGING CLOCK THEREOF}
도 1은 영상 처리 장치의 클록 분주예를 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 클록 관리부의 구성을 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 클록 스위칭 동작을 나타내는 타이밍도이다.
도 4는 본 발명의 일 실시예에 따른 클록 운영 방법을 나타내는 순서도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 프로세싱 시스템
200 : 클록 관리부
222 : 클록 조정부
224 : 클록 스위칭부
본 발명은 모드별 시스템 클록의 스위칭이 가능한 카메라 프로세서를 구비한 영상 처리 장치 및 그 클록 운영 방법에 관한 것이다.
휴대기기의 발달과 함께 여러 가지 멀티미디어 기능을 구현한 장치들이 널리 사용되고 있다. 이러한 멀티미디어 기능을 구현한 장치들에는 영상입력장치인 카메라와 액정표시장치(Liquid Crystal Dispaly; LCD)와 같은 디스플레이 장치 등의 기능 블록을 하나의 칩에 탑재한 시스템-온-칩(System On Chip; SoC), 즉 카메라 프로세서가 있다. 이러한 카메라 프로세서의 주요동작을 살펴보면 파워-온 됨에 따라 입력되는 영상을 사용자에게 보여주는 미리보기 기능을 수행하는 프리뷰 모드와, 입력되는 영상을 촬영하는 캡쳐모드로 나눌 수 있다. 또한, 다양한 이미지 크기별로 영상을 촬영하고 저장할 수 있는 촬영 옵션이 서비스되는 것이 일반적이다.
종래의 100만~200만 화소의 카메라 센서에서는 풀 이미지에 15 프레임을 확보하기 위해서는 60~80MHz의 화소(Pixel) 클록(Clock)을 필요로 하였으나, 카메라 센서의 화소수가 300만 이상으로 확대되고, 고성능 카메라 프로세서를 구현하기 위해 전처리기인(Image Signal Processor; ISP)를 내장하게 되면서 시스템 클록이 증가될 필요가 있다. 그러나, 시스템 클록이 증가하면 전력소모 또한 증가하게 된다. 또한, 표시창 크기에 따라 설정된 저해상도의 영상 데이터를 출력하는 프리뷰 모드에서는 시스템 클록을 높일 필요가 없으므로 모드별 시스템 클록 조정이 필요하다.
본 발명의 목적은 사용자의 모드별 시스템 클록을 스위칭하여 전력 소모를 줄일 수 있는 영상 처리 장치의 클록 운영 방법을 제공하는 것이다.
본 발명의 다른 목적은 사용자의 모드별 시스템 클록을 스위칭하여 전력 소모를 줄일 수 있는 영상 처리 장치를 제공하는 것이다.
상기한 목적을 달성하기 위하여 본 발명의 일실시예에 따른 영상 처리 장치의 클록 운영 방법은 상대적으로 높은 주파수를 갖는 제 1 클록과 상대적으로 낮은 주파수를 갖는 제 2 클록을 발생하는 단계, 사용자에 의한 디스플레이 동작 모드 전환을 감지하는 단계 및 상기 디스플레이 동작 모드에 따라 출력되는 화상의 해상도(resolution)에 상응하는 상기 제 1 클록을 선택하거나 상기 제 2 클록을 선택하여 출력하는 단계를 포함한다.
본 발명의 다른 목적을 달성하기 위하여 본 발명의 일실시예에 따른 영상 처리 장치는 영상을 획득하는 센서, 기본 모드 또는 품질 모드 중 어느 하나를 선택하는 제어부, 상기 센서로부터 입력되는 영상을 기본 모드시에 보다 낮은 제 1 클록 주파수에 따라 출력하고, 품질 모드시에 선택적으로 보다 높은 제 2 클록 주파수에 따라 출력하는 신호 처리부 및 상기 영상을 디스플레이하는 표시부를 포함한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 일반적인 카메라의 프로세싱 시스템(100)의 클록 분주예를 나타내는 도면이다.
도 1을 참조하면, 상기 프로세싱 시스템(100)의 클록 관리부(120)는 소정의 기준 클록 발생원에서 발생된 기준 클록(REF_CLK)을 입력받아, 체배기(multiplier) 내지는 분주기(divider)를 통하여 소정의 분주율로 프로세싱 시스템(100)을 구성하는 CPU(140), 메인시스템 버스(160), 디스플레이 장치(180) 등에 클록을 공급하는 역할을 한다. 상기 클록 관리부(120)로부터 출력되는 FCLK(141)은 CPU(140)에 공급되는 클록이며, HCLK(161)은 메인 시스템 버스(160)에 공급되는 클록을 도시한 것 이다. 또한, 상기 클록 관리부(120)는 도면에 도시되지 않았지만, 보조 버스에 제공되는 클록을 출력할 수 있다.
한편 디스플레이 장치(180)에 공급되는 클록은 다시 소정의 분주율로 HCLK(161)로부터 분주기(182)를 거쳐서 분주되어 디스플레이 장치(180) 내부의 디스플레이 구동부(184)등에 공급되는 방식으로 구성되는 것이 일반적이다. 실제적으로 디스플레이 장치 내부의 동작 클록은 외부 입력 클록과는 다르게 유지되는 경우가 많기 때문이다. 클록 구성은 시스템의 설계에 따라 달라질 수 있으므로 도 1은 클록 운영의 한 예를 보인 것에 지나지 않는다.
상기 메인 시스템 버스(160)에는 일반적으로 고속으로 동작해야 하는 슬레이브 장치들과 CPU가 연결되는 버스이다. 예를 들어, 상기 슬레이브 장치는 영상 입력 장치를 통해서 수신하는 이미지를 압축하기 위한 정지영상 표준(JPEG) 블록 또는 동영상 표준(MPEG4) 블록을 포함할 수 있다.
도 2는 본 발명의 일실시예에 따른 클록 관리부의 구성을 나타내는 블록도이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 클록 관리부(200)는 클록 조정부(222) 및 클록 스위칭부(224)를 포함한다. 상기 클록 관리부(200)에 외부 클록 신호 소스로부터 두 개의 클록(CLK1, CLK2)이 입력된다. 예를 들어, 제 1 및 제 2 클록(CLK1, CLK2)은 외부 클록 신호 소스로부터 제공된 기준 클록 신호를 기초하여 서로 다른 주파수를 가지도록 위상 동기 루프(Phase Locked Loop; PLL, 미도시)로부터 생성된 신호일 수 있다. 예를 들어, 상기 제 1 클록(CLK1)은 상기 제 2 클록 (CLK2)보다 높은 클록 주파수를 가진다. 상기 클록 관리부(200)는 카메라 프로세서의 동작 모드에 따라 상기 제 1 및 제 2 클록(CLK1, CLK2) 중 어느 하나를 선택하여 시스템 클록으로 제공한다.
상세하게는, 상기 클록 조정부(222)는 카메라와 같은 영상 처리 장치의 디스플레이 동작 모드가 전환될 때, 외부로부터 제어 신호를 입력받아 각 기능 블록의 클록의 스위칭을 제어하는 클록 선택 신호(CSL)를 발생한다. 멀티미디어 카메라 프로세서의 경우, 상기 동작 모드는 예를 들어, 센서를 통해 수신되는 이미지를 별도의 표시창을 통해 사용자에게 미리 보여주는 프리뷰 모드와, 사용자의 선택에 의해 영상을 촬영하거나 동영상을 녹화하는 캡쳐 모드를 포함한다.
상기 프리뷰 모드는 사용자에게 입력되는 영상을 디스플레이하기 위한 용도이고, 소정 크기의 표시창에 대응하는 해상도에 맞추어 이미지 데이터를 제공한다. 예를 들어, 상기 표시창의 크기에 따라 설정된 해상도는 160 x 128이고, 영상 촬영시 또는 동영상 녹화시 해상도는 선택적으로 1280 x 1024일 수 있으나, 이에 한정되지 않는다. 이와 같이, 사용자에 의해 상기 프리뷰 모드에서 캡쳐 모드로 전환하는 경우 표시창의 크기에 따른 낮은 해상도에서 디스플레이 품질(quality)을 위해 높은 해상도를 구현하도록 클록 주파수를 증가시킬 필요가 있다. 예를 들어, 1280 X 1024 해상도를 구현하기 위해 85Hz의 수평 주파수가 지원되야 한다. 이 경우, 상기 클록 조정부(222)는 동작 모드 전환에 따라 발생된 제어 신호를 기초하여 더 높은 클록 주파수를 가지는 상기 제 1 클록(CLK1)을 시스템 클록으로 제공하도록 상기 클록 스위칭부(224)를 제어하는 상기 클록 선택 신호(CSL)를 발생한다.
상기 캡쳐 모드에서 다시 프리뷰 모드로 전환 시, 상기 클록 조정부(222)는 동작 모드 전환에 따라 발생된 제어 신호를 기초하여 낮은 클록 주파수를 가지는 상기 제 2 클록(CLK2)을 시스템 클록으로 제공하도록 상기 클록 스위칭부(224)를 제어하는 상기 클록 선택 신호(CSL)를 발생한다.
예를 들어, 상기 동작 모드 전환에 따라 발생되는 제어 신호는 프리뷰 모드를 디폴트 값으로 하여 생성할 수 있다.
또한, 예를 들어, 사용자에 의한 디스플레이 동작 모드의 변경에 따른 클록 주파수 변경은 CPU에 의해 제어될 수 있다. 즉, CPU는 디스플레이 동작 모드 전환시, 소정 기능 블록에 대한 클록 신호의 주파수 클록을 변경할 것을 상기 클록 관리부(200)에 지시할 수 있다.
또 다른 실시예에서, 동일한 화면에 대해 정지 화상의 경우 화소(pixel) 수에 따라서, 동영상의 경우 프레임 레이트(frame rate)에 따라서 기본 모드(normal mode)와 품질 모드(quality mode)를 두어 영상 출력의 화질을 조절할 수 있다. 사용자의 요구에 따라 다양한 해상도와 프레임 레이트를 가지는 영상을 출력하기 위해서 상기와 같은 기본 모드와 품질 모드를 둘 수 있다. 이러한 경우, 본 발명에 의한 영상 처리 장치 및 그 방법에 의하면 사용자에 의해 선택된 상기 기본 모드 또는 품질 모드에 따라 시스템 클록의 주파수를 제어한다.
사용자에 의해 동작 모드가 변환될 때, 예를 들어, 프리뷰 모드에서 캡쳐 모드로 전환 시, 보다 높은 클록 주파수를 가지는 상기 제 1 클록(CLK1)으로 시스템 클록을 변경시키도록 상기 클록 조정부(222)로부터 클록 선택 신호(CSL)를 출력하 여 상기 클록 스위칭부(224)를 제어할 수 있다. 또는, 다른 실시예에서, 상기 기본 모드에서 품질 모드로 모드 변경시, 보다 높은 클록 주파수를 가지는 상기 제 1 클록(CLK1)으로 시스템 클록을 변경시키도록 상기 클록 조정부(222)로부터 클록 선택 신호(CSL)를 출력하여 상기 클록 스위칭부(224)를 제어할 수 있다. 상기 클록 스위칭부(224)로부터 출력되는 클록 신호(CLK1 또는 CLK2)는 체배기(미도시) 또는 분주기(미도시)를 거쳐 각 기능 블록에 해당하는 클록 신호를 제공한다.
도 3은 본 발명의 일 실시예에 따른 클록 스위칭 동작을 나타내는 타이밍도이다.
도 3을 참조하면, 사용자에 의해 영상 처리 장치의 동작 모드가 변하는 경우 클록 선택 신호(CSL)가 로직 '하이'로 액티브된다. 상기 액티브된 클록 선택 신호(CSL)에 기초하여 시스템 프로세싱부의 클록 관리부(200)는 싱크(sync) 신호에 동기되어 입력되는 데이터의 블랭크 구간을 확인하고, 보다 높은 클록 주파수로 변경한다. 상기 데이터의 블랭크 구간은 한 화면의 주사(scanning)을 모두 마치고 다음 화면의 주사를 시작하기 이전 구간에서 CPU에 주파수 클록 변경을 위한 필요한 처리를 할 기회를 주기 위해서이다. 또한, 상기 데이터 블랭크 구간 동안 클록 주파수가 변경되므로 클록 변경에 의한 디스플레이되는 화면의 부자연스러움을 방지할 수 있다.
도 4는 본 발명의 일 실시예에 따른 클록 운영 방법을 나타내는 순서도이다.
도 4를 참조하면, 카메라 프로세서는 센서를 통해 외부로부터 이미지 신호 또는 동영상 신호를 수신하고(단계 S410), 입력된 이미지 신호 또는 동영상 신호를 소정 주파수 클록을 이용하여 사용자에게 영상을 디스플레이한다. 한편, 카메라 프로세서는 사용자에 의해 카메라의 동작 모드가 전환되면 이를 감지한다(단계 S430). 즉, 예를 들어, 사용자에게 미리보기 서비스를 제공하는 프리뷰 모드에서 사용자에 의해 촬영 모드로 변경되거나, 동일한 촬영 상태에서 보다 고화질의 영상 출력을 위해 기본 모드에서 품질 모드로 변환되는 경우를 감지한다. 발명의 일실시예에서, 상기 동작 모드의 전환은 별도로 구비된 키입력부에 대한 사용자로부터의 입력에 따라 수행될 수 있다.
카메라 프로세서는 상기 동작 모드의 전환이 감지되는 경우 전환된 동작 모드에 따라서 그에 상응하는 픽셀 레이트 또는 프레임 레이트에 따라 영상을 출력하도록 시스템 클록의 주파수를 변경한다 (단계 S450).
실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기와 같은 본 발명의 영상 처리 장치 및 영상 처리 방법에 의하면, 시스템 클록을 사용자의 동작 모드에 따라 실시간으로 제어함으로써, 디스플레이 성능을 향상시킬 수 있다. 또한, 시스템 클록을 선택적으로 운영함으로써 전력 소모를 줄일 수 있다.

Claims (9)

  1. 상대적으로 높은 주파수를 갖는 제 1 클록과 상대적으로 낮은 주파수를 갖는 제 2 클록을 발생하는 단계;
    사용자에 의한 디스플레이 동작 모드 전환을 감지하는 단계; 및
    상기 디스플레이 동작 모드에 따라 출력되는 화상의 해상도(resolution)에 상응하는 상기 제 1 클록을 선택하거나 상기 제 2 클록을 선택하여 출력하는 단계를 포함하는 영상 처리 장치의 클록 운영 방법.
  2. 제 1 항에 있어서, 상기 디스플레이 동작 모드는,
    입력되는 영상을 제 1 픽셀 레이트로 사용자에게 디스플레이 하는 프리뷰 모드; 및
    상기 입력되는 영상을 상기 보다 높은 제 2 픽셀 레이트로 촬영하는 캡쳐 모드를 포함하는 것을 특징으로 하는 영상 처리 장치의 클록 운영 방법.
  3. 제 2 항에 있어서, 제 1 클록 또는 제 2 클록을 선택하여 출력하는 단계는,
    상기 프리뷰 모드시, 상기 제 1 픽셀 레이트에 상응하는 상기 제 1 클록을 선택하여 시스템 클록으로 제공하는 단계; 및
    상기 캡쳐 모드시, 상기 제 2 픽셀 레이트에 상응하는 상기 제 2 클록을 선택하여 시스템 클록으로 제공하는 단계를 포함하는 것을 특징으로 하는 영상 처리 장치의 클록 운영 방법.
  4. 제 1 항에 있어서,
    상기 디스플레이 동작 모드에 따라 출력되는 비디오 시퀀스의 프레임 레이트에 상응하는 상기 제 1 클록을 선택하거나 상기 제 2 클록을 선택하여 출력하는 단계를 더 포함하는 것을 특징으로 하는 영상 처리 장치의 클록 운영 방법.
  5. 제 4 항에 있어서, 상기 디스플레이 동작 모드는,
    입력되는 영상을 제 1 픽셀 레이트 또는 제 1 프레임 레이트로 촬영하는 기본 모드; 및
    상기 입력되는 영상을 상기 제 1 픽셀 레이트보다 높은 제 2 픽셀 레이트, 또는 상기 제 1 프레임 레이트보다 높은 제 2 프레임 레이트로 촬영하는 품질 모드를 포함하는 것을 특징으로 하는 영상 처리 장치의 클록 운영 방법.
  6. 제 5 항에 있어서, 상기 제 1 클록 또는 제 2 클록을 선택하여 출력하는 단계는,
    상기 기본 모드시, 상기 제 1 픽셀 레이트 또는 상기 제 1 프레임 레이트에 상응하는 상기 제 1 클록을 선택하여 시스템 클록으로 제공하는 단계; 및
    상기 품질 모드시, 상기 제 2 픽셀 레이트 또는 상기 제 2 프레임 레이트에 상응하는 상기 제 2 클록을 선택하여 시스템 클록으로 제공하는 단계를 포함하는 것을 특징으로 하는 영상 처리 장치의 클록 운영 방법.
  7. 영상을 획득하는 센서;
    기본 모드 또는 품질 모드 중 어느 하나를 선택하는 제어부;
    상기 센서로부터 입력되는 영상을 기본 모드시에 보다 낮은 제 1 클록 주파수에 따라 출력하고, 품질 모드시에 선택적으로 보다 높은 제 2 클록 주파수에 따라 출력하는 신호 처리부; 및
    상기 영상을 디스플레이하는 표시부를 포함하는 것을 특징으로 하는 카메라의 영상 처리 장치.
  8. 제 7 항에 있어서,
    상기 기본 모드에서는 정지 화상 데이터의 경우 제 1 픽셀 레이트로, 동영상 데이터의 경우 제 1 프레임 레이트로 출력하고, 상기 품질 모드에서는 정지 화상 데이터의 경우 상기 제 1 픽셀 레이트보다 높은 제 2 픽셀 레이트로, 동영상 데이터의 경우 제 1 프레임 레이트보다 높은 제 2 프레임 레이트로 출력하는 것을 특징으로 하는 카메라의 영상 처리 장치.
  9. 제 7 항에 있어서, 외부 입력에 따라 상기 기본 모드 또는 품질 모드 중 하나를 선택하는 모드 선택 신호를 생성하고 상기 모드 선택 신호를 상기 제어부로 출력하는 키입력부를 더 포함하는 것을 특징으로 하는 카메라의 영상 처리 장치.
KR1020060019050A 2006-02-28 2006-02-28 카메라의 영상 처리 장치 및 그 클록 운영 방법 KR20070089272A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060019050A KR20070089272A (ko) 2006-02-28 2006-02-28 카메라의 영상 처리 장치 및 그 클록 운영 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060019050A KR20070089272A (ko) 2006-02-28 2006-02-28 카메라의 영상 처리 장치 및 그 클록 운영 방법

Publications (1)

Publication Number Publication Date
KR20070089272A true KR20070089272A (ko) 2007-08-31

Family

ID=38614291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060019050A KR20070089272A (ko) 2006-02-28 2006-02-28 카메라의 영상 처리 장치 및 그 클록 운영 방법

Country Status (1)

Country Link
KR (1) KR20070089272A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101453565B (zh) * 2007-12-05 2011-06-29 奥林巴斯映像株式会社 摄影装置及摄影装置的控制方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101453565B (zh) * 2007-12-05 2011-06-29 奥林巴斯映像株式会社 摄影装置及摄影装置的控制方法

Similar Documents

Publication Publication Date Title
JP4182124B2 (ja) 画像表示装置、ドットクロック位相調整回路及びクロック位相調整方法
KR101260426B1 (ko) 프레임 데이터 정렬 방법 및 시스템
EP2293272A1 (en) Dynamic frame rate adjustment
US8373713B2 (en) Image display apparatus and control method thereof
KR20080064719A (ko) 화상 표시 제어 장치
US7626601B2 (en) Video signal processing apparatus and video signal processing method
JP4714547B2 (ja) 撮像装置および撮像装置消費電力制御方法
JP2002108315A (ja) 画像表示装置
US20070188645A1 (en) Image output apparatus, method and program thereof, and imaging apparatus
US7834866B2 (en) Display panel driver and display panel driving method
JP2012028997A (ja) 画像処理装置およびカメラ
US7830450B2 (en) Frame synchronization method and device utilizing frame buffer
WO2006045164A2 (en) Asynchronous video capture for insertion into high resolution image
JPH07219485A (ja) 液晶表示装置
JP6448189B2 (ja) 映像処理装置
KR20070089272A (ko) 카메라의 영상 처리 장치 및 그 클록 운영 방법
JP2003348447A (ja) 画像出力装置
JP2004004796A (ja) 画像処理装置
JP2008276132A (ja) ドットクロック発生回路、半導体装置及びドットクロック発生方法
EP3544292B1 (en) Image processing device, image processing method, and program
JP7449062B2 (ja) 電子機器およびその制御方法
JP2002055730A (ja) 情報処理装置
JP2004045884A (ja) 画像処理装置及び画像処理方法
JP5266802B2 (ja) デジタルカメラ
JP2007281946A (ja) 撮像画像処理装置、画像処理方法及びプログラム

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid