JPS6025387A - 垂直同期信号整形回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、垂直同期信号整形回路に関するものである
。

〔発明の技術的背景〕

テレビジョン信号処理回路において、垂直同期ノぐルス
を得るのに、カウンタと、リセットパルス発生回路と、
水平周波数の２倍のパルス（２×ｆＨ）を用いるカウン
トダウン方式のものがある。

このカウントダウン方式の垂直同期信号整形回路は、第
１図に示すように構成されている。

第１図において、１１は、２Ｘｆ、のパルス入力端子、
１２は垂直同期信号大刀９１Ｍ子である。ただしｆＲは
水平周波数である。

複合同期信号ＣＳは、同期分離回路から積分回路１３に
入力し積分されて波形整形され、垂直同期信号ＶＳとし
てパルス発生回路１４のデータ入力端子１４ｋに加えら
れる。

リセッ）ｙｆルス発生回路１４のクロック入ヵ端子１４
Ｂには、２×ｆＩ（のパルスが加えられ、この２×への
パルスのたとえば立ち下がシに同期したりセラトノ９ル
スＲＰが垂直カウンタ回路１５のリセット端子１５ｋに
加えられる。垂直カウンタ回路１５は、２×ｆ１１のパ
ルスを分周して垂直同期）９ルスｖｐを出力端子１６に
出力する回路である。この垂直カウンタ回路１５は、リ
セットノやルスＲＰが与えられたときはリセットパルス
に同期した垂直同期ノ４ルスを出力する。又、リセット
パルスＲＰが与えられないときは、垂直同期パルスの例
えば逆相のパルスをリセットパルス発生回路１４自体の
リセットパルスとして利用することによシ、一定期間の
垂直同期パルスを出力端子に出力する。

〔背景技術の問題点〕

ここで上記の回路の各部信号波形を示すと第２図に示す
ように、垂直同期パルスｖｐの立ち上がシはリセットパ
ルスＲＰの立ち上がシと一致し、パルス幅も２×への整
数倍となる。従って垂直同期信号ＶＳの位相が、例えば
位相範囲ｔ。で示すように変動しても、垂直同期パルス
ｖｐの変動は無く安定である。

しかしながら、垂直同期信号分離回路の時定数の選定値
やばらつきによシ、２×ｆ１１パルストｍｉ’ｉ！ｆ同
期信号ＶＳの位相関係が第３図に示すようになった場合
、つまシ、図示■の位置に垂直同期信号ＶＳの立ち上が
シ位置が来た場合は問題が生じる。

このような場合は、垂直同期信号ＶＳのわずかな変動、
つまシ位相範囲ｔ１で示すような変動があっても、垂直
同期・ぞルスｖｐの立ち上がりは、図示■又は■で示す
位相位置に変動することがある。このような状態は、弱
電界受信時にも生じることがある。

このように、垂直同期・ぞルスｖｐの立ち上がり位相が
偶数フィールドは■、奇数フィールドは■というふうに
変動した場合、画面が上下にがたつきみづらくなる。

〔発明の目的〕

この発明は上記の事情に鑑みてなされたもので、垂直同
期パルスの位相を安定化し得る垂直同期信号整形回路を
提供することを目的とする。

〔発明の概要〕

この発明では、リセットパルス発生回路２５の入力デー
タを発生する波形整形回路において、波形整形用の基準
電圧を切換えることによって上記目的を達成するように
したものである。

〔発明の実施例〕

以下この発明の実施例を図面を参照して説明する。

第４図において、２１は垂直同期信号入力端子であシ積
分回路２２に接続されている。この積分回路２２の積分
出力は、波形整形回路２３に入力される。波形整形回路
２３には、基準電圧切換回路２４が接続されている。波
形整形回路２３から出力された垂直同期信号はリセット
パルス発生回路２５のデータ入力端子２５Ａに入力され
る。

リセットパルス発生回路２５のクロック入力端子２５Ｂ
には、端子２６がら２×へのノやルスが加えられ、この
２×ｆＨのパルスのたとえば立ち下がシに同期したリセ
ット・ぞルスＲＰが垂直カウンタ回路２７のリセット端
子２７７％に加えられる。垂直カウンタ回路２７は、２
×ｆ□のパルスを分周して垂直同期・ぐルスｖｐｌ出力
端子２８に出力する回路である。垂直カウンタ回路２７
は、リセットパルスＲＰが与えられたときは、リセット
パルスに同期した垂直同期パルスを出力する。又、リセ
ットパルスＲＰが与えられな込ときは、垂直同期パルス
の例えば逆相のノ臂ルスをリセットパルス発生回路２５
自体のりセットパ、ルスとして利用することによシ、一
定期間の垂直同期パルスを出力端子に出力する。

さらに、垂直カウンタ回路２２の一部から得られる各種
のｉ’？ルスは、先の基準電圧切換回路２４の切換ノｆ
ルスとしても利用される。

この発明の一実施例は上記の如く構成される。

リセットｉ４ルス発生回路２５１８直カウンタ回路２７
０基本的な動作は、先第１図のものと同じである。

今、入力端子２１の複合同期信号ＳＹＮ　、積分回路２
２の積分出力ＤＶ、波形整形回路２３の基準電圧Ｅ、、
Ｅ２、波形整形回路２３の垂直同期信号ｖｓを第５図に
示す。

ここで、基準電圧は、垂直カウンタ回路２７のリセット
・クルスの開始エツジからＩＨ周期で、１周期の最後の
期間ＴにＥＩからＥ２に切換えられる。Ｈは水平走査期
間であシ、期間Ｔは２Ｈよシも短い。スイッチ２４には
、垂直カウンタ回路２７内の一部信号が利用される。

次に、第４図の回路の動作例を説明する。第６図は、垂
直同期信号ＶＳの立ち上がシが２×九パルスの２６２Ｈ
目の立ち下がシと重な、また場合を示し、第７図は垂直
同期信号ＶＳの立ち上がシが２ｘ　ｆ、　ノｆルスの２
６２．５　Ｈ目の立ち下がシと重なった場合を示してい
る。２６２Ｈ目とが２６２．５Ｈ目は、垂直カウンタ回
路２７のカウント状況のことである。

第６図のような場合は、垂直同期信号ＶＳ　の位相が２
ＸｆＨのパルスに対して進むと垂直同期・やルスｖｐの
立ち上が９は、図示■の位置となシ、垂直同期信号ＶＳ
の位相が２×ｆｌｌのｉ４ルスに対して遅れると、垂直
同期パルスｖｐの立ち上がシは図示■の位置となる。第
７図のような場合は、垂直同期信号ＶＳの位相が２×へ
のパルスに対して進むと垂直同期パルスｖｐの立ち上が
シは図示■位置となシ、垂直同期信号ＶＳの位相が２×
九のパルスに対して遅れると、垂直同期パルス■の立ち
上がシは図示■位置となる。

上記第６図、第、７図の動作例は、波形整形回路２３に
おける基準電圧を一定の電圧Ｅｏに固定した場合を示し
ている。

次に、基準電圧Ｅ　１　＋　Ｅ　２が切換えられる場合
について説明する。

第８図（Ａ）は、垂直同期信号ＶＳの立ち上がシが、２
×ｆＨパルスの２６２．５Ｈ目の立ち上がりと一致した
場合を示している。

このようなときに、積分出力ＤＶが位相変動し、２ｘｆ
、Ｉノ＋ルスに対して遅れると、垂直同期パルスｖＰの
立ち上がシタイミングは次の２６３Ｈ目のパルス立ち下
が）となる。このような動作が得られた次のフィールド
においては、第８図（Ｂ）に示すように、積分量カＤＶ
基準電圧Ｅ１　、Ｅ２２×ｆ８パルス及び垂直同期信号
ＶＳの位相関係において、垂直同期信号ＶＳの立ち上が
シ位相は２×九パルスの２６２　Ｈ目の立ち下がシ位相
よシ常に遅れていることになる。従って、垂直同期パル
スＶＰの立ち上がり位相は２×ｆ□パルスの２６２．５
Ｈ目の立ち下がシ位相に落ち着くことになる。

この状態にあっては、積分出力ＤＶの位相が変動しても
、位相範囲Ｔの間であれば、垂直同期・ｆルスｖｐの立
ち上がＱ位相は安定している。また、位相変動によって
、垂直同期信号ＶＳの立ち上がシが２×八パルスの２６
２．５　Ｈ目と重なった場合は、先の説明のように、次
の位相修正が行なわれ、垂直同期パルスｖｐの立ち上が
シは、２６２．５Ｈ目に引き込まれる。また、２６２Ｈ
目と垂直同期信号ＶＳの立ち上がりが重なった場合、第
８図（Ｂ）　Ｋ示すように、積分出力ＤＶ　が少し変動
しても、基準電圧が切換っているので、垂直同期信号Ｖ
Ｓの立ち上シ位置は変動しない。

第９図（４）は、垂直同期信号ＶＳの立ち上がシが２×
九パルスの２６２　Ｈ目と重なったときの垂直同期信号
ＶＳの位相及び垂直同期パルスｖｐの立ち上がシ位相変
化を示している。寸ず、垂直同期信号ＶＳの立ち上が多
位相が２×ｆＩ（パルスの立ち下が、り（２６２Ｈ目）
より遅れていて、垂直同期パルスｖｐの立ち上がシが２
６２．５　Ｈ目であるとき、同期分離回路の分離レベル
変動にょシ積分出力ＤＶの位相が大きく進む方へ変動し
た場合は次のようになる。即ち、垂１θ、同期信号ｖＢ
の立ち上がシの位相が２×パノやルス（２６２Ｈ目）の
立ち下がシよシ進んだ場合、垂直同期パルスｖｐの立ち
上がシ位相は、２６２．５Ｈ目から、２６２Ｈ目に変動
する。そして次のフィールドでは、第９図（Ｅ）に示す
ように、按分出力ＤＶ　に対して波形整形基準電圧の切
換タイミング位相が■変化したことになる。これは、前
のフィールドで２６２Ｈ目でリセットが行なわれたので
、ビデオ信号に対して垂直カウンタ回路のリセットノヤ
ルスの位相が’Ａ　Ｈ進んだからである。

従って、垂直同期信号ＶＳの立ち上がシ位相は、２×ｆ
Ｈパルス（２６２，５Ｈ目）の立ち下がり位相よ）常に
進んでいることになシ、次のフィールドからは、垂直同
期信号ｖｐの立ち上がシは、２６２．５Ｈ目で安定する
ことに々る。

上記したように、本発明の回路によると、＆３８図、第
９図に示したように、垂直同期信号ｖｓが２Ｘｆｎｉ＋
）レスの２．６２．５　Ｈ目又は２６２Ｈ目の立ち上が
シと重なった状態で位相変動したとしても、垂直同期パ
ルスｖｐの立ち上が９位相を常に２６２．５　Ｈ目にロ
ックさせることができる。

上記の説明では１垂直期間（１■）の標準信号が２６２
．５Ｈの場合を説明したがＩＶ＝ｎ　Ｘ）ｉ＋ｏ、５Ｈ
（ｎは整数）であっても同様に適用できる。

さらに、波形整形回路２３に対する基準電圧切換えは、
ＩＨ同周期行うとしたがｎＨ同周期ｎは２以上の整数）
であってもよい。

第１Ｏ図は、第４図の回路を更に具体的に示すもので、
第４図と同一部分は同符号を付している。

第１０図において、クロック入力端子３Ｉのクロック３
２×八け、ｎ分周器３２に入力される。この分周器３２
からは、２×へのノ？ルスが得られる。２×’ｆＩＩの
パルスは、分周器３３に入力されて、へのパルス、つま
り水平出力パルスとして用いられる。

垂直カウンタ回路２７は、フリップフロツノ回路ＦＦ　
１へ−ＦＦＩＯによシ構成され、出力端子２８に垂直同
期パルスｖｐを出力する。

リセッ）　ノ９ルス発生回路２５は、複数のケ゛−ト回
路０１〜Ｇ２θによ＃）構成され、ケ５−ト回路Ｇ１７
の入力側にデータが入力されると、このデータを２×九
のパルスに同期してダート回路Ｇ１０から出力し、垂１
αカウンタ回路２７のリセッ［・端子に供給する。

波形整形回路２３．基準電圧切換回路２４は、トランジ
スタＱ１〜Ｑ３．定電流源Ｉ０．ダイオードＤ１．抵抗
Ｒ１〜Ｒ５ｍダート回路Ｇ２１等によシ構成されている
。トランジスタＱ４がオンオフすることにより、トラン
ジスタＱ）のコレクタに出力される基準音圧が切換えら
れる。

〔発明の効果〕

上記したように、この発明は、垂直同期ｉ４ルスの位相
を安定化するもので、垂直同期信号の位相変動があって
もこれに影響を受に難い垂直同期信号整形回路を提供で
きる。

【図面の簡単な説明】

第１図は従来の垂直同期信号整形回路を示す図、第２図
、第３図は第１図の回路の動作信号波形図、刺４４図は
この発明の一実施例を示すブロック図、第５図は第４図
の回路の各部信号波形図、第６図、第７図、第８図（４
）、第８図（Ｂ）。 第９図（Ａ）　、　第９図（Ｉｌ）はそれぞれ第４図の
回路の動作を説明するのに示した各部信号波形図、第１
０図は第４図の回路を更に具体的に示す図である。 ２２・・・積分回路、２３・・・波形整形回路、２４・
・・基準電圧切換回路、２５・・・リセットパルス発生
回路、２２・・・垂直カウンタ回ｒｎ　。

Claims (1)

1. 【特許請求の範囲】 水平周波数の整数倍のパルスが人力され、これをカウン
   トすることによシ垂直同期・ぞルスを出力する垂直カウ
   ンタ回路と、 入力データを前記整数倍のパルスに同期させて出力し前
   記垂直カウンタ回路のリセット端子に加えるリセットパ
   ルス発生回路ト、 複合同期信号から垂直同期部分の積分出力を得る積分回
   路と＼ この積分回路から出力された積分出力と基準電圧とを比
   較し垂直同期信号を検出し、これを前記入力データとし
   て前記リセットパルス発生回路に加える波形整形回路と
   、 前記波形整形回路に加えられる前記基準電圧の値を、水
   平周期のｎ倍（ｎは１以上の整数）で切換える基準電圧
   切換回路とを具備したことを特徴とする垂直同期信号整
   形回路。