JP2690358B2 - ディスプレイ - Google Patents
ディスプレイInfo
- Publication number
- JP2690358B2 JP2690358B2 JP1139110A JP13911089A JP2690358B2 JP 2690358 B2 JP2690358 B2 JP 2690358B2 JP 1139110 A JP1139110 A JP 1139110A JP 13911089 A JP13911089 A JP 13911089A JP 2690358 B2 JP2690358 B2 JP 2690358B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronizing signal
- horizontal
- signal
- polarity
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Television Scanning (AREA)
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンピュータ用の多周波対応のディスプレ
イに関するものであり、更に詳しくは、多周波対応に際
して必要となる同期信号の極性統一回路を備えたディス
プレイに関するものである。
イに関するものであり、更に詳しくは、多周波対応に際
して必要となる同期信号の極性統一回路を備えたディス
プレイに関するものである。
近年、コンピュータ用のディスプレイとしては、使用
者の使い勝手向上や生産ラインの合理化のため、１台の
ディスプレイで種々の水平偏向周波数に追従できる多周
波対応ディスプレイが普及しつつある。
者の使い勝手向上や生産ラインの合理化のため、１台の
ディスプレイで種々の水平偏向周波数に追従できる多周
波対応ディスプレイが普及しつつある。
ところで、この様な多周波対応ディスプレイに用いら
れる水平偏向高圧回路においては、水平偏向周波数によ
らず、水平偏向電流の振幅や高圧の振幅を一定にする必
要がある。そこで、従来の水平偏向高圧回路において
は、水平偏向周波数によらず、水平偏向電流の振幅や高
圧の振幅を一定にするために、回路内の電源電圧を、水
平偏向周波数に対して非同期で動作する発振器を有する
スイッチングレギュレータによって制御するようにして
いた。
れる水平偏向高圧回路においては、水平偏向周波数によ
らず、水平偏向電流の振幅や高圧の振幅を一定にする必
要がある。そこで、従来の水平偏向高圧回路において
は、水平偏向周波数によらず、水平偏向電流の振幅や高
圧の振幅を一定にするために、回路内の電源電圧を、水
平偏向周波数に対して非同期で動作する発振器を有する
スイッチングレギュレータによって制御するようにして
いた。
また、多周波対応ディスプレイにおいては、水平偏向
周波数によらず、表示画面における水平リニアリティも
一定にする必要がある。そこで、従来の水平偏向高圧回
路においては、水平偏向周波数によらず、表示画面にお
ける水平リニアリティを一定にするために、Ｓ字コンデ
ンサの容量を水平偏向周波数に応じて切り換えるように
していた。
周波数によらず、表示画面における水平リニアリティも
一定にする必要がある。そこで、従来の水平偏向高圧回
路においては、水平偏向周波数によらず、表示画面にお
ける水平リニアリティを一定にするために、Ｓ字コンデ
ンサの容量を水平偏向周波数に応じて切り換えるように
していた。
また、多周波対応ディスプレイに用いられる水平偏向
高圧回路としては、入力される同期信号として正極性の
ものも負極性のものもあるため、その両方の極性に対応
する必要がある。そこで、従来の水平偏向高圧回路にお
いては、水平発振回路の前段に、アナログ回路から成る
極性統一回路を設け、入力された同期信号の極性をどち
らか一方の極性に統一した後、水平発振回路に入力する
ようにしていた。
高圧回路としては、入力される同期信号として正極性の
ものも負極性のものもあるため、その両方の極性に対応
する必要がある。そこで、従来の水平偏向高圧回路にお
いては、水平発振回路の前段に、アナログ回路から成る
極性統一回路を設け、入力された同期信号の極性をどち
らか一方の極性に統一した後、水平発振回路に入力する
ようにしていた。
更にまた、多周波対応ディスプレイに用いられる従来
の水平偏向高圧回路においては、水平偏向周波数によら
ず、水平ドライブ回路に入力される水平ドライブパルス
のデューティを一定にしていた。
の水平偏向高圧回路においては、水平偏向周波数によら
ず、水平ドライブ回路に入力される水平ドライブパルス
のデューティを一定にしていた。
なお、この種の回路に関連するものとしては、例え
ば、特開昭56−168476号公報，特開昭62−219268号公
報，特公昭62−48431号公報，特開昭63−51773号公報な
どがある。
ば、特開昭56−168476号公報，特開昭62−219268号公
報，特公昭62−48431号公報，特開昭63−51773号公報な
どがある。
しかしながら、従来の水平偏向高圧回路においては、
上記した様に、回路内の電源電圧を、水平偏向周波数に
対して非同期で動作する発振器を有するスイッチングレ
ギュレータによって制御するようにしていたため、次の
ような２つの問題があった。
上記した様に、回路内の電源電圧を、水平偏向周波数に
対して非同期で動作する発振器を有するスイッチングレ
ギュレータによって制御するようにしていたため、次の
ような２つの問題があった。
即ち、第１の問題は、スイッチングレギュレータの有
する発振器は水平偏向周波数に対して非同期で動作する
ため、水平偏向高圧回路内には水平発振回路による発振
周波数（即ち、水平偏向周波数）と発振器による発振周
波数の２つの周波数が存在することになり、従って、両
方の周波数の値が近くなると、両方の周波数間のビート
が発生し、画面ノイズが出て、十分な画質が得られなく
なると言う問題である。
する発振器は水平偏向周波数に対して非同期で動作する
ため、水平偏向高圧回路内には水平発振回路による発振
周波数（即ち、水平偏向周波数）と発振器による発振周
波数の２つの周波数が存在することになり、従って、両
方の周波数の値が近くなると、両方の周波数間のビート
が発生し、画面ノイズが出て、十分な画質が得られなく
なると言う問題である。
第２の問題は、水平発振回路の他に、スイッチングレ
ギュレータが発振器を有するため、故障等により水平発
振回路の動作が停止しても、スイッチングレギュレータ
は発振器が動作している限り電源電圧を供給し続けるこ
とになり、そのため、故障の程度が更に悪化してしまう
可能性があると言う問題である。
ギュレータが発振器を有するため、故障等により水平発
振回路の動作が停止しても、スイッチングレギュレータ
は発振器が動作している限り電源電圧を供給し続けるこ
とになり、そのため、故障の程度が更に悪化してしまう
可能性があると言う問題である。
また、従来の水平偏向高圧回路においては、上記した
様に、Ｓ字コンデンサの容量を水平偏向周波数に応じて
切り換えるようにしていたため、水平偏向周波数の連続
的な変化に対応することができないと言う問題があっ
た。
様に、Ｓ字コンデンサの容量を水平偏向周波数に応じて
切り換えるようにしていたため、水平偏向周波数の連続
的な変化に対応することができないと言う問題があっ
た。
また、従来の水平偏向高圧回路においては、上記した
様に、入力された同期信号の極性を統一するための極性
統一回路をアナログ回路にて構成していたために、ノイ
ズや温度特性の影響を受け易く、また、IC化し難いと言
う問題があった。
様に、入力された同期信号の極性を統一するための極性
統一回路をアナログ回路にて構成していたために、ノイ
ズや温度特性の影響を受け易く、また、IC化し難いと言
う問題があった。
更にまた、従来の水平偏向高圧回路においては、上記
した様に、水平偏向周波数によらず、水平ドライブトラ
ンジスタに入力される水平ドライブパルスのデューティ
を一定にしていたため、水平出力トランジスタ等の素子
バラツキや温度特性により、水平偏向周波数によっては
水平出力トランジスタの導通すべきタイミングが許容範
囲を越えて、水平出力トランジスタが異常動作を起こ
し、最悪の場合、水平出力トランジスタが破壊されてし
まうと言う問題があった。
した様に、水平偏向周波数によらず、水平ドライブトラ
ンジスタに入力される水平ドライブパルスのデューティ
を一定にしていたため、水平出力トランジスタ等の素子
バラツキや温度特性により、水平偏向周波数によっては
水平出力トランジスタの導通すべきタイミングが許容範
囲を越えて、水平出力トランジスタが異常動作を起こ
し、最悪の場合、水平出力トランジスタが破壊されてし
まうと言う問題があった。
以下、この事を第６図及び第７図を用いて更に詳しく
説明する。
説明する。
第６図は一般的な水平偏向高圧回路における各部電
流，電流波形を示す波形図であり、（ａ）は水平ドライ
ブ回路に入力される水平ドライブパルス、（ｂ）は水平
ドライブトランジスタのコレクタ電圧、（ｃ）は水平出
力トランジスタのベース電流、（ｄ）は水平出力トラン
ジスタのコレクタ電圧、（ｅ）は水平出力トランジスタ
のコレクタ電流である。
流，電流波形を示す波形図であり、（ａ）は水平ドライ
ブ回路に入力される水平ドライブパルス、（ｂ）は水平
ドライブトランジスタのコレクタ電圧、（ｃ）は水平出
力トランジスタのベース電流、（ｄ）は水平出力トラン
ジスタのコレクタ電圧、（ｅ）は水平出力トランジスタ
のコレクタ電流である。
第６図（ｃ）に示す水平出力トランジスタのベース電
流の流れ始めるタイミングt2は、第６図（ｄ）に示す水
平出力トランジスタのコレクタ電圧の立下がりタイミン
グt1と第６図（ｅ）に示す水平出力トランジスタのコレ
クタ電流の流れ出しタイミングt3との間でなければ、水
平出力トランジスタは正常動作をすることが出来ない。
流の流れ始めるタイミングt2は、第６図（ｄ）に示す水
平出力トランジスタのコレクタ電圧の立下がりタイミン
グt1と第６図（ｅ）に示す水平出力トランジスタのコレ
クタ電流の流れ出しタイミングt3との間でなければ、水
平出力トランジスタは正常動作をすることが出来ない。
今、t1とt2との間の時間差をTmd,t2とt3との間の時間
差をTmiとすると、（１），（２）式が成立する。
差をTmiとすると、（１），（２）式が成立する。
Tmd＝Tp−Tr−Tso＋Tsd ……（１） Tmi＝Ts/2＋Tr＋Tso−Tsd−Tp ……（２） 但し、Tpは水平ドライブパルス幅,Trは水平帰線期間,
Tsoは水平出力トランジスタの蓄積時間、Tsdは水平ドラ
イブトランジスタの蓄積時間、Tsは水平走査期間であ
る。
Tsoは水平出力トランジスタの蓄積時間、Tsdは水平ドラ
イブトランジスタの蓄積時間、Tsは水平走査期間であ
る。
第７図は（１）式，（２）式より求めた水平ドライブ
パルスのデューティDD（Tp/TH）と水平偏向周波数fHと
の関係を示す特性図である。
パルスのデューティDD（Tp/TH）と水平偏向周波数fHと
の関係を示す特性図である。
第７図において、実線121はTmi＝０となる水平ドライ
ブパルスのデューティであり、実線124はTmd＝０となる
水平ドライブパルスのデューティである。従って、水平
出力トランジスタが正常動作を行うには、水平ドライブ
パルスのデューティがこの間にある事が必要である。
ブパルスのデューティであり、実線124はTmd＝０となる
水平ドライブパルスのデューティである。従って、水平
出力トランジスタが正常動作を行うには、水平ドライブ
パルスのデューティがこの間にある事が必要である。
しかし、従来の水平偏向高圧回路においては、水平発
振回路から水平ドライブ回路へ入力される水平ドライブ
パルスのデューティは、一点鎖線122で示す様に、通
常、水平偏向周波数fHによらず一定であるため、水平偏
向周波数fHの最低周波数f1及び最高周波数f2の近傍にお
いてマージンが少なくなり、素子バラツキや温度特性を
吸収できなくなる可能性がある。従って、最低周波数f1
または最高周波数f2の近傍においては、水平出力トラン
ジスタが異常動作を起こし、最悪の場合、破壊されてし
まう。
振回路から水平ドライブ回路へ入力される水平ドライブ
パルスのデューティは、一点鎖線122で示す様に、通
常、水平偏向周波数fHによらず一定であるため、水平偏
向周波数fHの最低周波数f1及び最高周波数f2の近傍にお
いてマージンが少なくなり、素子バラツキや温度特性を
吸収できなくなる可能性がある。従って、最低周波数f1
または最高周波数f2の近傍においては、水平出力トラン
ジスタが異常動作を起こし、最悪の場合、破壊されてし
まう。
本発明は、上記した従来技術の諸問題点の中から特
に、従来の水平偏向高圧回路においては、入力された同
期信号の極性を統一するための極性統一回路をアナログ
回路にて構成していたために、ノイズや温度特性の影響
を受け易く、また、IC化し難いと言う問題点があったの
を解決して、その結果、ノイズや温度特性の影響を受け
難く、しかも、IC化し易い極性統一回路を有し、入力さ
れる同期信号として正極性の同期信号にも負極性の同期
信号にも対応することができる水平偏向高圧回路を備え
得るディスプレイを提供することを発明の目的とする。
に、従来の水平偏向高圧回路においては、入力された同
期信号の極性を統一するための極性統一回路をアナログ
回路にて構成していたために、ノイズや温度特性の影響
を受け易く、また、IC化し難いと言う問題点があったの
を解決して、その結果、ノイズや温度特性の影響を受け
難く、しかも、IC化し易い極性統一回路を有し、入力さ
れる同期信号として正極性の同期信号にも負極性の同期
信号にも対応することができる水平偏向高圧回路を備え
得るディスプレイを提供することを発明の目的とする。
上記した目的を達成するために、本発明では、水平同
期信号と垂直同期信号とをそれぞれ入力し、該垂直同期
信号がハイレベル状態にある時に前記水平同期信号をク
ロックとしてカウントを行う第１のカウンタと、前記水
平同期信号と前記垂直同期信号とをそれぞれ入力し、該
垂直同期信号がローレベル状態にある時に前記水平同期
信号をクロックとしてカウントを行う第２のカウンタ
と、前記第１のカウンタのカウント結果を格納する第１
のラッチと、前記第２のカウンタのカウント結果を格納
する第２のラッチと、前記第１のラッチの格納内容と前
記第２のラッチの格納内容とを比較するコンパレータ
と、前記水平同期信号と前記垂直同期信号とをそれぞれ
入力し、前記コンパレータの比較結果に応じて各々の極
性を切り換えて出力するスイッチとで、同期信号の極性
統一回路を、構成するようにした。
期信号と垂直同期信号とをそれぞれ入力し、該垂直同期
信号がハイレベル状態にある時に前記水平同期信号をク
ロックとしてカウントを行う第１のカウンタと、前記水
平同期信号と前記垂直同期信号とをそれぞれ入力し、該
垂直同期信号がローレベル状態にある時に前記水平同期
信号をクロックとしてカウントを行う第２のカウンタ
と、前記第１のカウンタのカウント結果を格納する第１
のラッチと、前記第２のカウンタのカウント結果を格納
する第２のラッチと、前記第１のラッチの格納内容と前
記第２のラッチの格納内容とを比較するコンパレータ
と、前記水平同期信号と前記垂直同期信号とをそれぞれ
入力し、前記コンパレータの比較結果に応じて各々の極
性を切り換えて出力するスイッチとで、同期信号の極性
統一回路を、構成するようにした。
極性統一回路を構成する第１及び第２のカウンタは、
それぞれ、垂直同期信号がハイレベル状態にある時、ま
たは、ローレベル状態にある時に、前記水平同期信号を
クロックとしてカウントを行う。そして、前記第１及び
第２のラッチは、それぞれ、前記第１または第２のカウ
ンタのカウント結果を格納する。そして更に、前記コン
パレータは、前記第１のラッチの格納内容と前記第２の
ラッチの格納内容とを比較する。この比較結果から、前
記水平同期信号及び垂直同期信号が正極性の同期信号で
あるか、負極性の同期信号であるかが判る。そこで、前
記スイッチは、前記水平同期信号と前記垂直同期信号と
をそれぞれ入力し、前記コンパレータの比較結果に応じ
て各々の極性を切り換え、前記水平同期信号及び垂直同
期信号がそれぞれ、常に正極性（または負極性）となる
ようにして出力する。従って、この様に、前記極性統一
回路は全てディジタル回路にて構成できるため、ノイズ
や温度特性の影響を受け難く、しかも、IC化が易くな
る。
それぞれ、垂直同期信号がハイレベル状態にある時、ま
たは、ローレベル状態にある時に、前記水平同期信号を
クロックとしてカウントを行う。そして、前記第１及び
第２のラッチは、それぞれ、前記第１または第２のカウ
ンタのカウント結果を格納する。そして更に、前記コン
パレータは、前記第１のラッチの格納内容と前記第２の
ラッチの格納内容とを比較する。この比較結果から、前
記水平同期信号及び垂直同期信号が正極性の同期信号で
あるか、負極性の同期信号であるかが判る。そこで、前
記スイッチは、前記水平同期信号と前記垂直同期信号と
をそれぞれ入力し、前記コンパレータの比較結果に応じ
て各々の極性を切り換え、前記水平同期信号及び垂直同
期信号がそれぞれ、常に正極性（または負極性）となる
ようにして出力する。従って、この様に、前記極性統一
回路は全てディジタル回路にて構成できるため、ノイズ
や温度特性の影響を受け難く、しかも、IC化が易くな
る。
以下、本発明の実施例を図面により説明する。
第１図は本発明の一実施例としての極性統一回路を示
すブロック図である。
すブロック図である。
本実施例の特徴は、同期信号の極性を統一する極性統
一回路をディジタル回路にて構成した点である。
一回路をディジタル回路にて構成した点である。
第１図において、132は水平同期信号入力端子、133は
垂直同期信号入力端子、134,136はカウンタ、135,137は
ラッチ、138はディジタルコンパレータ、139はスイッ
チ、140は水平同期信号出力端子、141は垂直同期信号出
力端子である。なお、ディジタルコンパレータ138と
は、ディジタル信号として入力される２つの入力信号の
大小関係を比較し、その結果を出力する回路のことを言
う（例えば、TTL回路としては例えば74LS85などが挙げ
られる）。
垂直同期信号入力端子、134,136はカウンタ、135,137は
ラッチ、138はディジタルコンパレータ、139はスイッ
チ、140は水平同期信号出力端子、141は垂直同期信号出
力端子である。なお、ディジタルコンパレータ138と
は、ディジタル信号として入力される２つの入力信号の
大小関係を比較し、その結果を出力する回路のことを言
う（例えば、TTL回路としては例えば74LS85などが挙げ
られる）。
次に、動作を説明する。
カウンタ134には、クロック入力端子に水平同期信号
が入力され、リセット端子に垂直同期信号VDが入力され
ており、垂直同期信号VDがハイ（以下、Ｈと略す）レベ
ルのときのみ水平同期信号HDのパルス数をカウントして
いる。また、カウンタ136には、クロック入力端子に水
平同期信号HDが入力され、リセット端子には、インバー
タ152を介することにより、垂直同期信号VDを反転した
信号が入力され、垂直同期信号VDがロー（以下、Ｌと略
す）レベルのときのみ水平同期信号HDのパルス数をカウ
ントしている。
が入力され、リセット端子に垂直同期信号VDが入力され
ており、垂直同期信号VDがハイ（以下、Ｈと略す）レベ
ルのときのみ水平同期信号HDのパルス数をカウントして
いる。また、カウンタ136には、クロック入力端子に水
平同期信号HDが入力され、リセット端子には、インバー
タ152を介することにより、垂直同期信号VDを反転した
信号が入力され、垂直同期信号VDがロー（以下、Ｌと略
す）レベルのときのみ水平同期信号HDのパルス数をカウ
ントしている。
これらカウンタ134,136からそれぞれ出力された、垂
直同期信号VDがＨレベルのときの水平同期信号HDのパル
ス数と、垂直同期信号VDがＬレベルのときの水平同期信
号HDのパルス数は、ラッチ135,137にそれぞれ格納され
た後、ディジタルコンパレータ138で比較される。な
お、ラッチ134にパルス数を格納するタイミングは、垂
直同期信号VDの立ち下がりエッジに、また、ラッチ136
にパルス数を格納するタイミングは、垂直同期信号VDの
立ち上がりエッジに、それぞれなる様に予め設定してお
く。
直同期信号VDがＨレベルのときの水平同期信号HDのパル
ス数と、垂直同期信号VDがＬレベルのときの水平同期信
号HDのパルス数は、ラッチ135,137にそれぞれ格納され
た後、ディジタルコンパレータ138で比較される。な
お、ラッチ134にパルス数を格納するタイミングは、垂
直同期信号VDの立ち下がりエッジに、また、ラッチ136
にパルス数を格納するタイミングは、垂直同期信号VDの
立ち上がりエッジに、それぞれなる様に予め設定してお
く。
ディジタルコンパレータ138の出力は、ラッチ135の出
力がラッチ137の出力より小さい場合、Ｌレベルとな
り、逆に、ラッチ135の出力がラッチ137の出力より大き
い場合、Ｈレベルとなる。
力がラッチ137の出力より小さい場合、Ｌレベルとな
り、逆に、ラッチ135の出力がラッチ137の出力より大き
い場合、Ｈレベルとなる。
そして、このディジタルコンパレータ138の出力はス
イッチ139に入力され、スイッチ139は、ディジタルコン
パレータ138の出力がＬレベルの時、入力された水平同
期信号HD,垂直同期信号VDの極性をそのままにして、水
平同期信号HD′，垂直同期信号VD′として出力し、ディ
ジタルコンパレータ138の出力がＨレベルの時、入力さ
れた水平同期信号HD,垂直同期信号VDの極性を反転し
て、水平同期信号HD′，垂直同期信号VD′として出力す
る。そして、スイッチ139より出力された同期信号のう
ち、水平同期信号HD′は水平同期信号出力端子140を介
して水平発振回路（図示せず）に入力する。なお、スイ
ッチ139は排他的論理和回路等により構成することがで
きる。
イッチ139に入力され、スイッチ139は、ディジタルコン
パレータ138の出力がＬレベルの時、入力された水平同
期信号HD,垂直同期信号VDの極性をそのままにして、水
平同期信号HD′，垂直同期信号VD′として出力し、ディ
ジタルコンパレータ138の出力がＨレベルの時、入力さ
れた水平同期信号HD,垂直同期信号VDの極性を反転し
て、水平同期信号HD′，垂直同期信号VD′として出力す
る。そして、スイッチ139より出力された同期信号のう
ち、水平同期信号HD′は水平同期信号出力端子140を介
して水平発振回路（図示せず）に入力する。なお、スイ
ッチ139は排他的論理和回路等により構成することがで
きる。
第２図は第１図における垂直同期信号入力端子，水平
同期信号入力端子に入力される垂直同期信号，水平同期
信号の波形を示す波形図である。
同期信号入力端子に入力される垂直同期信号，水平同期
信号の波形を示す波形図である。
第２図において、（ａ），（ｂ）はそれぞれ正極性の
垂直同期信号VD,水平同期信号HDであり、（ｃ），
（ｄ）はそれぞれ負極性の垂直同期信号VD,水平同期信
号HDである。
垂直同期信号VD,水平同期信号HDであり、（ｃ），
（ｄ）はそれぞれ負極性の垂直同期信号VD,水平同期信
号HDである。
第１図の極性統一回路において、垂直同期信号入力端
子133に第２図（ａ）に示す正極性の垂直同期信号VD
を、水平同期信号入力端子132に第２図（ｂ）に示す正
極性の水平同期信号VDをそれぞれ入力した場合、垂直同
期信号VDがＨレベルの時の水平同期信号HDのパルス数Np
は、垂直同期信号VDがＬレベル時の水平同期信号HDのパ
ルス数Nnより小さいため、ディジタルコンパレータ138
の出力はＬレベルとなり、スイッチ139より出力される
水平同期信号HD′，垂直同期信号VD′は、入力された水
平同期信号HD,垂直同期信号VDと同一極性の正極性とな
る。
子133に第２図（ａ）に示す正極性の垂直同期信号VD
を、水平同期信号入力端子132に第２図（ｂ）に示す正
極性の水平同期信号VDをそれぞれ入力した場合、垂直同
期信号VDがＨレベルの時の水平同期信号HDのパルス数Np
は、垂直同期信号VDがＬレベル時の水平同期信号HDのパ
ルス数Nnより小さいため、ディジタルコンパレータ138
の出力はＬレベルとなり、スイッチ139より出力される
水平同期信号HD′，垂直同期信号VD′は、入力された水
平同期信号HD,垂直同期信号VDと同一極性の正極性とな
る。
これに対し、垂直同期信号入力端子133に第２図
（ｃ）に示す負極性の垂直同期信号VDを、水平同期信号
入力端子132に第２図（ｄ）に示す負極性の水平同期信
号VDをそれぞれ入力した場合、垂直同期信号VDがＨレベ
ルの時の水平同期信号HDのパルス数Np′は、垂直同期信
号VDがＬレベルの時の水平同期信号HDのパルス数Nn′よ
り大きいため、ディジタルコンパレータ138の出力はＨ
レベルとなり、スイッチ139より出力された水平同期信
号HD′，垂直同期信号VD′は、入力された水平同期信号
HD,垂直同期信号VDとは逆極性の正極性となる。
（ｃ）に示す負極性の垂直同期信号VDを、水平同期信号
入力端子132に第２図（ｄ）に示す負極性の水平同期信
号VDをそれぞれ入力した場合、垂直同期信号VDがＨレベ
ルの時の水平同期信号HDのパルス数Np′は、垂直同期信
号VDがＬレベルの時の水平同期信号HDのパルス数Nn′よ
り大きいため、ディジタルコンパレータ138の出力はＨ
レベルとなり、スイッチ139より出力された水平同期信
号HD′，垂直同期信号VD′は、入力された水平同期信号
HD,垂直同期信号VDとは逆極性の正極性となる。
以上により、同期信号の極性を正極性に統一する極性
統一回路を実現できる。また、負極性に統一する極性統
一回路も同一原理で簡単に構成できることは言うまでも
ない。
統一回路を実現できる。また、負極性に統一する極性統
一回路も同一原理で簡単に構成できることは言うまでも
ない。
従って、本実施例によれば、水平発振回路の前段に設
けられる極性統一回路をディジタル回路にて構成するこ
とができるので、ノイズや温度特性の影響を受け難くす
ることができ、しかも、IC化し易くなる。
けられる極性統一回路をディジタル回路にて構成するこ
とができるので、ノイズや温度特性の影響を受け難くす
ることができ、しかも、IC化し易くなる。
第３図は本発明の別の実施例としての極性統一回路を
示すブロック図である。
示すブロック図である。
第３図における極性統一回路は、カウンタ142、ラッ
チ143、スイッチ139のみで構成されている。
チ143、スイッチ139のみで構成されている。
カウンタ142には、クロック入力端子に水平同期信号H
Dが入力され、リセット端子に垂直同期信号VDが入力さ
れていて、垂直同期信号VDがＨレベルの時の水平同期信
号HDのパルス数をカウントし、水平同期信号HDのパルス
数がある設定値Ｎより大きくなった場合に、判別信号を
出力している。
Dが入力され、リセット端子に垂直同期信号VDが入力さ
れていて、垂直同期信号VDがＨレベルの時の水平同期信
号HDのパルス数をカウントし、水平同期信号HDのパルス
数がある設定値Ｎより大きくなった場合に、判別信号を
出力している。
カウンタ142より出力された判別信号は、ラッチ143に
格納され、このラッチ143の出力によりスイッチ139が切
り換えられている。なお、ラッチ143は判別信号を格納
するタイミングは、垂直同期信号VDの立ち下がりエッジ
となる様に予め設定しておく。
格納され、このラッチ143の出力によりスイッチ139が切
り換えられている。なお、ラッチ143は判別信号を格納
するタイミングは、垂直同期信号VDの立ち下がりエッジ
となる様に予め設定しておく。
スイッチ139は、ラッチ143の出力がＬレベルの時、入
力された水平同期信号HD,垂直同期信号VDの極性をその
ままにして、水平同期信号HD′，垂直同期信号VD′とし
て出力し、ラッチ143の出力がＨレベルの時、入力され
た水平同期信号HD,垂直同期信号VDの極性を反転して、
水平同期信号HD′，垂直同期信号VD′として出力する。
そして、スイッチ139より出力された同期信号のうち、
水平同期信号HD′は水平同期信号出力端子140を介して
水平発振回路（図示せず）に入力する。
力された水平同期信号HD,垂直同期信号VDの極性をその
ままにして、水平同期信号HD′，垂直同期信号VD′とし
て出力し、ラッチ143の出力がＨレベルの時、入力され
た水平同期信号HD,垂直同期信号VDの極性を反転して、
水平同期信号HD′，垂直同期信号VD′として出力する。
そして、スイッチ139より出力された同期信号のうち、
水平同期信号HD′は水平同期信号出力端子140を介して
水平発振回路（図示せず）に入力する。
以上により、第１図の実施例と同様に、同期信号の極
性を正極性に統一する極性統一回路を実現できる。ま
た、負極性に統一する負極性統一回路も同一原理で簡単
に実現できるのは言うまでもない。
性を正極性に統一する極性統一回路を実現できる。ま
た、負極性に統一する負極性統一回路も同一原理で簡単
に実現できるのは言うまでもない。
従って、本実施例においても、第１図の実施例と同
様、水平発振回路の前段に設けられる極性統一回路をデ
ィジタル回路にて構成することができるので、ノイズや
温度特性の影響を受け難くすることができ、しかも、IC
化し易くなる。
様、水平発振回路の前段に設けられる極性統一回路をデ
ィジタル回路にて構成することができるので、ノイズや
温度特性の影響を受け難くすることができ、しかも、IC
化し易くなる。
さて第１図，第３図の極性統一回路においては、入力
される信号として水平同期信号HDと垂直同期信号VDをそ
の対象としているが、同期信号の形式としては、水平同
期信号HDと垂直同期信号VDとに分離された同期信号ばか
りでなく、水平同期信号HDと垂直同期信号VDとが合成さ
れた複合同期信号もある。
される信号として水平同期信号HDと垂直同期信号VDをそ
の対象としているが、同期信号の形式としては、水平同
期信号HDと垂直同期信号VDとに分離された同期信号ばか
りでなく、水平同期信号HDと垂直同期信号VDとが合成さ
れた複合同期信号もある。
そこで、次に、第１図，第３図の極性統一回路を複合
同期信号入力に対応させることが可能な回路について説
明する。
同期信号入力に対応させることが可能な回路について説
明する。
第４図は第１図または第３図の実施例を複合同期信号
入力に対応させるための回路を示すブロック図である。
入力に対応させるための回路を示すブロック図である。
第４図において、148は複合同期信号入力端子、147は
ローパスフィルタ、150は波形整形回路、151は第１図ま
たは第３図に示す極性統一回路である。
ローパスフィルタ、150は波形整形回路、151は第１図ま
たは第３図に示す極性統一回路である。
この第４図に示した回路では、極性統一回路151の水
平同期信号入力端子132に複合同期信号を直接入力し、
垂直同期信号入力端子133には複合同期信号をローパス
フィルタ149,波形整形回路150に通す事により得られる
垂直同期信号を入力している。
平同期信号入力端子132に複合同期信号を直接入力し、
垂直同期信号入力端子133には複合同期信号をローパス
フィルタ149,波形整形回路150に通す事により得られる
垂直同期信号を入力している。
この結果、同期信号が複合同期信号の形で入力された
場合でも、第１図，第３図の極性統一回路を用いて、同
期信号の極性の統一を行うことができる。
場合でも、第１図，第３図の極性統一回路を用いて、同
期信号の極性の統一を行うことができる。
第５図は本発明による極性統一回路を備えることによ
って、入力される同期信号が正極性であっても負極性で
あっても、対応することのできる水平偏向高圧回路の一
例を示したブロック図である。
って、入力される同期信号が正極性であっても負極性で
あっても、対応することのできる水平偏向高圧回路の一
例を示したブロック図である。
第５図において、１は水平振幅回路、２は水平ドライ
ブ回路、３は水平出力回路、４は偏向電流検出回路、５
は水平同期式の第１のスイッチングレギュレータ、６は
高圧ドライブ回路、７は高圧出力回路、８は高圧検出回
路、９は水平同期式の第２のスイッチングレギュレー
タ、10はノコギリ波作成回路である。
ブ回路、３は水平出力回路、４は偏向電流検出回路、５
は水平同期式の第１のスイッチングレギュレータ、６は
高圧ドライブ回路、７は高圧出力回路、８は高圧検出回
路、９は水平同期式の第２のスイッチングレギュレー
タ、10はノコギリ波作成回路である。
次に動作を説明する。
水平発振回路１から出力された水平ドライブパルスH.
DRは水平ドライブ回路２を介して水平出力回路３に加え
られ、水平偏向電流が発生する。また、同様に水平発振
回路１から出力された水平ドライブパルスH.DRは高圧ド
ライブ回路６を介して高圧出力回路７に加えられ、高圧
が発生する。
DRは水平ドライブ回路２を介して水平出力回路３に加え
られ、水平偏向電流が発生する。また、同様に水平発振
回路１から出力された水平ドライブパルスH.DRは高圧ド
ライブ回路６を介して高圧出力回路７に加えられ、高圧
が発生する。
一方、第１のスイッチングレギュレータ５は偏向電流
検出回路４からの出力の振幅が一定となる様に、水平出
力回路３へ供給する電源電圧EB1を制御している。ま
た、第２のスイッチングレギュレータ９は高圧検出回路
８からの出力の振幅が一定となる様に、高圧出力回路７
へ供給する電源電圧EB2を制御している。
検出回路４からの出力の振幅が一定となる様に、水平出
力回路３へ供給する電源電圧EB1を制御している。ま
た、第２のスイッチングレギュレータ９は高圧検出回路
８からの出力の振幅が一定となる様に、高圧出力回路７
へ供給する電源電圧EB2を制御している。
以上説明した水平偏向高圧回路の前段に、本発明によ
る極性統一回路を配置して、該統一回路により統一され
た極性の同期信号を用いるようにすることにより、入力
される同期信号が正極性であっても負極性であっても、
本水平偏向高圧回路は対応することのできる。
る極性統一回路を配置して、該統一回路により統一され
た極性の同期信号を用いるようにすることにより、入力
される同期信号が正極性であっても負極性であっても、
本水平偏向高圧回路は対応することのできる。
本発明によれば、極性統一回路を、全てディジタル回
路にて構成できるため、ノイズや温度特性の影響を受け
難く、しかも、IC化し易くなる。その結果として、かか
る極性統一回路を有する水平偏向高圧回路を備えたディ
スプレイは、入力される同期信号が正極性であっても負
極性であっても、ノイズや温度特性の影響を受けること
なく対応できるという利点がある。
路にて構成できるため、ノイズや温度特性の影響を受け
難く、しかも、IC化し易くなる。その結果として、かか
る極性統一回路を有する水平偏向高圧回路を備えたディ
スプレイは、入力される同期信号が正極性であっても負
極性であっても、ノイズや温度特性の影響を受けること
なく対応できるという利点がある。
第１図は本発明の一実施例としての極性統一回路を示す
ブロック図、第２図は第１図における垂直同期信号入力
端子、水平同期信号入力端子に入力される垂直同期信
号，水平同期信号の波形を示す波形図、第３図は本発明
の別の実施例としての極性統一回路を示すブロック図、
第４図は第１図または第３図の実施例を複合同期信号入
力に対応させるための回路を示す回路図、第５図は本発
明による極性統一回路を備えることによって、入力され
る同期信号が正極性であっても負極性であっても、対応
することのできる水平偏向高圧回路の一例を示したブロ
ック図、第６図は一般的な水平偏向高圧回路における各
部電極，電圧波形を示す波形図、第７図は水平ドライブ
パルスのデューティと水平偏向周波数との関係を示した
特性図、である。 符号の説明 １……水平発振回路、２……水平ドライブ回路、３……
水平出力回路、４……偏向電流検出回路、５……第１の
スイッチングレギュレータ、６……高圧ドライブ回路、
７……高圧出力回路、８……高圧検出回路、９……第２
のスイッチングレギュレータ、10……ノコギリ波作成回
路、134,136,142……カウンタ、135,137,143……ラッ
チ、138……ディジタルコンパレータ、139……スイッ
チ。
ブロック図、第２図は第１図における垂直同期信号入力
端子、水平同期信号入力端子に入力される垂直同期信
号，水平同期信号の波形を示す波形図、第３図は本発明
の別の実施例としての極性統一回路を示すブロック図、
第４図は第１図または第３図の実施例を複合同期信号入
力に対応させるための回路を示す回路図、第５図は本発
明による極性統一回路を備えることによって、入力され
る同期信号が正極性であっても負極性であっても、対応
することのできる水平偏向高圧回路の一例を示したブロ
ック図、第６図は一般的な水平偏向高圧回路における各
部電極，電圧波形を示す波形図、第７図は水平ドライブ
パルスのデューティと水平偏向周波数との関係を示した
特性図、である。 符号の説明 １……水平発振回路、２……水平ドライブ回路、３……
水平出力回路、４……偏向電流検出回路、５……第１の
スイッチングレギュレータ、６……高圧ドライブ回路、
７……高圧出力回路、８……高圧検出回路、９……第２
のスイッチングレギュレータ、10……ノコギリ波作成回
路、134,136,142……カウンタ、135,137,143……ラッ
チ、138……ディジタルコンパレータ、139……スイッ
チ。
Claims (8)
- 【請求項１】入力される水平同期信号または垂直同期信
号について、前記水平同期信号または垂直同期信号がハ
イレベル状態にあるときに基準信号をクロックとしてカ
ウントを行う第１のカウント手段と、前記水平同期信号
または垂直同期信号について、前記水平同期信号または
垂直同期信号がローレベル状態にあるときは基準信号を
クロックとしてカウントを行う第２のカウンタ手段と、
前記第１のカウンタ手段及び第２のカウンタ手段の出力
を比較する手段と、前記比較手段の出力に応じて、前記
水平同期信号または垂直同期信号の極性を切り換えるス
イッチ手段とを有し、前記水平同期信号および垂直同期
信号の極性を正極性または負極性に統一する極性統一回
路を備えたことを特徴とするディスプレイ。 - 【請求項２】前記極性統一回路が、さらに前記第１のカ
ウンタ手段の出力を格納する第１のメモリ手段と、前記
第２のカウンタ手段の出力を格納する第２のメモリ手段
とを有することを特徴とする請求項２記載のディスプレ
イ。 - 【請求項３】前記比較手段が、前記第１のメモリ手段お
よび第２のメモリ手段の出力を比較することを特徴とす
る請求項３記載のディスプレイ。 - 【請求項４】水平同期信号と垂直同期信号とが入力さ
れ、前記垂直同期信号がハイレベル状態にあるときに前
記水平同期信号をクロックとしてカウントを行う第１の
カウンタ手段と、水平同期信号と垂直同期信号とが入力
され、前記垂直同期信号がローレベル状態にあるときに
前記水平同期信号をクロックとしてカウントを行う第２
のカウンタ手段と、前記第１のカウンタ手段及び第２の
カウンタ手段の出力を比較する手段と、前記比較手段の
比較結果に応じて、前記水平同期信号または垂直同期信
号の極性を切り換えるスイッチ手段とを有し、前記水平
同期信号および垂直同期信号の極性を正極性または負極
性に統一する極性統一回路を備えたことを特徴とするデ
ィスプレイ。 - 【請求項５】前記極性統一回路が、さらに前記第１のカ
ウンタ手段の出力を格納する第１のメモリ手段と、前記
第２のカウンタ手段の出力を格納する第２のメモリ手段
とを有することを特徴とする請求項５記載のディスプレ
イ。 - 【請求項６】前記比較手段が、前記第１のメモリ手段お
よび第２のメモリ手段の出力を比較することを特徴とす
る請求項６記載のディスプレイ。 - 【請求項７】水平同期信号と垂直同期信号とが入力さ
れ、前記垂直同期信号がハイレベル状態もしくはローレ
ベル状態にあるときに前記水平同期信号をクロックとし
てカウントし、所定値と比較して判別信号を出力するカ
ウンタ手段と、前記水平同期信号と垂直同期信号とが入
力され、前記判別信号に応じて、前記水平同期信号また
は垂直同期信号の極性を切り換えて出力するスイッチ手
段とを有し、前記水平同期信号および垂直同期信号の極
性を正極性または負極性に統一する極性統一回路を備え
たことを特徴とするディスプレイ。 - 【請求項８】前記極性統一回路が、さらに前記カウンタ
手段の出力を格納するメモリ手段を有することを特徴と
する請求項８記載のディスプレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1139110A JP2690358B2 (ja) | 1989-06-02 | 1989-06-02 | ディスプレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1139110A JP2690358B2 (ja) | 1989-06-02 | 1989-06-02 | ディスプレイ |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1072597A Division JPH09205560A (ja) | 1997-01-24 | 1997-01-24 | ディスプレイ |
| JP1072697A Division JP3214610B2 (ja) | 1997-01-24 | 1997-01-24 | ディスプレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036175A JPH036175A (ja) | 1991-01-11 |
| JP2690358B2 true JP2690358B2 (ja) | 1997-12-10 |
Family
ID=15237719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1139110A Expired - Fee Related JP2690358B2 (ja) | 1989-06-02 | 1989-06-02 | ディスプレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2690358B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0348577A (ja) * | 1989-04-20 | 1991-03-01 | Sanyo Electric Co Ltd | 高圧安定化回路 |
| JP3150144B2 (ja) * | 1991-06-26 | 2001-03-26 | 日本ケミコン株式会社 | 高圧安定化電源回路 |
| GB2278523A (en) * | 1993-05-26 | 1994-11-30 | Ibm | Deflection apparatus for raster scanned CRT displays |
| JPH07254996A (ja) * | 1994-03-15 | 1995-10-03 | Victor Co Of Japan Ltd | 水平偏向回路 |
| JP4016156B2 (ja) * | 1997-09-22 | 2007-12-05 | Ｓｍｃ株式会社 | スムースベントバルブ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62109521U (ja) * | 1985-12-26 | 1987-07-13 | ||
| JPH0210915A (ja) * | 1988-06-28 | 1990-01-16 | Mitsubishi Electric Corp | パルス状信号の極性統一回路 |
-
1989
- 1989-06-02 JP JP1139110A patent/JP2690358B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH036175A (ja) | 1991-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526558B2 (ja) | ビデオ信号のスキャンコンバ−タ装置 | |
| JPH02170194A (ja) | 画像表示装置 | |
| JP2690358B2 (ja) | ディスプレイ | |
| JP3555372B2 (ja) | 同期処理回路 | |
| JP3439143B2 (ja) | 水平同期回路 | |
| US6420918B2 (en) | Phase control for oscillators | |
| KR0150973B1 (ko) | 전압제어발진기의 발진주파수 제어장치 | |
| JP2692112B2 (ja) | 映像信号の判別回路 | |
| JPH10126719A (ja) | ３相クロックパルス発生回路 | |
| JP4168524B2 (ja) | Ｐｌｌ回路 | |
| JPH0758633A (ja) | Ｐｌｌ回路 | |
| JP2983792B2 (ja) | 表示装置の駆動回路 | |
| JP2950036B2 (ja) | テレビジョン垂直鋸歯状波発生回路 | |
| JP3157554B2 (ja) | 半導体遅延線装置とその駆動方法 | |
| JPS5857948B2 (ja) | 電磁偏向装置 | |
| KR950012248B1 (ko) | 텔레비젼 수상기의 배속 동기신호 발생 시스템 | |
| JPH0759052A (ja) | 自動周波数追従装置 | |
| JPH1169263A (ja) | 垂直ブランキング生成回路 | |
| JPS63173467A (ja) | 水平同期信号ブランキングパルス発生器 | |
| KR100263160B1 (ko) | 복합동기신호를이용한pll회로 | |
| JP2000183735A (ja) | Ｐｌｌ回路 | |
| JPS6051838B2 (ja) | パタン信号発生装置 | |
| JPH06164379A (ja) | デューティ比固定ｐｌｌ発振回路 | |
| JPH09233364A (ja) | 垂直同期信号再生回路 | |
| JPS6025387A (ja) | 垂直同期信号整形回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |