JPH036175A

JPH036175A - ディスプレイ

Info

Publication number: JPH036175A
Application number: JP1139110A
Authority: JP
Inventors: Koji Kito; 浩二木藤; Ikuya Arai; 郁也荒井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-06-02
Filing date: 1989-06-02
Publication date: 1991-01-11
Anticipated expiration: 2012-12-10
Also published as: JP2690358B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、コンピュータ用のデイスプレィ等に用いて好
適な水平偏向高圧回路に関するものである。

〔従来の技術〕

近年、コンピュータ用のデイスプレィとしては、使用者
の使い勝手向上や生産ラインの合理化のため、１台のデ
イスプレィで種々の水平偏向周波数に追従できる多周波
対応デイスプレィが普及しつつある。

ところで、この様な多周波対応デイスプレィに用いられ
る水平偏向高圧回路においては、水平偏向周波数によら
ず、水平偏向電流の振幅や高圧の振幅を一定にする必要
がある。そこで、従来の水平偏向高圧回路においては、
水平偏向周波数によらず、水平偏向電流の振幅や高圧の
振幅を一定にするために、回路内の電源電圧を、水平偏
向周波数に対して非同期で動作する発振器を有するスイ
ッチングレギュレータによって制御するようにしていた
。

また、多周波対応デイスプレィにおいては、水平偏間周
波数によらず、表示画面における水平リニアリティも一
定にする必要がある。そこで、従来の水平偏向高圧回路
においては、水平偏向周波数によらず、表示画面におけ
る水平リニアリティを一定にするために、８字コンデン
サの容量を水平偏向周波数に応じて切り換えるようにし
ていた。

また、多周波対応デイスプレィに用いられる水平偏向高
圧回路としては、入力される同期信号として正極性のも
のも負極性のものもあるため、その両方の極性に対応す
る必要がある。そこで、従来の水平偏向高圧回路におい
ては、水平発振回路の前段に、アナログ回路から成る極
性統一回路を設け、入力された同期信号の極性をどちら
か一方の極性に統一した後、水平発振回路に入力するよ
うにしていた。

更にまた、多周波対応デイスプレィに用いられる従来の
水平偏向高圧回路においては、水平偏向周波数によらず
、水平ドライブ回路に入力される水平ドライブパルスの
デユーティを一定にしていた。

なお、この種の回路に関連するものとしては、例えば、
特開昭５６−１６８４７６号公報、特開昭６１−２１９
２６８号公報、特公昭６２−４８４３１号公報、特開昭
６３−５１７７３号公報などがある。

〔発明が解決しようとする課題〕

しかしながら、従来の水平偏向高圧回路においては、上
記した樺に、回路内の電源電圧を、水平偏向周波数に対
して非同期で動作する発振器を有するスイッチングレギ
ュレータによって制御するようにしていたため、次のよ
うな２つの問題があった。

即ち、第１の問題は、スイッチングレギュレータの有す
る発振器は水平偏向周波数に対して非同期で動作するた
め、水平偏向高圧回路内には水平発振回路による発振周
波数（即ち、水平偏向周波数）と発振器による発振周波
数の２つの周波数が存在することになり、従って、両方
の周波数の値が近くなると、両方の周波数間のビートが
発生し、画面ノイズが出て、十分な画質が得られなくな
ると言う問題である。

第２の問題は、水平発振回路の他に、スイッチングレギ
ュレータが発振器を有するため、故障等により水平発振
回路の動作が停止しても、スイッチングレギュレータは
発振器が動作している限り電源電圧を供給し続けること
になり、そのため、故障の程度が更に悪化してしまう可
能性があると言う問題である。

また、従来の水平偏向高圧回路においては、上記した様
に、８字コンデンサの容量を水平偏向周波数に応じて切
り換えるようにしていたため、水平偏向周波数の連続的
な変化に対応することができないと言う問題があった。

また、従来の水平偏向高圧回路においてば、上記した様
に、入力された同期信号の極性を統一するための極性統
一回路をアナログ回路にて構成していたために、ノイズ
や温度特性の影響を受は易く、また、ＩＣ化し難いと言
う問題があった。

更にまた、従来の水平偏向高圧回路においては、上記し
た様に、水平偏向周波数によらず、水平ドライブトラン
ジスタに入力される水平ドライブパルスのデユーティを
一定にしていたため、水平出力トランジスタ等の素子バ
ラツキや温度特性により、水平偏向周波数によっては水
平出力トランジスタめ導通すべきタイミングが許容範囲
を越えて、水平出力トランジスタが異常動作を起こし、
最悪の場合、水平出力トランジスタが破壊されてしまう
と言う問題があった。

以下、この事を第２０図及び第２１図を用いて更に詳し
く説明する。

第２０図は一般的な水平偏向高圧回路における各都電流
、電圧波形を示す波形図であり、（ａ）は水平ドライブ
回路に入力される水平ドライブパルス、（ｂ）は水平ド
ライブトランジスタのコレクタ電圧、（Ｃ）は水平出力
トランジスタのペース電流、（ｄ）は水平出力トランジ
スタのコレクタ電圧、（＋５）は水平出力トランジスタ
のコレクタ電流である。

第２０図（Ｃ）に示す水平出力トランジスタのベース電
流の流れ始めるタイミングｔ２は、第２０図（ｄ）に示
す水平出力トランジスタのコレクタ電圧の立下がりタイ
ミングむ、と第２０図（ｅ）に示す水平出力トランジス
タのコレクタ電流の流れ出しタイミングｔ３との間でな
ければ、水平出力トランジスタは正常動作をすることが
出来ない。

今、ｔ、とｔ２との間の時間差をＴ、、、ｔ、とり、と
の間の時間差をＴ１とすると、（１）、　（２）式が成
立する。

ＴＩＩｄ＝ＴＰ　Ｔ、　　Ｔｓｏ＋Ｔｔａ　　　　　　
”””（１）但し、Ｔｐは、水平ドライブパルス幅ＩＴ
ｒは水平帰線期間、Ｔｓｏは水平出力トランジスタの蓄
積時間、Ｔｓｄは水平ドライブトランジスタの蓄積時間
、Ｔ３は水平走査期間である。

第２１図は（１）式、（２）式より求めた水平ドライブ
パルスのデユーティＤＩ）（Ｔ、／ＴＨ）と水平偏向周
波数ｆ、との関係を示す特性図である。

第２１図において、実線１２１はＴ−ｔ＝ｏとなる水平
ドライブパルスのデユーティであり、実線１２４はＴ１
＝０となる水平ドライブパルスのデユーティである。従
って、水平出力トランジスタが正常動作を行うには、水
平ドライブパルスのデユーティがこの間にある事が必要
である。

しかし、従来の水平偏向高圧回路においては、水平発振
回路から水平ドライブ回路へ入力される水平ドライブパ
ルスのデユーティは、−点鎖線１２２で示す様に、通常
、水平偏向周波数ｆ□によらず一定であるため、水平偏
向周波数ｆ、の最低周波数ｆｔ及び最高周波数ｆ２の近
傍においてマージンが少なくなり、素子バラツキや温度
特性を吸収できなくなる可能性がある。従って、最低周
波数ｆｔまたは最高周波数ｆ２の近傍においては、水平
出力トランジスタが異常動作を起こし、最悪の場合、破
壊されてしまう。なお、第２１図において、破線１２３
については後述する。

本発明は、上記した従来技術の問題点に鑑みなされたも
のであり、従って、本発明の第１の目的は、水平偏向周
波数によらず、水平偏向電流の振幅や高圧の振幅を一定
にすることができ、しかも、画面ノイズが発生したり、
故障等により水平発振回路の動作が停止しても、その故
障の程度が更に悪化したりすることのない水平偏向高圧
回路を提供することにある。

また、本発明の第２の目的は、水平偏向周波数によらず
、表示画面における水平リニアリティを一定にすること
ができ、しかも、水平偏向周波数の連続的な変化に対応
して、水平リニアリティを制御することができる水平偏
向高圧回路を提供することにある。

また、本発明の第３の目的は、ノイズや温度特性の影響
を受は難く、しかも、ＩＣ化し易い極性統一回路を有し
、入力される同期信号として正極性の同期信号にも負極
性の同期信号にも対応することができる水平偏向高圧回
路を提供することにある。

更にまた、本発明の第４の目的は、水平出力トランジス
タが異常動作を起こしたり、破壊されたりすることがな
い水平偏向高圧回路を提供することにある。

〔課題を解決するための手段］上記した第１の目的を達成するために、本発明では、水
平偏向電流の振幅や高圧の振幅を一定にするためのスイ
ッチングレギュレータとして、水平発振回路から出力さ
れる、水平同期信号に同期したパルスを利用して動作す
るパルス幅変調方式のスイッチングレギュレータを用い
るようにした。

また、上記した第２の目的を達成するために、本発明で
は、水平出力回路内における水平偏向コイルに直列に接
続されている８字コンデンサを、直列に接続された２つ
のコンデンサにて構成すると共に、それら２つのコンデ
ンサのうち、一方のコンデンサの両端電圧を、水平発振
回路から出力される水平同期信号に同期したパルスに基
づいて制御するパルス幅変調方式のスイッチングレギュ
レータを設けるようにした。

また、上記した第３の目的を達成するために、本発明で
は、極性統一回路を、水平同期信号と垂直同期信号とを
それぞれ入力し、該垂直同期信号がハイレベル状態にあ
る時に前記水平同期信号をクロツタとしてカウントを行
う第１のカウンタと、前記水平同期信号と前記垂直同期
信号とをそれぞれ入力し、該垂直同期信号がローレベル
状態にある時に前記水平同期信号をクロックとしてカウ
ントを行う第２のカウンタと、前記第１のカウンタのカ
ウント結果を格納する第１のラッチと、前記第２のカウ
ンタのカウント結果を格納する第２のラッチと、前記第
１のラッチの格納内容と前記第２のラッチの格納内容と
を比較するコンパレータと、前記水平同期信号と前記垂
直同期信号とをそれぞれ入力し、前記コンパレータの比
較結果に応じて各々の極性を切り換えて出力するスイッ
チと、で構成するようにした。

さらに、上記した第４の目的を達成するために、本発明
では、水平発振回路と水平ドライブ回路との間に、前記
水平発振回路から前記水平ドライブ回路に入力される水
平ドライブパルスのパルス幅を、該水平ドライブパルス
のデユーティが前記水平同期信号の周波数に略比例する
ように制御するパルス幅制御回路を設けるようにした。

〔作用〕

まず、水平偏向電流の振幅や高圧の振幅を一定にするた
めのスイッチングレギュレータとして用いられるパルス
幅変調方式の前記スイッチングレギュレータは、発振器
を具備せず、水平発振回路から出力される、水平同期信
号に同期したパルスを利用して動作する。従って、水平
偏向周波数と同一周波数で動作することになるため、ビ
ートによる画面ノイズは発生しない。また、故障等によ
り水平発振回路の動作が停止すれば、直ちに水平出力回
路、高圧出力回路等への電源電圧の供給も停止するので
、その故障の程度がさらに悪化したりすることがなく、
安全性が高くなる。

次に、水平出力回路内における水平偏向コイルに直列に
接続されている前記８字コンデンサは、直列に接続され
た２つのコンデンサにて構成される。そして、パルス幅
変調方式の前記スイッチングレギュレータは、表示画面
における水平リニアリティを一定にするために、２つの
前記コンデンサのうち、一方のコンデンサの両端電圧を
水平同期信号に同期したパルスに基づいて制御する。従
って、その様に、一方のコンデンサの両端電圧を制御す
ることによって、前記８字コンデンサの容量値を、水平
偏向周波数の連続的な変化に対応させて連続的に変化さ
せることができるので、水平偏向周波数の連続的な変化
に対応した８字補正、即ち、水平リニアリティの制御を
行うことができる。

次に、前記極性統一回路を構成する第１及び第２のカウ
ンタは、それぞれ、垂直同期信号がハイレベル状態にあ
る時、または、ローレベル状態にある時に、前記水平同
期信号をクロックとしてカウントを行う。そして、前記
第１及び第２のラッチは、それぞれ、前記第１または第
２のカウンタのカウント結果を格納する。そして更に、
前記コンパレータは、前記第１のラッチの格納内容と前
記第２のラッチの格納内容とを比較する。この比較結果
から、前記水平同期信号及び垂直同期信号が正極性の同
期信号であるか、負極性の同期信号であるかが判る。そ
こで、前記スイッチは、前記水平同期信号と前記垂直同
期信号とをそれぞれ入力し、前記コンパレータの比較結
果に応じて各々の極性を切り換え、前記水平同期信号及
び垂直同期信号がそれぞれ、常に正極性（または負極性
）となるようにして出力する。従って、この様に、前記
極性統一回路は全てディジタル回路にて構成できるため
、ノイズや温度特性の影響を受は難く、しかも、ＩＣ化
し易（なる。

最後に、水平発振回路と水平ドライブ回路との間に設け
られた前記パルス幅制御回路は、水平発振回路から水平
ドライブ回路に入力される水平ドライブパルスのパルス
幅を、水平ドライブパルスのデユーティが水平同期信号
の周波数に略比例するように制御する。従って、水平偏
向周波数によらず、水平出力トランジスタの導通タイミ
ングをダンパーダイオード導通期間の略中夫に維持させ
ることができるので、水平出力トランジスタが異常動作
を起こしたり、或いは破壊されたりすることがない。

［実施例］以下、本発明の実施例を図面により説明する。

第１図は本発明の第１の実施例としての水平偏向高圧回
路を示すブロック図である。

第１図において、１は水平振幅回路、２は水平ドライブ
回路、３は水平出力回路、４は偏向電流検出回路、５は
水平同期式の第１のスイッチングレギュレータ、６は高
圧ドライブ回路、７は高圧出力回路、８は高圧検出回路
、９は水平同期式の第２のスイッチングレギュレータ、
１０はノコギリ波作成回路である。

次に動作を説明する。

水平発振回路１から出力された水平ドライブパルスＨ，
ＤＲは水平ドライブ回路２を介して水平出力回路３に加
えられ、水平偏向電流が発生する。

また、同様に水平発振回路ｌから出力された水平ドライ
ブパルスＨ，ＤＲは高圧ドライブ回路６を介して高圧出
力回路７に加えられ、高圧が発生する。

−４、第１のスイッチングレギュレータ５は偏向電流検
出回路４からの出力の振幅が一定となる様に、水平出力
回路３へ供給する電源電圧Ｅｌｌｌを制御している。ま
た、第２のスイッチングレギュレータ９は高圧検出回路
８からの出力の振幅が一定となる様に、高圧出力回路７
へ供給する電源電圧Ｅｌ！を制御している。

以上の動作により、本実施例では、水平偏向周波数によ
らず、水平偏向電流の振幅及び高圧の振幅を一定にして
いる。

そこで、本実施例の特徴は、水平発振回路１から水平ノ
コギリ波Ｈ，ＳＡＷを取り出し、第１のスイッチングレ
ギュレータ５及び第２のスイッチングレギュレータ９に
入力する事により、第１及び第２のスイッチングレギュ
レータ５，９から発振器を削除した点にある。この様な
構成とする事により、次の様な効果がある。

即ち、第１の効果は、発振器を削除することにより、第
１及び第２のスイッチングレギュレータ５．９を簡単な
構成で水平同期式にすることができ、そのため、水平偏
向高圧回路内には水平発振回路による発振周波数、即ち
、水平偏向周波数しか存在しないことになり、従来の様
に、異なる２つの周波数間のビートによる画面ノイズが
発生することがない。

また、第２の効果は、水平偏向高圧回路内の発振器は水
平発振回路のみとなり、故障等によりその水平発振回路
の動作が停止すれば、水平偏向高圧回路全体が停止し、
電源電圧の供給も停止するため、故障の程度が更に悪化
してしまうことがなく、安全性が高くなる。

なお、本実施例においては、水平ノコギリ波Ｈ１ＳＡＷ
を、水平ドライブパルスＨ，ＤＲからノコギリ波作成回
路１０において作成しても、同様の効果が得られる。

では次に、本実施例における構成及び動作を更に詳しく
説明する。

第２図は第１図における水平偏向高圧回路の具体的な回
路構成を示す回路図である。

第２図において、水平ドライブ回路２は、コンデンサ１
２．抵抗器１３．水平ドライブトランジスタ１４．ドラ
イブ電源入力端子１５．水平ドライブトランス１６．ダ
イオード１７．抵抗器１８から構成されている。

また、水平出力回路３は、水平出力トランジスタ１９．
ダンパーダイオード２０．共振コンデンサ２１．水平偏
向コイル２２，５字コンデンサ２６から構成されている
。

また、偏向電流検出回路４は、電流検出トランス２３．
ダイオード２４．コンデンサ２５から構成されている。

また、第１のスイッチングレギュレータ５は、コンデン
サ２７．チョークコイル２８．ダイオード２９．第１の
スイッチングトランジスタ３０゜ドライブトランス３１
．　　ドライブトランジスタ３２、電源入力端子３３．
第１のコンパレータ３４第１の誤差増幅器３５．電源入
力端子３６．水平サイズ調整用可変抵抗器３７から構成
されている。

また、高圧ドライブ回路６は、コンデンサ３８抵抗器３
９．ドライブ電源入力端子４０．高圧ドライブトランス
４１　ダイオード４２．抵抗器４３から構成される装置また、高圧出力回路７は、高圧出力トランジスタ４４．
ダンパーダイオード４５．共振コンデンサ４６．コイル
４７．コンデンサ５３．フライバックトランス４８．高
圧整流ダイオード４９．高圧出力端子５０から構成され
ている。

また、高圧検出回路８は、抵抗器５１．５２から構成さ
れている。

更にまた、第２のスイッチングレギュレータ９は、コン
デンサ５４．チョークコイル５５．ダイオード５６．第
２のスイッチングトランジスタ５７、ドライブトランス
５８．ドライブトランジスタ５９．電源入力端子６０．
第２のコンパレータ６１　第２の誤差増幅器６２．電源
入力端子６３゜高圧調整用可変抵抗器６４から構成され
ている。

水平ドライブ回路２．水平出力回路３．高圧ドライブ回
路６．高圧出力回路７の動作については、周知の動作で
あるので、ここでは省略し、第１及び第２のスイッチン
グレギュータ５．９、偏向電流検出回路４、高圧検出回
路８の動作について説明する。

第１のコンパレータ３４には、水平発振回路１からの水
平ノコギリ波Ｈ，ＳＡＷと第１の誤差増幅器３５からの
誤差電圧が入力され、その出力にはパルス幅変調波が出
力される。このパルス幅変１周波はドライフ゛トランジ
スタ３２．ドライフ゛トランス３１を介して第１のスイ
ッチングトランジスタ３０のベースに伝えられる。第１
のスイッチングトランジスタ３０がスイッチングする事
により、そのエミッタにパルス幅変調波が発生し、その
パルス幅変調波がチョークコイル２日、コンデンサ２７
によって平滑される事により、直流電圧Ｅｌ１１が発生
する。水平偏向コイル２２には、この直流電圧Ｅ、に比
例した水平偏向電流が発生する。

電流検出トランス２３の２次側には水平偏向電流に比例
した電圧が発生するので、これをダイオード２４．コン
デンサ２５によって整流平滑する事により、水平サイズ
（即ち、水平方向の画面表示すイズ）に比例した電圧が
得られる。第１の誤差増幅器、３５に、この電圧と、水
平サイズ調整用可変抵抗器３７から得られた電圧（基準
電圧）とを入力する事により、両者の電圧が等しくなる
様にフィードバック制御が行われ、水平偏向周波数によ
らず、水平偏向電流の振幅は一定となり、水平サイズは
一定となる。

また、第２のスイッチングレギュレータ９においては、
高圧を抵抗器５１．５２で分割し、その得られた電圧と
高圧調整用可変抵抗器６４から得られた電圧（基準電圧
）とを、第１のスイッチングレギュレータ５と同様に、
第１の誤差増幅器６２に入力する事により、その両者の
電圧が等しくなる様にフィードバック制御が行われ、水
平偏向周波数によらず、高圧の振幅は一定となる。

第３図は第１図におけるスイッチングレギュレータの他
の回路構成を示す回路図である。

第２図に示した第１及び第２のスイッチングレギュレー
タ５．９が降圧形であるのに対し、第３図に示すスイッ
チングレギュレータは昇圧形であり、第２のスイッチン
グレギュレータ９に適用されるものである。

第３図においては、第２のコンパレータ６１から出力さ
れたパルス幅変調波をトランジスタ６７゜６Ｂ、６９、
抵抗器７０から成るドライブ回路を介して、パワーＭＯ
３ＦＥＴ７２に加えている。

そして、パワーＭＯ３ＦＥＴ７２をスイッチングさせ、
そのドレインに発生したパルス幅変調波をダイオード７
３、コンデンサ５４により整流平滑して、電源出力端子
７４に直流電圧ＥＩ１２が得られる。

なお、６５は水平ノコギリ波入力端子、６６はドライブ
回路用電源入力端子、７１はチョークコイル、７５は高
圧検出端子である。また、このスイッチングレギュレー
タによる高圧安定化動作は、第２図に示した降圧形のス
イッチングレギュレータと同様である。

第４図（ａ）、（ｂ）はそれぞれ第１図におけるノコギ
リ波作成回路の具体的な回路構成を示す回路図である。

第４図において、７６は電源入力端子、７７は水平ドラ
イブパルス入力端子、７８はノコギリ波出力端子、７９
，８０．８５は抵抗器、８１．８４はコンデンサ、８２
．８３はトランジスタである。

第４図（ａ）においては、トランジスタ８２によりコン
デンサ８１を定電流充電させた後、トランジスタ８３を
水平ドライブパルスが高電位の期間、導通させ、充電電
荷を急速放電させる事により、水平ノコギリ波が得られ
る。

また、第４図（ｂ）においては、トランジスタ８２を水
平ドライブパルスが低電位の期間、導通させ、コンデン
サ８１を急速充電させた後、トランジスタ８３により充
電電荷を充電流放電させる事により、水平ノコギリ波が
得られる。

第５図は本発明の第２の実施例としての水平偏向高圧回
路を示すブロック図である。

第１図の実施例は、水平偏向高圧分離形の水平偏向高圧
回路であったのに対し、本実施例は、水平偏向高圧一体
形の水平偏向高圧回路になっている。

このため、本実施例では、水平出力回路３及び高圧出力
回路７がダイオード変調形の水平高圧出力回路１１に替
わっている。ダイオード変調形の水平高圧出力回路１１
では、入力される電源電圧Ｅ、を制御する事により、高
圧の振幅が制御され、変調コイル（図示せず）に直列に
接続されている方の３字コンデンサ（図示せず）の両端
電圧■、ｓ□を制御する事により、水平偏向電流の振幅
が制御されるため、第１のスイッチングレギュレータの
出力が■、３！に、第２のスイッチングレギュレータの
出力がＥ、に変わっている。しかし、全体の動作及び効
果としては第１図の実施例と同様である。

第６図は第５図における水平偏向高圧回路の具体的な回
路構成を示す回路図である。

第６図において、８６はダンパーダイオード、８７は共
振コンデンサ、８８は変調コイル、８９は３字コンデン
サ、９０はチョークコイル、９１はダイオード、９２は
第１のスイッチングトランジスタである。

また、第５図との対応関係を説明すると、ダイオード変
調形の水平高圧出力回路１１は、水平出力トランジスタ
１９．２つのダンパーダイオード２０．８６．２つの共
振コンデンサ２１．８７、偏向コイル２２、変調コイル
８日、２つの８字コンデンサ２６，８９、コンデンサ２
７、フライバックトランス４８、高圧整流ダイオード４
９、高圧出力端子５０から構成されている。また、第１
のスイッチングレギュレータ５は、チョークコイル９０
、ダイオード９１．第１のスイッチングトランジスタ９
２、第１のコンパレータ３４、第１の誤差増幅器３５か
ら構成され、昇圧形のスイッチングレギュレータとなっ
ている。その他、水平ドライブ回路２、偏向電流検出回
路４、高圧検出回路８はそれぞれ第２図の回路と同じで
あり、また、第２のスイッチングレギュレータ９は第３
図の昇圧形の回路と同じである。

さて、ダイオード変調形の水平高圧出力回路１１では、
よく知られている様に、高圧の°振幅Ｅ　ＨＶ　＋水平
偏向電流の振幅ＩＨは次式で表わされる。

２Ｔ、ｆＨ但し、ｎはフライバックトランス４８の昇圧比、Ｔ１は
帰線期間、ｆＨは水平偏向周波数、Ｅ露はフライバック
トランス４８の１次側の電源電圧（スイッチングレギュ
レータ９の出力電圧）、ｖｃｓｇは８字コンデンサ８９
の両端電圧（スイッチングレギュレータ５の出力電圧）
、ＬＨは水平偏向コイル２２のインダクタンスである。

（３）式から明らかなように、第２のスイッチングレギ
ュレ−タ９により電源電圧Ｅ、を制御すれば、第１図の
実施例の水平偏向高圧分離形の場合と同様に、水平偏向
周波数によらず、高圧の振幅を一定にできる。また、（
４）式から明らかな様に、第１のスイッチングレギュレ
ータ５により８字コンデンサ８９の両端電圧■。、ｔを
制御すれば、第１図の実施例の水平偏向高圧分離形の場
合と同様に、水平偏向周波数によらず水平偏向電流の振
幅を一定にできる。第６図においては、第１及び第２の
スイッチングレギュレータ５．９共に、昇正形のスイッ
チングレギュレータを採用しているが、その動作は第３
図で説明した通りである。

第７図は本発明の第３の実施例としての水平偏向高圧回
路を示すブロック図である。

本実施例の、第１図の実施例との相違点は、第１及び第
２のスイッチングギュレータ５，９の代わりに、水平発
振回路１からの水平ドライブパルスＨ，ＤＲを直接入力
できる第１及び第２のスイッチングギュレータ５゛、９
”を用いた点である。

しかし、全体の動作及び効果は、第１図の実施例と同様
である。

第８図は第７図における水平偏向高圧回路の具体的な回
路構成を示す回路図である。

第８図において、９３．９８は電源入力端子、９４．９
９は抵抗器、９５，１００は制御トランジスタ、９６，
１０１はコンデンサ、９７．ｔ。

２はワンショットマルチバイブレータである。

また、第７図との対応関係を説明すると、第１のスイッ
チングレギュレータ５゛は、コンデンサ２７、チョーク
コイル２８、ダイオード２９、第１のスイッチングトラ
ンジスタ３０、ドライブトランス３１、ドライブトラン
ジスタ３２、電源入力端子３３，９３、抵抗器９４、制
御トランジスタ９５、コンデンサ９６、ワンショットマ
ルチバイブレーク９７、第１の誤差増幅器３５、電源入
力端子３６、水平サイズ調整用可変抵抗器３７から構成
されている。また、第２のスイッチングレギュレータ９
″は、コンデンサ５４、チョークコイル５５、ダイオー
ド５６、第２のスイッチングトランジスタ５７、ドライ
ブトランス５８、ドライブトランジスタ５９、電源入力
端子６０、電源入力端子９８、抵抗器９９、制御トラン
ジスタ１００、コンデンサ１０１、ワンショットマルチ
バイブレーク１０２、第２の誤差増幅器６２、電源入力
端子６３、高圧調整用可変抵抗器６４から構成されてい
る。その他の各回路は、それぞれ第２図の回路と同じで
ある。

次に、第８図における第１及び第２のスイッチングレギ
ュレータ５゛、９”の動作について説明する。

ワンショットマルチバイブレータ９７及び１０２の出力
パルス幅Ｔ、及びＴ！は、制御トランジスタ９５及び１
００のコレクタ電流をＩＣＩ、　　ｉｃｚ、コンデンサ
９６及び１０１の静電容量をＣ，、Ｃ。

とすると、次式で表わされる。

但し、Ｋｒ　、Ｋｔは比例定数である。

（５）式、（６）式から明らかな様に、第１及び第２の
誤差増幅器３５．６２の出力によって制御トランジスタ
９５．１００のベース電圧を制御する事により、ワンシ
ョットマルチバイブレータ９７゜１０７の出力パルス幅
Ｔｔ及びＴ２を制御でき、第２図の場合と同様にネガテ
ィブフィードバックにより、水平偏向電流の振幅及び高
圧の振幅を水平偏向周波数によらず一定にすることがで
きる。

第９図は本発明の第４の実施例としての水平偏向高圧回
路を示すブロック図である。

本実施例は、第５図の実施例において、第７図の実施例
と同様、第１及び第２のスイッチングレギュレータ５，
９の代わりに、水平発振回路１からの水平ドライブパル
スＨ，ＤＲを直接入力できる第１及び第２のスイッチン
グレギュレータ５゜９°を用いたものである。しかし、
全体の動作及び効果は、第５図の実施例と同様である。

第１０図は第９図における水平偏向高圧回路の具体的な
回路構成を示す回路図である。

第１０図において、第９図との対応関係を説明すると、
第１のスイッチングレギュレータ５°は、チョークコイ
ル９０、ダイオード９１、第１のスイッチングトランジ
スタ９２、電源入力端子９３、抵抗器９４、制御トラン
ジスタ９５、コンデンサ９６、ワンショットマルチバイ
ブレーク９７、第１の誤差増幅器３５、電源入力端子３
６、水平サイズ調整用可変抵抗器３７から構成されてい
る。

また、第２のスイッチングレギュレータ９″は、コンデ
ンサ５４、電源入力端子６０、ドライブ回路用電源入力
端子６６、トランジスタ６７．６８６９、抵抗器７０、
チョークコイル７１、パワーＭＯ３ＦＥＴ７２、ダイオ
ード７３、電源入力端子９８、抵抗器９９、制御トラン
ジスタ１００、コンデンサ１０１１ワンシヨツトマルチ
バイブレーク１０２、第２の誤差増幅器６２、電源入力
端子６３、高圧調整用可変抵抗器６４から構成されてい
る。その他の各回路は、それぞれ第６図の回路と同じで
ある。

なお、第１０図における第１及び第２のスイッチングレ
ギュレータ５°、９°の動作は、第６図及び第８図の動
作から容易に推察できるので、その説明は省略する。

第１１図は本発明の第５の実施例としての水平偏向高圧
回路を示すブロック図である。

本実施例の特徴は、水平偏向周波数よらず、表示画面に
おける水平リニアリティを一定にすることができるよう
にした点である。

第１２図は表示画面における水平リニアリティを一定に
する３字コンデンサの容量と水平偏向周波数との関係を
示す特性図である。

第１２図において、ＣＢは３字コンデンサの容量、ｆＨ
は前述した如く水平偏向周波数である。

第１２図から明らかなように、表示画面における水平リ
ニアリティを一定にするには、３字コンデンサの容量Ｃ
ｓを水平偏向周波数ｆＩＩの２乗に反比例するように変
化させれば良い。

そこで、本実施例では、第１１図に示すように、第１図
の実施例において、新たに第３のスイッチングレギュレ
ータ１０３を追加し、この第３のスイッチングレギュレ
ータ１０３により、水平出力回路３内の３字コンデンサ
（図示せず）の容量Ｃ５を水平偏向周波数に応じて第１
２図の如く制御するようにした。

第１３図は第１１図における水平偏向高圧回路の具体的
な回路構成を示す回路図である。

第１３図において、１０４は周波数・電圧（以下、ＦＶ
と略す）コンバータ、１０５は電圧変換回路、１０６は
第３の誤差増幅器、１０７は第３のコンパレータ、１０
Ｂは第３のスイッチングトランジスタ、１０９はダイオ
ード、１１０はチョークコイル、１１１，１１２は抵抗
器、１１３はコンデンサ、２６゛は第１の３字コンデン
サ、２６″′は第２の３字コンデンサである。

また、第１１図との対応関係を説明すると、第３のスイ
ッチングレギュレータ１０３は、ＦＶコンバータ１０４
、電圧変換回路１０５、第３の誤差増幅器１０６、第３
のコンパレータ１０７、第３のスイッチングトランジス
タ１０８、ダイオード１０９、チョークコイル１１０、
抵抗器１１１１１２、コンデンサ１１３から構成されて
いる。

その他の各回路は、それぞれ、第２図の回路と同じであ
るが、水平出力回路３の８字コンデンサ２６のみ異なっ
ていて、８字コンデンサ２６の代わりに第１の８字コン
デンサ２６°と第２の３字コンデンサ２６′”が設けら
れている。なお、第１３図では、高圧ドライブ回路６、
高圧出力回路７、高圧検出回路８、第２のスイッチング
レギュレータ９は省略しである。

従って、第１２図にて述べた３字コンデンサの容量Ｃ８
は、第１及び第２の３字コンデンサ２６２６”の合成容
量に相当し、次式で表される。

但し、ＣＩは第１の８字コンデンサ２６°の静電容量、
Ｃｔは第２の３字コンデンサ２６゛の静電容量である。

ここで、３字コンデンサの容量Ｃ８を（８）式で示す様
に水平偏向周波数ｒＨの関数とするためには、第２の８
字コンデンサ２６°°の両端電圧■２を（９）式で示す
様な水平偏向周波数ｆ８の関数とすれば良い。

但し、Ｋは比例定数である。

第１３図では、ＦＶコンバータ１０４により水平偏向周
波数ｆ、に比例した電圧を得、これを（９）式の関数計
算を行う電圧変換回路１０５を介して、基準電圧として
第３の誤差増幅器１０６の一方の入力に入力している。

第３の誤差増幅器１０６の他方の入力には、両端電圧■
２に相当する電圧が入力されていて、ネガティブフィー
ドバックにより、両端電圧■２は前述の基準電圧と同様
に、（９）式に示す水平偏向周波数「□の関数とする。

この結果、水平偏向周波数によらず、表示画面における
水平リニアリティを一定にできる。

第１４図は本発明の第６の実施例としての水平偏向高圧
回路を示すブロック図である。

本実施例の特徴は、素子バラツキや温度特性があっても
、水平偏向周波数によらず、水平出力トランジスタの導
通すべきタイミングを許容範囲に納めることができるよ
うにした点にある。

そこで、本実施例では、第１４図に示すように、第１図
の実施例において、新たに、パルス幅制御回路１１４と
ＦＶコンバータ１１５をそれぞれ追加し、パルス幅制御
回路１１４により、水平ドライブ回路２に入力される水
平ドライブパルスのパルス幅を制御するようにした。

即ち、第２１図で述べたように、水平発振回路１から出
力される水平ドライブパルスのデユーティは、−点鎖線
１２２の如く、水平偏向周波数によらず一定であるため
、そのまま、水平ドライブ回路２に入力したのでは、従
来と同様、水平偏向周波数の最低周波数ｆ１及び最高周
波数ｆ２の近傍においてマージンが少なくなり、素子バ
ラツキや温度特性を吸収できな（なる可能性があるが、
本実施例では、破線１２３の如く、水平偏向周波数によ
らずマージンが常に最大となるように、水平ドライブ回
Ｆ＠２に入力される水平ドライブパルスのパルス幅を制
御して、そのデユーティを変化させている。

第１５図は第１４図におけるパルス幅制御回路とＦＶコ
ンバータの具体的な回路構成を示す回路図である。

第１５図において、第１４図との対応関係を説明すると
、パルス幅制御回路１１４はコンパレータから構成され
ており、ＦＶコンバータ１１５は、ワンショットマルチ
バイブレーク１２８、抵抗器１２７．１２９、コンデン
サ１２６，１３１、電源入力端子１２５から構成されて
いる。

そこで、まず、ワンショットマルチバイブレータ１２８
は、水平ドライブパルスＨ，ＤＲをトリガとして一定パ
ルス幅のパルスを発生する。これを抵抗１２９とコンデ
ンサ１３１から成るローパスフィルタに入力することに
より、水平偏向周波数に比例した電圧■、が得られる。

そして、この電圧■、と水平発振回路１からの水平ノコ
ギリ波Ｈ，ＳＡＷをコンパレータ１３０に入力する事に
より、パルス幅制御を行う。

第１６図は本発明の第７の実施例としての極性統一回路
を示すブロック図である。

本実施例の特徴は、同期信号の極性を統一する極性統一
回路をディジタル回路にて構成した点である。

第１６図において、１３２は水平同期信号入力端子、１
３３は垂直同期信号入力端子、１３４１３６はカウンタ
、１３５，１３７はラッチ、１３８はディジタルコンパ
レータ、１３９はスインチ、１４０は水平同期信号出力
端子、１４１は垂直同期信号出力端子である。なお、デ
ィジタルコンパレータ１３８とは、ディジタル信号とし
て入力される２つの入力信号の大小関係を比較し、その
結果を出力する回路のことを言う（例えば、ＴＴＬ回路
としては例えば７４ＬＳ８５などが挙げられる）。

次に、動作を説明する。

カウンタ１３４には、クロック入力端子に水平同期信号
が入力され、リセット端子に垂直同期信号ＶＤが入力さ
れており、垂直同期信号ＶＤがハイ（以下、Ｈと略す）
レベルのときのみ水平同期信号ＨＤのパルス数をカウン
トしている。また、カウンタ１３６には、クロック入力
端子に水平同期信号ＨＤが入力され、リセット端子には
、インバータ１５２を介することにより、垂直同期信号
ＶＤを反転した信号が入力され、垂直同期信号ＶＤがロ
ー（以下、Ｌと略す）レベルのときのみ水平同期信号Ｈ
Ｄのパルス数をカウントしている。

これらカウンタ１３４，１３６からそれぞれ出力された
、垂直同期信号ＶＤがＨレベルのときの水平同期信号Ｈ
Ｄのパルス数と、垂直同期信号ＶＤがＬレベルのときの
水平同期信号ＨＤのパルス数は、ラッチ１３５．１３’
７にそれぞれ格納された後、ディジタルコンパレータ１
３Ｂで比較される。なお、ラッチ１３４にパルス数を格
納するタイミングは、垂直同期信号ＶＤの立ち下がりエ
ツジに、また、ラッチ１３６にパルス数を格納するタイ
ミングは、垂直同期信号ＶＤの立ち上がりエツジに、そ
れぞれなる様に予め設定しておく。

ディジタルコンパレータ１３Ｂの出力は、ラッチ１３５
の出力がラッチ１３７の出力より小さい場合、Ｌレベル
となり、逆に、ラッチ１３５の出力がラッチ１３７の出
力より大きい場合、Ｈレベルとなる。

そして、このディジタルコンパレータ１３Ｂの出力はス
イッチ１３９に入力され、スイッチ１３９は、ディジタ
ルコンパレータ１３８の出力がＬレベルの時、入力され
た水平同期信号ＨＤ、垂直同期信号ＶＤの極性をそのま
まにして、水平同期信号ＨＤ’、垂直同期信号ＶＤ’　
として出力し、ディジタルコンパレータ１３８の出力が
Ｈレベルの時、入力された水平同期信号ＨＤ、垂直同期
信号ＶＤの極性を反転して、水平同期信号ＨＤ’垂直同
期信号ＶＤ“として出力する。そして、スイッチ１３９
より出力された同期信号のうち、水平同期信号ＨＤ’は
水平同期信号出力端子１４０を介して水平発振回路（図
示せず）に入力する。

なお、スイッチ１３９は排他的論理和回路等により構成
することができる。

第１７図は第１６図における垂直同期信号入力端子、水
平同期信号入力端子に入力される垂直同期信号、水平同
期信号の波形を示す波形図である。

第１７図において、（ａ）、　（ｂ）はそれぞれ正極性
の垂直同期信号ＶＤ、水平同期信号ＨＤであり、（ｃ）
、（ｄ）はそれぞれ負極性の垂直同期信号ＶＤ、水平同
期信号ＨＤである。

第１６図の極性統一回路において、垂直同期信号入力端
子１３３に第１７図（ａ）に示す正極性の垂直同期信号
ＶＤを、水平同期信号入力端子１３２に第１７図（ｂ）
に示す正極性の水平同期信号ＶＤをそれぞれ入力した場
合、垂直同期信号■Ｄ　ｆＪ＜　Ｈレベルの時の水平同
期信号ＨＤのパルス数Ｎ、は、垂直同期信号ＶＤがＬレ
ベル時の水平同期信号ＨＤのパルス数Ｎｆｌより小さい
ため、ディジタルコンパレータ１３８の出力はＬレベル
となり、スイッチ１３９より出力される水平同期信号Ｈ
Ｄ’　、垂直同期信号ＶＤ’は、入力された水平同期信
号ＨＤ、垂直同期信号ＶＤと同一極性の正極性となる。

これに対し、垂直同期信号入力端子１３３に第１７図（
Ｃ）に示す負極性の垂直同期信号ＶＤを、水平同期信号
入力端子１３２に第１７図（ｄ）に示す負極性の水平同
期信号ＶＤをそれぞれ入力した場合、垂直同期信号ＶＤ
がＨレベルの時の水平同期信号ＨＤのパルス数Ｎ、′は
、垂直同期信号ＶＤがＬレベルの時の水平同期信号ＨＤ
のパルス数Ｎ　ｆｉｌ　より大きいため、ディジタルコ
ンパレータ１３８の出力はＨレベルとなり、スイッチ１
３９より出力される水平同期信号ＨＤ’　、垂直同期信
号ＶＤ’は、入力された水平同期信号ＨＤ、垂直同期信
号ＶＤとは逆極性の正極性となる。

以上により、同期信号の極性を正極性に統一する極性統
一回路を実現できる。また、負極性に統一する極性統一
回路も同一原理で簡単に構成できることは言うまでもな
い。

従って、本実施例によれば、水平発振回路の前段に設け
られる極性統一回路をディジタル回路にて構成すること
ができるので、ノイズや温度特性の影響を受は難くする
ことができ、しかも、ＩＣ化し易くなる。

第１８図は本発明の第８の実施例としての極性統一回路
を示すブロック図である。

第１８図における極性統一回路は、カウンタ１４２、ラ
ッチ１４３、スイッチ１３９のみで構成されている。

カウンタ１４２には、クロック入力端子に水平同期信号
ＨＤが入力され、リセット端子に垂直同期信号ＶＤが入
力されていて、垂直同期信号ＶＤがＨレベルの時の水平
同期信号ＨＤのパルス数をカウントし、水平同期信号Ｈ
Ｄのパルス数がある設定値Ｎより大きくなった場合に、
判別信号を出力している。

カウンタ１４２より出力された判別信号は、ラッチ１４
３に格納され、このラッチ１４３の出力によりスイッチ
１３９が切り換えられている。なお、ラッチ１４３に判
別信号を格納するタイミングは、垂直同期信号ＶＤの立
ち下がりエツジとなる様に予め設定しておく。

スイッチ１３９は、ラッチ１４３の出力がＬレベルの時
、入力された水平同期信号ＨＤ、垂直同期信号ＶＤの極
性をそのままにして、水平同期信号ＨＤ’　、垂直同期
信号ＶＤ’　として出力し、ラッチ１４３の出力がＨレ
ベルの時、入力された水平同期信号ＨＤ、垂直同期信号
ＶＤの極性を反転して、水平同期信号ＨＤ’、垂直同期
信号ＶＤ’として出力する。そして、スイッチ１３９よ
り出力された同期信号のうち、水平同期信号ＨＤ’　は
水平同期信号出力端子１４０を介して水平発振回路（図
示せず）に入力する。

以上により、第１６図の実施例と同様に、同期信号の極
性を正極性に統一する極性統一回路を実現できる。また
、負極性に統一する負極性統一回路も同一原理で簡単に
実現できるのは言うまでもない。

従って、本実施例においても、第１６図の実施例と同様
、水平発振回路の前段に設けられる極性統一回路をディ
ジタル回路にて構成することができるので、ノイズや温
度特性の影響を受は難くすることができ、しかも、・Ｉ
Ｃ化し易くなる。

さて、第１６図、第１８図の極性統一回路においては、
入力される信号として水平同期信号ＨＤと垂直同期信号
ＶＤをその対象としているが、同期信号の形式としては
、水平同期信号ＨＤと垂直同期信号ＶＤとに分離された
同期信号ばかりでなく、水平同期信号ＨＤと垂直同期信
号ＶＤとが合成された複合同期信号もある。

そこで、次に、第１６図５第１８図の極性統一回路を複
合同期信号入力に対応させることが可能な回路について
説明する。

第１９図は第１６図または第１８図の実施例を複合同期
信号入力に対応させるための回路を示すブロック図であ
る。

第１９図において、１４８は複合同期信号入力端子、１
４７はローパスフィルタ、１５０は波形整形回路、１５
１は第１６図または第１８図に示す極性統一回路である
。

この第１９図に示した回路では、極性統一回路１５１の
水平同期信号入力端子１３２に複合同期信号を直接入力
し、垂直同期信号入力端子１３３には複合同期信号をロ
ーパスフィルタ１４９．波形整形回路１５０に通す事に
より得られる垂直同期信号を入力している。

この結果、同期信号が複合同期信号の形で入力された場
合でも、第１６図、第１８図の極性統一回路を用いて、
同期信号の極性の統一を行うことができる。

〔発明の効果〕

以上説明したように、本発明によれば、水平偏向電流の
振幅や高圧の振幅を一定にするためのスイッチングレギ
ュレータは、水平偏向周波数と同一周波数で動作するこ
とになるため、ビートによる画面ノイズが発生しない。

また、故障等により水平発振回路の動作が停止すれば、
直ちに水平出力回路、高圧出力回路等への電源電圧の供
給も停止するめで、その故障の程度がさらに悪化したり
することがなく、安全性が高い。

また、本発明によれば、５字コンデンサの容量値を、水
平偏向周波数の連続的な変化に対応させて連続的に変化
させることができるので、水平偏向周波数の連続的な変
化に対応した５字補正、即ち、水平リニアリティの制御
を行うことができる。

また、本発明によれば、極性統一回路を、全てディジタ
ル回路にて構成できるため、ノイズや温度特性の影響を
受は難く、しかも、ＩＣ化し易くなる。

さらにまた、本発明によれば、水平偏向周波数によらず
、水平出力トランジスタの導通タイミングをダンパーダ
イオード導通期間の略中夫に維持させることができるの
で、水平出力トランジスタが異常動作を起こしたり、或
いは破壊されたりすることがない。

【図面の簡単な説明】

第１図は本発明の第１の実施例としての水平偏向高圧回
路を示すブロック図、第２図は第１図における水平偏向
高圧回路の具体的な回路構成を示す回路図、第３図は第
１図におけるスイッチングレギュレータの他の回路構成
を示す回路図、第４図（ａ）、　（ｂ）はそれぞれ第１
図におけるノコギリ波作成回路の具体的な回路構成を示
す回路図、第５図は本発明の第２の実施例としての水平
偏向高圧回路を示すブロック図、第６図は第５図におけ
る水平偏向高圧回路の具体的な回路構成を示す回路図、
第７図は本発明の第３の実施例としての水平偏向高圧回
路を示すブロック図、第８図は第７図における水平偏向
高圧回路の具体的な回路構成を示す回路図、第９図は本
発明の第４の実施例としての水平偏向高圧回路を示すブ
ロック図、第１０図は第９図における水平偏向高圧回路
の具体的な回路構成を示す回路図、第１１図は本発明の
第５の実施例としての水平偏向高圧回路を示すブロック
図、第１２図は表示画面における水平リニアリティを一
定にする８字コンデンサの容量と水平偏向周波数との関
係を示す特性図、第１３図は第１Ｉ図における水平偏向
高圧回路の具体的な回路構成を示す回路図、第１４図は
本発明の第６の実施例としての水平偏向高圧回路を示す
プロ・ンク図、第１５図は第１４図におけるパルス幅制
御回路とＦＶコンバータの具体的な回路構成を示す回路
図、第１６図は本発明の第７の実施例としての極性統一
回路を示すブロック図、第１７図は第１６図における垂
直同期信号入力端子、水平同期信号入力端子に入力され
る垂直同期信号、水平同期信号の波形を示す波形図、第
１８図は本発明の第８の実施例としての極性統一回路を
示すブロック図、第１９図は第１６図または第１８図の
実施例を複合同期信号入力に対応させるための回路を示
す回路図、第２０図は一般的な水平偏向高圧回路におけ
る各都電流、電圧波形を示す波形図、第２１図は水平ド
ライブパルスのデユーティと水平偏向周波数との関係を
、本発明と従来例とで比較して示した特性図、である。符号の説明１・・・水平発振回路、２・・・水平ドライブ回路、３
・・・水平出力回路、４・・・偏向電流検出回路、５，
５゜・・・第１のスイッチングレギュレータ、６・・・
高圧ドライブ回路、７・・・高圧出力回路、８・・・高
圧検出回路、９，９′・・・第２のスイッチングレギュ
レータ、ｌＯ・・・ノコギリ波作成回路、１１・・・水
平高圧出力回路、１０３・・・第３のスイッチングレギ
ュレータ、１１４・・・パルス幅制御回路、１１５・・
・ＦＶコンバータ、１３４，１３６，１４２・・・カウ
ンタ、■３５．１３’？、’１４３・・・ラッチ、１３
８・・・ディジタルコンパレータ、１３９・・・スイッ
チ。

Claims

【特許請求の範囲】１、水平同期信号を入力し、該水平同期信号に同期した
水平ドライブパルスを出力する水平発振回路と、該水平
発振回路からの水平ドライブパルスを増幅して出力する
水平ドライブ回路と、水平偏向コイルを有し、前記水平
ドライブ回路からの出力信号に基づいて前記水平偏向コ
イルに水平偏向電流を流す水平出力回路と、前記水平偏
向コイルに流れる水平偏向電流に応じた電圧を検出する
偏向電流検出回路と、該偏向電流検出回路により検出さ
れた電圧に基づいて前記水平偏向電流の振幅が一定にな
るように前記水平出力回路に加えられる電源電圧を制御
する偏向電流制御回路と、前記水平発振回路からの水平
ドライブパルスを増幅して出力する高圧ドライブ回路と
、該高圧ドライブ回路からの出力信号に基づいて高圧を
発生して出力する高圧出力回路と、該高圧出力回路より
出力された高圧に応じた電圧を検出する高圧検出回路と
、該高圧検出回路により検出された電圧に基づいて、前
記高圧の振幅が一定になるように前記高圧出力回路に加
えられる電源電圧を制御する高圧安定化回路と、で構成
される水平偏向高圧回路において、前記偏向電流制御回路及び前記高圧安定化回路は、それ
ぞれ、前記水平発振回路から出力される、前記水平同期
信号に同期したパルスを入力し、該パルスを利用して動
作するパルス幅変調方式のスイッチングレギュレータか
ら成ることを特徴とする水平偏向高圧回路。２、水平同
期信号を入力し、該水平同期信号に同期した水平ドライ
ブパルスを出力する水平発振回路と、該水平発振回路か
らの水平ドライブパルスを増幅して出力する水平ドライ
ブ回路と、水平偏向コイルを有し、前記水平ドライブ回
路からの出力信号に基づいて、前記水平偏向コイルに水
平偏向電流を流すと共に、高圧を発生して出力するダイ
オード変調形の水平高圧出力回路と、前記水平偏向コイ
ルに流れる水平偏向電流に応じた電圧を検出する偏向電
流検出回路と、前記水平高圧出力回路内において、前記
水平偏向コイルに直列に接続されているＳ字コンデンサ
と変調コイルに直列に接続されているＳ字コンデンサの
２つのＳ字コンデンサのうち、前記変調コイルに直列に
接続されているＳ字コンデンサの両端電圧を、前記偏向
電流検出回路により検出された電圧に基づいて、前記水
平偏向電流の振幅が一定になるように制御する偏向電流
制御回路と、前記水平高圧出力回路より出力された高圧
に応じた電圧を検出する高圧検出回路と、該高圧検出回
路により検出された電圧に基づいて、前記高圧の振幅が
一定になるように前記水平高圧出力回路に加えられる電
源電圧を制御する高圧安定化回路と、で構成される水平
偏向高圧回路において、前記偏向電流制御回路及び前記高圧安定化回路は、それ
ぞれ、前記水平発振回路から出力される、前記水平同期
信号に同期したパルスを入力し、該パルスを利用して動
作するパルス幅変調方式のスイッチングレギュレータか
ら成ることを特徴とする水平偏向高圧回路。３、請求項
１または２に記載の水平偏向高圧回路において、前記偏
向電流制御回路を構成するスイッチングレギュレータ及
び前記高圧安定化回路を構成するスイッチングレギュレ
ータにそれぞれ入力される前記パルスは、水平ノコギリ
波であることを特徴とする水平偏向高圧回路。４、請求項１または２に記載の水平偏向高圧回路におい
て、前記偏向電流制御回路を構成するスイッチングレギ
ュレータ及び前記高圧安定化回路を構成するスイッチン
グレギュレータにそれぞれ入力される前記パルスは、前
記水平ドライブパルスであることを特徴とする水平偏向
高圧回路。５、請求項１または２に記載の水平偏向高圧回路におい
て、前記偏向電流制御回路を構成するスイッチングレギ
ュレータ及び前記高圧安定化回路を構成するスイッチン
グレギュレータのうち、一方もしくは両方のスイッチン
グレギュレータは昇圧形チョッパ方式のスイッチングレ
ギュレータから成ることを特徴とする水平偏向高圧回路
。６、請求項１または２に記載の水平偏向高圧回路におい
て、前記偏向電流制御回路を構成するスイッチングレギ
ュレータ及び前記高圧安定化回路を構成するスイッチン
グレギュレータのうち、一方もしくは両方のスイッチン
グレギュレータは、該スイッチングレギュレータに入力
される前記パルスをトリガ入力とするワンショットマル
チバイブレータと、該ワンショットマルチバイブレータ
の時定数を制御する時定数制御回路と、から成るパルス
幅変調回路を有することを特徴とする水平偏向高圧回路
。７、水平同期信号を入力し、該水平同期信号に同期した
水平ドライブパルスを出力する水平発振回路と、該水平
発振回路からの水平ドライブパルスを増幅して出力する
水平ドライブ回路と、水平偏向コイルを有し、前記水平
ドライブ回路からの出力信号に基づいて前記水平偏向コ
イルに水平偏向電流を流す水平出力回路と、前記水平発
振回路からの水平ドライブパルスを増幅して出力する高
圧ドライブ回路と、該高圧ドライブ回路からの出力信号
に基づいて高圧を発生して出力する高圧出力回路と、で
少なくとも構成される水平偏向高圧回路において、前記水平出力回路内における前記水平偏向コイルに直列
に接続されているＳ字コンデンサを、直列に接続された
２つのコンデンサにて構成すると共に、前記水平発振回
路から出力される、前記水平同期信号に同期したパルス
に基づいて、表示画面における水平リニアリティが一定
になるように、２つの前記コンデンサのうち、一方のコ
ンデンサの両端電圧を制御するパルス幅変調方式のスイ
ッチングレギュレータを設けたことを特徴とする水平偏
向高圧回路。８、水平同期信号を入力し、該水平同期信号に同期した
水平ドライブパルスを出力する水平発振回路と、該水平
発振回路からの水平ドライブパルスを増幅して出力する
水平ドライブ回路と、水平偏向コイルを有し、前記水平
ドライブ回路からの出力信号に基づいて前記水平偏向コ
イルに水平偏向電流を流す水平出力回路と、前記水平発
振回路からの水平ドライブパルスを増幅して出力する高
圧ドライブ回路と、該高圧ドライブ回路からの出力信号
に基づいて高圧を発生して出力する高圧出力回路と、で
少なくとも構成される水平偏向高圧回路において、前記水平発振回路と前記水平ドライブ回路との間に、前
記水平発振回路から前記水平ドライブ回路に入力される
水平ドライブパルスのパルス幅を、該水平ドライブパル
スのデューティが前記水平同期信号の周波数に略比例す
るように制御するパルス幅制御回路を設けたことを特徴
とする水平偏向高圧回路。９、水平同期信号を入力し、該水平同期信号に同期した
水平ドライブパルスを出力する水平発振回路と、該水平
発振回路からの水平ドライブパルスを増幅して出力する
水平ドライブ回路と、水平偏向コイルを有し、前記水平
ドライブ回路からの出力信号に基づいて、前記水平偏向
コイルに水平偏向電流を流すと共に、高圧を発生して出
力する水平高圧出力回路と、で少なくとも構成される水
平偏向高圧回路において、前記水平発振回路と前記水平
ドライブ回路との間に、前記水平発振回路から前記水平
ドライブ回路に入力される水平ドライブパルスのパルス
幅を、該水平ドライブパルスのデューティが前記水平同
期信号の周波数に略比例するように制御するパルス幅制
御回路を設けたことを特徴とする水平偏向高圧回路。１０、水平同期信号と垂直同期信号とをそれぞれ入力し
、該垂直同期信号がハイレベル状態にある時に前記水平
同期信号をクロックとしてカウントを行う第１のカウン
タと、前記水平同期信号と前記垂直同期信号とをそれぞ
れ入力し、該垂直同期信号がローレベル状態にある時に
前記水平同期信号をクロックとしてカウントを行う第２
のカウンタと、前記第１のカウンタのカウント結果を格
納する第１のラッチと、前記第２のカウンタのカウント
結果を格納する第２のラッチと、前記第１のラッチの格
納内容と前記第２のラッチの格納内容とを比較するコン
パレータと、前記水平同期信号と前記垂直同期信号とを
それぞれ入力し、前記コンパレータの比較結果に応じて
各々の極性を切り換えて出力するスイッチと、から成り
、該スイッチより出力される前記水平同期信号及び垂直
同期信号がそれぞれ、常に正極性（または負極性）とな
るようにしたことを特徴とする極性統一回路。１１、請求項１または２に記載の水平偏向高圧回路にお
いて、前記水平発振回路の前段に、請求項１０に記載の
極性統一回路を設け、該極性統一回路からの水平同期信
号を前記水平発振回路に入力するようにしたことを特徴
とする水平偏向高圧回路。