JPH06337649A

JPH06337649A - ラスタ走査型陰極線管表示装置の偏向装置

Info

Publication number: JPH06337649A
Application number: JP6016150A
Authority: JP
Inventors: David Leaver; ディビット・リーバー
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1993-05-26
Filing date: 1994-02-10
Publication date: 1994-12-06
Also published as: GB2278523A; GB9310853D0; US5466993A; GB2278985A; GB9312270D0

Abstract

(57)【要約】（修正有）【目的】表示されるピクチャーのサイズを表示モード
が変わってもほぼ一定に維持する。【構成】第１トランジスタ・スイッチＴ２に直列に接
続されたフライバック回路（Ｔ２，Ｌｃ，Ｃｆ，Ｌｙ，
Ｃｓ）と、第２トランジスタ・スイッチＴ３に接続され
たブースト回路（Ｔ３，Ｌ，Ｄ１，Ｃ１）とで構成さ
れ、ラスタ走査型陰極線管表示装置の偏向コイルＬｙに
ラスタ走査電流信号を発生する。また上記フライバック
回路及びブースト回路に接続され、ライン駆動信号の周
波数が変化した時に一定なラスタ・ライン幅を維持する
ように、ライン走査信号の振幅の関数としてパルス信号
（ＰＷＭ）のパルスの幅を変化するレギュレータ２３０
を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ラスタ・ライン走査周
波数の変動に関わらず一定なピクチャー・サイズを維持
するためのラスタ走査型ＣＲＴ（陰極線管）表示装置の
偏向装置に関する。

【０００２】

【従来の技術】それぞれ一つ以上の異なるラスタ表示フ
ォーマットを発生できる広いレンジのコンピュータ・シ
ステムに接続できる多くのラスタ走査型ＣＲＴ表示装置
が設計されている。各ラスタ表示フォーマットは、互い
に異なるライン及びフレーム走査周波数の対により特徴
づけられる。ＣＲＴ表示装置の水平偏向コイルを駆動す
る標準型のライン（水平方向の線）走査回路は、ホスト
・コンピュータにより発生されるラスタ・ライン同期信
号と同期して偏向コイルにライン走査電流信号を発生す
る傾斜信号発生回路を含む。ライン走査信号は、通常鋸
歯状波の形をしている。しかしながら、ＣＲＴスクリー
ンの円弧に対する角速度をラインに与えて各電子ビーム
が一定な速度でラスタの各ラインをたどることを確実に
するために、或る程度のＳ矯正がライン走査信号に与え
られる。このＳ矯正の度合いは、偏向コイルに直列に接
続されるＳ矯正キャパシタンスにより決定される。

【０００３】ライン走査信号の振幅は、ライン同期信号
の周波数に反比例する。従って、ＣＲＴスクリーン上に
表示されるピクチャーの幅は、ライン同期信号の周波数
に反比例する。異なるラスタ表示フォーマットを表示す
ることができるＣＲＴ表示装置においては、代表的に
は、傾斜レギュレータは傾斜信号発生回路に接続され
て、基準入力及び帰還信号の関数としてライン走査信号
の振幅を変化することにより、表示ピクチャーの幅に対
してライン同期周波数の変動が影響することを減少す
る。帰還信号は、傾斜信号発生回路及びレギュレータに
接続される帰還回路によりライン走査信号の関数として
発生される。

【０００４】

【発明が解決しようとする課題】幾つかの標準的なＣＲ
Ｔ表示装置においては、傾斜レギュレータは、或る共通
的に使用されるライン同期周波数にそれぞれ中心づけら
れるライン同期周波数の個別のバンド内のみで動作する
ように構成される。各バンドはデッド・バンドにより隣
接のバンドから分離されている。このデッド・バンド
は、傾斜レギュレータが隣接するバンド相互間で擬似的
にトグルする事を防止する。バンド化された幅の調整を
有する表示装置に関連する問題点は、これらがデッド・
バンド内のライン同期周波数で動作できないことであ
る。更に、バンド化された幅の調整を実現するためには
複雑なスイッチング回路が必要である。かくして、バン
ド化された幅の調整を有する表示装置は、非常に多数の
回路コンポーネントを含み、従って製造コストが高くな
る。

【０００５】

【課題を解決するための手段】本発明に従うラスタ走査
型陰極線管表示装置の偏向装置は、第１トランジスタ・
スイッチ（Ｔ２）に直列に接続された第１インダクタ
（Ｌｃ；Ｌｙ）を含むフライバック回路（Ｔ２，Ｌｃ，
Ｃｆ；Ｔ２，Ｌｙ，Ｃｆ）を有する傾斜信号発生回路で
あり、上記第１トランジスタ・スイッチ（Ｔ２）は、ラ
イン駆動信号（ライン）に応答して、第１電圧レベル
（Ｂ＋）及び該第１電圧レベルよりも低い第２電圧レベ
ル（０Ｖ）の間の上記第１インダクタ（Ｌｃ；Ｌｙ）を
通る電流通路を交番的に開きそして閉ざして、ラスタ走
査型陰極線管表示装置の偏向コイル（Ｌｙ）にラスタ走
査電流信号を発生し、該ラスタ走査電流信号の振幅は、
上記第１電圧レベル及び上記ライン駆動信号の周波数の
関数として決定される上記傾斜電圧発生回路と、第２ト
ランジスタ・スイッチ（Ｔ３）に直列に接続された第２
インダクタ（Ｌ）を含み、上記フライバック回路に接続
されたブースト回路（Ｔ３，Ｌ，Ｄ１，Ｃ１；Ｔ３，
Ｌ，Ｄ１，Ｃｓ）であり、上記第２トランジスタ・スイ
ッチ（Ｔ３）は、上記ライン駆動信号に同期されたパル
ス信号（ＰＷＭ）に応答して、上記第２電圧レベル（０
Ｖ）及び該第２電圧レベルよりも高い第３電圧レベル
（Ｖｉｎ）の間の上記第２インダクタを通る電流通路を
交番的に開きそして閉ざして、第１電圧レベル（Ｂ＋）
を発生し、該第１電圧レベル（Ｂ＋）は、上記第３電圧
レベル（Ｖｉｎ）及び上記パルス信号（ＰＷＭ）のパル
スの幅の関数として決定される上記ブースト回路と、上
記フライバック回路及び上記ブースト回路に接続され、
上記ライン駆動信号の周波数が変化したときに一定なラ
スタ・ライン幅を維持するように、ライン走査信号の振
幅の関数として上記パルス信号（ＰＷＭ）のパルスの幅
を変化するレギュレータとを有する。

【０００６】かくして、本発明は、デッド・バンドなし
に広い周波数レンジに亙って動作することができる簡単
で且つ低価格な偏向回路を提供する。本発明の好適な実
施例においては、第１インダクタにラスタ偏向コイルを
含ませることにより偏向装置は更に簡単になる。本発明
の好適な実施例においては、ブースト回路は、走査電流
信号に対してＳ矯正を与えるＳ矯正コンデンサを含む。
かくして、傾斜信号発生回路の出力に標準的なＳ矯正コ
ンデンサが必要であるという要求を緩和し、そして回路
を簡単にする。レギュレータは、横方向の（East-Wes
t）糸巻き歪み矯正信号の関数として上記パルス信号の
パルスの幅を変化する。このレギュレータは、又は幅の
調整及びプリセットを行うことができる。

【０００７】本発明に従うＣＲＴ表示装置の陽極電圧を
発生する装置は、第１トランジスタ・スイッチ（Ｔ
２’）に直列に接続された一次巻線を有する変圧器（Ｔ
ｒ１）を含むフライバック回路（Ｔ２’，Ｔｒ１）であ
り、上記第１トランジスタ・スイッチ（Ｔ２’）はライ
ン駆動スイッチング信号（ライン）に応答して、上記第
１電圧レベル（Ｂ＋’）及び該第１電圧レベルよりも低
い第２電圧レベル（０Ｖ）の間の上記一次巻線を通る電
流通路を交番的に開きそして閉ざして上記一次巻線の両
端に電圧インパルス信号を発生し、該電圧インパルス信
号の振幅は、上記第１電圧レベル（Ｂ＋’）及び上記ラ
イン駆動スイッチング信号の周波数の関数として決定さ
れる上記フライバック回路と、第２トランジスタ・スイ
ッチ（Ｔ１’）に直列に接続されたインダクタ（Ｌ’）
を含み、上記フライバック回路に接続されたブースト回
路（Ｌ’，Ｔ１’Ｄ１’，Ｃ’）であり、上記第２トラ
ンジスタ・スイッチ（Ｔ１’）は、上記ライン駆動スイ
ッチング信号に同期されたパルス信号（ＰＷＭ’）に応
答して、上記第２電圧レベル（０Ｖ）及び該第２電圧レ
ベルよりも高い第３電圧レベル（Ｖｉｎ）の間の上記イ
ンダクタ（Ｌ’）を通る電流通路を交番的に開きそして
閉ざして上記第１電圧レベル（Ｂ＋’）を発生し、該第
１電圧レベルは、上記第３電圧レベル及び上記パルス信
号のパルスの幅の関数として決定される、上記ブースト
回路と、上記フライバック回路及び上記ブースト回路に
接続され、上記ライン駆動スイッチング信号の周波数が
変動したときに陽極電圧を一定に維持するように、上記
電圧インパルス信号の振幅の関数として上記パルス信号
（ＰＷＭ）のパルスの幅を変化するレギュレータとを有
する。

【０００８】かくして、本発明は、デッド・バンドなし
に広い周波数レンジに亙り動作することができる簡単で
且つ低価格の高電圧（ＥＨＴ）発生回路を実現する。

【０００９】本発明の好適な実施例においては、レギュ
レータは、上記電圧インパルス信号の振幅の関数として
の帰還信号を発生するために上記フライバック回路に接
続された帰還回路と、上記帰還信号及び基準信号の差の
関数としてのエラー信号を発生するために上記帰還回路
に接続されたエラー増幅器と、上記エラー信号の関数と
して上記パルス信号の幅を変調するために上記エラー増
幅器及び上記ブースト回路に接続されたパルス幅変調器
とを有する。

【００１０】上記パルス幅変調器は、上記第２電流通路
に流れる電流の関数としての傾斜信号を発生するために
上記ブースト回路に接続された電流感知器と、上記傾斜
信号が上記エラー信号を越えた時に出力信号を発生する
ために上記エラー増幅器に接続された比較器と、上記第
２トランジスタ・スイッチの制御電極に上記パルス信号
を発生するために上記ブースト回路及び上記比較器に接
続されたラッチとを有し、上記ラッチは上記ライン駆動
信号の立ち上がりエッジに応答してセットされそして上
記ラッチは上記比較器からの出力信号に応答してリセッ
トされる。

【００１１】上記第１トランジスタ・スイッチ及び第２
トランジスタ・スイッチは電界効果トランジスタである
ことが望ましい。本発明に従うＣＲＴ表示装置は、上述
の装置を有する。本発明に従うコンピュータ・システム
は、ラスタ同期信号を発生し、そして種々な表示モード
を生じるために少なくとも一つのラスタ同期信号の周波
数を変化させるプロセッサと、上記ラスタ同期信号に応
答して表示スクリーン上にピクチャーを発生し、異なる
表示モードの間で上記ピクチャーのサイズを一定に維持
するための上述のＣＲＴ表示装置とを有する

【００１２】

【実施例】図１を参照すると、ＣＲＴ（陰極線管）表示
装置は、高圧（EHT:Extra High Tension）発生回路３０
及びビデオ増幅回路６０に接続されたＣＲＴ１０を有す
る。ライン及びフレーム偏向コイル８０及び７０はそれ
ぞれＣＲＴ１０のネック部分の回りに配置されている。
偏向コイル８０及び７０は、ライン走査回路４０及びフ
レーム走査回路５０にそれぞれ接続されている。電源回
路２０は、電源供給線を介して高圧発生回路３０、ビデ
オ増幅回路６０、ライン走査回路４０及びフレーム走査
回路５０にそれぞれ接続されている。

【００１３】動作を説明すると、高圧発生回路３０は、
ＣＲＴ１０のスクリーンに向かって電子をビーム上に加
速する電界をＣＲＴ１０内に発生する。ライン及びフレ
ーム走査回路４０及び５０は偏向コイル７０及び８０に
それぞれライン及びフレーム偏向電流を発生する。ライ
ン及びフレーム走査電流は傾斜信号の形であり、そして
ＣＲＴ１０のスクリーンに亙り電子ビームをラスタ型で
走査するための時間と共に変化する磁界を発生する。ラ
イン及びフレーム走査回路４０及び５０により、ライン
及びフレーム走査信号は、ホスト・コンピュータ・シス
テム（図示せず）により発生される入力ライン及びフレ
ーム同期信号に同期される。ビデオ増幅回路６０は、ホ
スト・コンピュータ・システムにより発生される入力ビ
デオ信号の関数としての出力表示をＣＲＴ１０上に発生
する。

【００１４】次に、図２を参照すると、異なるラスタ表
示フォーマットを表示できるＣＲＴ表示装置に対する標
準型のライン走査回路４０は、水平偏向コイル７０に接
続された傾斜信号発生回路２１０を含む。傾斜レギュレ
ータ２３０は、傾斜信号発生回路に接続される。傾斜信
号発生回路の出力は、帰還回路２２０を介して傾斜レギ
ュレータ２３０の入力に接続される。動作を説明する
と、傾斜信号発生回路２１０は、偏向コイル７０にライ
ン走査電流信号を発生する。ライン走査電流信号は、ホ
スト・コンピュータからのライン同期信号に同期され
る。傾斜レギュレータ２３０は、ライン走査電流信号従
ってＣＲＴ１０上に表示されるピクチャーの幅を制御す
るためのエラー信号を発生する。ピクチャーの幅は、基
準入力値Ｒを調整することにより調整されうる。帰還回
路２２０は、ライン走査電流信号から生じる帰還信号Ｆ
を傾斜レギュレータに印加する。エラー信号Ｅは、基準
値Ｒ及び帰還信号Ｆの間の差の関数として傾斜レギュレ
ータ２３０により決定される。傾斜信号発生回路２１
０、傾斜レギュレータ２３０及び帰還回路２２０は従っ
て、水平走査周波数の変動に関わらずＣＲＴ上に表示さ
れるピクチャーの幅を一定に保つように動作する負帰還
制御ループを構成する。

【００１５】図３を参照すると、本発明に従うライン走
査回路の一例において、傾斜信号発生回路２１０は、電
界効果トランジスタ（ＦＥＴ）Ｔ２を有し、そしてこれ
のゲートはラインにおいて、入力ライン同期信号に同期
されるライン発信器（図示せず）に接続される。ＦＥＴ
Ｔ２のドレインは、ライン・チョーク・インダクタＬｃ
の一端に接続され、そしてＦＥＴＴ２のソースは、電源
からの０ボルト供給線に接続されている。２つのダイオ
ードＤｆ及びＤｍｏｄがＦＥＴＴ２のチャネルの両端に
直列に接続されている。コンデンサＣｆが、ダイオード
Ｄｆの両端に接続され、そして他のコンデンサＣｆｍｏ
ｄがダイオードＤｍｏｄの両端に接続されている。ライ
ン偏向コイルＬｙは、ダイオードＤｆの両端でＳ矯正コ
ンデンサＣｓと直列に接続されている。インダクタＬｍ
ｏｄは、ダイオードＤｍｏｄの両端でコンデンサＣｍｏ
ｄと直列に接続されている。バイポーラ・トランジスタ
Ｔ１のコレクターエミッタ接合は、コンデンサＣｍｏｄ
の両端に接続されている。トランジスタＴ１のベース
は、フレーム走査信号から形成されるパラボラ信号であ
る。ＦＥＴＴ２のドレインと反対側のインダクタＬｃの
端子は接続点Ｂ＋においてダイオードＤ１の陰極に接続
される。ダイオードＤ１の陽極は、ＦＥＴＴ３のドレイ
ンに接続される。コンデンサＣ１は、ダイオードＤ１の
陰極及び０Ｖの間に接続される。ＦＥＴＴ３のソース
は、０Ｖに接続される。ＦＥＴＴ３のドレインはインダ
クタＬを介して高電圧供給線Ｖｉｎに接続される。ＦＥ
ＴＴ３のゲートは、傾斜レギュレータ２３０からのパル
ス幅変調された（ＰＷＭ）矩形波出力に接続される。傾
斜レギュレータ２３０の好適な例は、図６を参照して後
述する。

【００１６】動作を説明すると、Ｔ２，Ｌｃ，Ｄｆ及び
Ｃｆは、偏向コイルＬｙに傾斜電流信号を発生するフラ
イバック回路を形成する。フライバック回路の動作は電
子回路デザインの分野で周知であるのでこれの詳細な説
明は行わないが、簡略に述べると、ＦＥＴＴ２が交番的
にターン・オン及びターン・オフされると、電気的エネ
ルギがインダクタＬｃ及びコンデンサＣｆに交互に貯蔵
される。ライン走査電流信号は、エネルギ伝達により生
じられる。ライン走査信号のピーク・ピーク振幅、従っ
てＣＲＴスクリーン上に表示されるピクチャーの幅は、
インダクタＬｃ即ち接続点Ｂの電圧の関数である。Ｄｍ
ｏｄ，Ｃｆｍｏｄ，Ｌｍｏｄ，Ｃｍｏｄ及びＴ１は、ラ
イン走査信号を横方向の糸巻き歪み矯正（ＥＷＰＣＣ）
信号で変調して、ラスタの横方向の糸巻き歪みを減少す
るダイオード変調回路を形成する。ＥＷＰＣＣ信号は、
フレーム走査傾斜信号から生じられるパラボラ状の形を
している。

【００１７】本発明に従うと、接続点Ｂ＋の電圧は、Ｔ
３，Ｃ１，Ｄ１及びＬにより形成されるブースト回路に
より制御される。ＦＥＴＴ３のベースのＰＷＭ信号のパ
ルス幅は電圧Ｖｉｎと共に、接続点Ｂ＋の電圧を決定す
る。従って、Ｂ＋の電圧は、ＦＥＴＴ３のゲートのＰＷ
Ｍ信号のパルス幅を変化することにより変動されて、或
る特定なライン同期周波数におけるライン走査信号の振
幅即ちピクチャーの幅を変化させ、若しくは更に重要な
ことは、ライン同期周波数が広い周波数レンジに亙って
変動してもピクチャーの幅を一定に維持する。

【００１８】本発明の良好な特徴に従うと、接続点Ｂの
電圧をＥＷＰＣＣ信号の関数として変動させることによ
り、本発明の傾斜信号発生回路は簡略化される。その理
由は、Ｌｍｏｄ，Ｃｍｏｄ，Ｔ１，Ｄｍｏｄ及びＣｆｍ
ｏｄがもはや必要でなくなり従って除去されうるからで
ある。例えば、図４を参照すると、図３に示されている
傾斜信号発生回路の好適な変形例において、ピクチャー
の幅の調整及び横方向の糸巻き歪みの矯正の両方は、接
続点Ｂの電圧を変化させることにより達成される。特
に、傾斜レギュレータ２３０は、ＦＥＴＴ３のゲートの
ＰＷＭ信号をパラボラ状のＥＷＰＣＣ信号の関数として
変調する。この本発明の良好な特徴により、Ｃｍｏｄ，
Ｔ１，Ｄｍｏｄ，及びＣｆｍｏｄはもはや不必要となる
ので、図３の傾斜信号発生回路は簡略化されることがで
きる。

【００１９】動作を説明すると、チョークＬｃは、接続
点Ｂ＋の電圧を、ＦＥＴＴ２のドレインの高電圧フライ
バック・パルス（代表的には１．２Ｋｖピーク）から絶
縁する。しかしながら、Ｃｓの両端の電圧は、接続点Ｂ
＋の電圧と同じである。かくして、本発明の他の好適な
特徴に従うと、ライン・チョークＬｃは、偏向コイルＬ
ｙと取り替えられることができる。本発明のこの配列に
おいて、ブースト回路のコンデンサＣ１は、Ｓ矯正コン
デンサとしても働き、これにより本発明の傾斜信号発生
回路を更に簡略化する。例えば、図５を参照すると、図
４に示されている傾斜信号発生回路の良好な変形例にお
いて、ヨークＬｙは、接続点Ｂ＋及びＦＥＴＴ２のドレ
インの間に接続されそしてＳ矯正コンデンサＣｓは接続
点Ｂ＋及び０Ｖの間に接続される。

【００２０】標準的なライン走査回路においては、傾斜
レギュレータ２３０は、ピクチャーの幅を、傾斜信号発
生回路の出力からの電圧帰還のみの関数として調整す
る。しかしながら、このような調整は、図３を参照して
これから説明するように、良好な遷移レスポンスを示さ
ない。ＦＥＴＴ３がターン・オンされると、電流がイン
ダクタＬを流れ始め、かくして磁界が設立される。しか
しながらこの電流の結果としての電流はフライバック回
路に流れない。ＦＥＴＴ３のオンの時刻を決定するため
に帰還信号Ｆだけが傾斜信号発生回路から戻される。し
かしながら、帰還信号Ｆは、先行サイクルの間のライン
走査信号から引き出される。言い換えると、帰還信号Ｆ
は、先行するライン走査周期に対応する。ＦＥＴＴ３は
ターン・オフされ、そしてインダクタＬの衰退電界によ
り電流がダイオードＤ１を介してフライバック回路に流
れる。そしてこのサイクルが繰り返される。かくして、
帰還信号Ｆは、一つのライン周期毎に一遅延づつ遅延す
る。しかしながら、レギュレータは、ステップ入力から
回復するために２以上のライン周期かかる。かくして、
エラー信号Ｅが少なくとも１ライン周期の間存在する。
かくして、もしも基準入力Ｒが変動すると、若しくはラ
イン周波数が変動すると、若しくは最悪の場合両方が同
時に変動すると、回復時間は傾斜信号発生回路を損傷す
るほど十分に長くなる。

【００２１】本発明に従うと、標準的な傾斜レギュレー
タに関連する回復時間の問題点は、傾斜信号発生回路か
らの電圧帰還を電流帰還に部分的に変えることにより解
決される。次に図６を参照すると、本発明に従うライン
走査回路の好適な例において、傾斜レギュレータ２３０
は、セット・リセット（ＳＲ）・ラッチ６２０を有す
る。ＳＲラッチ６２０の出力Ｑは、ＦＥＴＴ３のゲート
に接続されている。抵抗Ｒ１がＴ３のソース及び０Ｖの
間に接続されている。ＳＲラッチ６２０のセット入力Ｓ
は、ライン駆動信号（ライン）に接続されている。ＳＲ
ラッチ６２０のリセット入力は、比較器６１０の出力に
接続されている。比較器６１０の負の入力は、帰還ルー
プＩを介してＦＥＴＴ２のソースに接続されており、そ
して比較器６１０の正の入力は、差動増幅器６００の出
力に接続されている。差動増幅器６００の正の入力は、
基準電圧レベルＶｒｅｆに接続されている。加算接続点
（和回路網）６３０は、基準入力Ｒ及び横方向の糸巻き
歪み信号ＥＷＰＣＣの和として基準電圧レベルＶｒｅｆ
を決定する。比較器の負の入力は、帰還ループＦ（図２
を参照）を介して傾斜信号発生回路の出力（図３、４及
び５のＦＥＴＴ２のドレイン）に接続される。

【００２２】動作を説明すると、初期のターン・オン時
に、ＳＲラッチ６２０の出力Ｑは、低レベルにある。従
って、ＦＥＴＴ３はターン・オフされる。ライン駆動信
号（ライン）の立ち上がりエッジにおいてラッチ６２０
の入力Ｓが高レベルになると、出力Ｑは高くなる。従っ
てＦＥＴＴ３はターン・オンされる。従って、Ｌ及びＦ
ＥＴＴ３のチャネルを流れる電流は直線的に増大する。
かくして、抵抗Ｒ１の両端の電圧従って比較器６１０の
負の入力の電圧は直線的に増大する。比較器６１０の負
の入力の電圧がこの比較器６１０の正の入力の電圧に到
達すると、比較器６１０の出力は高くなる。従って、ラ
ッチ６２０のリセット入力が高くなる。かくしてこのラ
ッチ６２０の出力は低くなりそしてＦＥＴＴ３がターン
・オフする。ＦＥＴＴ３がターン・オフすると、抵抗Ｒ
１の両端の電圧は０Ｖに戻る。比較器６１０の正の入力
の電圧は、差動増幅器６００の正の入力の基準電圧レベ
ル及びこの差動増幅器６００の負の入力の帰還信号の間
の差の関数としてこの差動増幅器６００により決定され
る。

【００２３】本発明に従う偏向装置の例を説明した。本
発明は高電圧発生回路３０についても等しく適用される
ことができることは明らかである。高電圧発生回路３０
がライン走査周波数の変動に対して高電圧を保証するレ
ギュレータを有する場合に本発明は特に利点を生じるこ
とが明らかである。標準的な高電圧発生回路は、前述の
標準的な傾斜レギュレータで生じる同じ回復時間の問題
を有する。本発明に従うと、標準的な高電圧発生回路に
関連する回復時間の問題点は、傾斜信号発生回路からの
電圧帰還を電流帰還に部分的に変えることにより解決さ
れる。

【００２４】図７を参照すると、本発明に従う高電圧発
生回路３０の例は、電界効果トランジスタ（ＦＥＴ）Ｔ
２’を有し、そしてこのＦＥＴＴ２’のゲートは、端
子”ライン”において、入力ライン同期信号に同期され
るライン発信器（図示せず）に接続される。ＦＥＴＴ
２’のドレインは、ステップ・アップ変圧器Ｔｒ１の一
次巻き線の一端に接続されそしてこれのソースは０Ｖ供
給線に接続されている。ＦＥＴＴ２’のドレインから離
れた変圧器Ｔｒ１の端子は接続点Ｂ＋においてダイオー
ドＤ１’の陰極に接続されている。ダイオードＤ１’の
陽極は、ＦＥＴＴ１’のドレインに接続されている。コ
ンデンサＣ’がダイオードＤ１’及び０Ｖの間に接続さ
れている。ＦＥＴＴ１’のソースは０Ｖに接続されてい
る。ＦＥＴＴ１’のドレインは、インダクタＬ’を介し
て高電圧供給線Ｖｉｎに接続されている。ＦＥＴＴ１’
のゲートは、ＳＲラッチ７２０の出力Ｑに接続されてい
る。動作において、ＳＲラッチ７２０は、後述のように
ＦＥＴＴ１’をスイッチするためのＰＷＭ信号を発生す
る。

【００２５】動作を説明すると、ＦＥＴＴ２’及びステ
ップ・アップ変圧器Ｔｒ１は、この変圧器Ｔｒ１の一次
巻き線の両端にピーク電圧信号を発生するフライバック
回路を形成する。ステップ・アップ変圧器Ｔｒ１の二次
巻き線は、ピーク電圧をステップ・アップしてＣＲＴ１
０の最終陽極に印加される高電圧を発生する。分圧器７
３０は、ステップ・アップ変圧器Ｔｒ１の二次巻き線の
両端に接続されて、ＣＲＴ１０の加速電極及び焦点合わ
せ電極のそれぞれを駆動するＧ２電圧及び焦点合わせ電
圧をそれぞれ生じる。ステップ・アップ変圧器Ｔｒ１の
一次巻き線の両端のピーク振幅従って高圧電圧のレベル
は、この変圧器Ｔｒ１の一次巻き線の両端のＤＣ電圧、
即ち接続点Ｂ＋の電圧の関数である。

【００２６】本発明に従うと、接続点Ｂ＋の電圧は、Ｔ
１’，Ｃ’，Ｄ１’及びＴｒ１の一次巻き線により形成
されるブースト回路により制御される。ＦＥＴＴ１’の
ゲートにおけるＰＷＭ信号（ＰＷＭ’）のパルス幅は電
圧Ｖｉｎと共に、接続点Ｂ＋’の電圧を決定する。従っ
て、接続点Ｂ＋’の電圧は、ＦＥＴＴ１’のゲートのＰ
ＷＭ信号のパルス幅を変化することにより変化されるこ
とができ、そして特定なライン同期周波数における高電
圧（ＥＨＴ）を変化し、そして更に重要なことは、ライ
ン同期信号が広い周波数レンジに亙って変動しても高電
圧（ＥＨＴ）を一定に維持することである。

【００２７】前述のように、ＳＲラッチ７２０の出力Ｑ
はＦＥＴＴ１’のゲートに結合されている。抵抗Ｒ１’
は、ＦＥＴＴ１’のソース及び０Ｖの間に接続されてい
る。ＳＲラッチ７２０のセット入力Ｓはライン駆動信号
（ライン）に接続されている。ＳＲラッチ７２０のリセ
ット入力は比較器７１０の出力に接続されている。比較
器７１０の負の入力は、帰還ループＩ’を介してＦＥＴ
Ｔ１’のソースに接続されており、そして比較器７１０
の正の入力は、差動増幅器７００の出力に接続されてい
る。差動増幅器７００への正の入力は、基準電圧レベル
Ｒ’に接続されている。差動増幅器７００の負の入力
は、帰還ループＦ’を介して、分圧器７３０と直列に接
続されている感知抵抗Ｒｓの両端で感知される感知電圧
に接続されている。この感知電圧は、高電圧ＥＨＴに比
例する。

【００２８】動作を説明すると、ＳＲラッチ７２０、比
較器７１０、差動増幅器７００、帰還ループＩ’及び帰
還ループＦ’は、高電圧ＥＨＴを調整するための高電圧
（ＥＨＴ）レギュレータを形成する。初期のターン・オ
ン時には、ＳＲラッチ７２０の出力Ｑは低レベルであ
る。従って、ＦＥＴＴ１’はターン・オフされる。ＳＲ
ラッチ７２０の入力Ｓが、ライン駆動信号（ライン）の
立ち上がりエッジで高レベルになると、出力Ｑは高レベ
ルになる。従って、ＦＥＴＴ１’はターン・オンする。
従って、Ｌ’及びＦＥＴＴ１’のチャネルを流れる電流
は直線的に即ちリニアに増大する。かくして、抵抗Ｒ
１’の両端の電圧、従って比較器７１０の負の入力の電
圧は直線的に増大する。比較器７１０の負の入力の電圧
がこの比較器７１０の正の入力の電圧に到達すると、比
較器７１０の出力は高くなる。従って、ＳＲラッチ７２
０のリセット入力は高くなる。かくして、ＳＲラッチ７
２０の出力は低くなり、そしてＦＥＴＴ１’がターン・
オフする。ＦＥＴＴ１’がターン・オフすると、抵抗Ｒ
１’の両端の電圧は０Ｖに戻る。比較器７１０の正の入
力の電圧は、差動増幅器７００の正の入力の基準電圧レ
ベルＲ’及びこの差動増幅器７００の負の入力の帰還信
号の間の差の関数として、この差動増幅器７００により
決定される。

【００２９】図８は、本発明に従うライン走査回路を有
するＣＲＴ表示装置４００を含むコンピュータ・システ
ムを示す。このコンピュータ・システムは、ＣＲＴ表示
装置４００及び例えばキーボードのような入力装置４２
０に接続されたプロセッサ４１０を有する。このプロセ
ッサは、例えばＩＢＭパーソナル・システム／２モデル
７０マイクロコンピュータのようなマイクロコンピュー
タ又はメインフレーム・コンピュータでも良い。パーソ
ナル・システム／２は、インターナショナル・ビジネス
・マシーンズ・コーポレイションの商標である。動作に
おいて、ＣＲＴ表示装置４００は、プロセッサ４１０に
より発生される赤（Ｒ）、緑（Ｇ）及び青（Ｂ）のビデ
オ信号、ライン同期信号（Ｈ同期信号）及びフレーム同
期信号（Ｖ同期信号）に応答してピクチャーを発生す
る。プロセッサ４１０は、一つ以上の同期信号の周波数
を変更することにより種々な表示モードでＣＲＴ表示装
置４００を動作させるようにこのＣＲＴ表示装置４００
を制御する。しかしながら、本発明に従うと、ＣＲＴ表
示装置４００により表示されるピクチャーのサイズは、
表示モードが変わってもほぼ一定に維持されることがで
きる

【００３０】

【発明の効果】本発明に従うと、ＣＲＴ表示装置４００
により表示されるピクチャーのサイズは、表示モードが
変わってもほぼ一定に維持されることができる

【図面の簡単な説明】

【図１】ＣＲＴ表示装置のブロック・ダイアグラムであ
る。

【図２】ＣＲＴ表示装置のライン走査回路のブロック・
ダイアグラムである。

【図３】本発明の傾斜信号発生回路の回路ダイアグラム
を示す図である。

【図４】本発明の他の傾斜信号発生回路の回路ダイアグ
ラムを示す図である。

【図５】本発明の他の傾斜信号発生回路の回路ダイアグ
ラムを示す図である。

【図６】本発明の傾斜レギュレータの回路ダイアグラム
を示す図である。

【図７】本発明の高電圧発生回路の回路ダイアグラムを
示す図である。

【図８】本発明のＣＲＴ表示装置を有するコンピュータ
・システムの側面を示す図である。

【符号の説明】

１０・・・ＣＲＴ２０・・・電源回路３０・・・高圧発生回路４０・・・ライン走査回路５０・・・フレーム走査回路６０・・・ビデオ増幅回路７０、８０・・・偏向コイル２１０・・・傾斜信号発生回路２２０・・・帰還回路２３０・・・傾斜レギュレータ

Claims

【特許請求の範囲】

【請求項１】第１トランジスタ・スイッチに直列に接続
された第１インダクタを含むフライバック回路を有する
傾斜信号発生回路であり、上記第１トランジスタ・スイ
ッチは、ライン駆動信号に応答して、第１電圧レベル及
び該第１電圧レベルよりも低い第２電圧レベルの間の上
記第１インダクタを通る電流通路を交番的に開きそして
閉ざして、ラスタ走査型陰極線管表示装置の偏向コイル
にラスタ走査電流信号を発生し、該ラスタ走査電流信号
の振幅は、上記第１電圧レベル及び上記ライン駆動信号
の周波数の関数として決定される上記傾斜電圧発生回路
と、第２トランジスタ・スイッチに直列に接続された第２イ
ンダクタを含み、上記フライバック回路に接続されたブ
ースト回路であり、上記第２トランジスタ・スイッチ
は、上記ライン駆動信号に同期されたパルス信号に応答
して、上記第２電圧レベル及び該第２電圧レベルよりも
高い第３電圧レベルの間の上記第２インダクタを通る電
流通路を交番的に開きそして閉ざして、第１電圧レベル
を発生し、該第１電圧レベルは、上記第３電圧レベル及
び上記パルス信号のパルスの幅の関数として決定される
上記ブースト回路と、上記フライバック回路及び上記ブースト回路に接続さ
れ、上記ライン駆動信号の周波数が変化したときに一定
なラスタ・ライン幅を維持するように、ライン走査信号
の振幅の関数として上記パルス信号のパルスの幅を変化
するレギュレータとを有する、ラスタ走査型陰極線管表
示装置の偏向装置。
【請求項２】上記第１インダクタはラスタ偏向コイルを
含むことを特徴とする請求項１のラスタ走査型陰極線管
表示装置の偏向装置。
【請求項３】上記ブースト回路はＳ矯正コンデンサを有
することを特徴とする請求項２のラスタ走査型陰極線管
表示装置の偏向装置。
【請求項４】上記レギュレータは、横方向の糸巻き歪み
矯正信号の関数として上記パルス信号のパルスの幅を変
化することを特徴とする請求項１又は請求項２又は請求
項３のラスタ走査型陰極線管表示装置の偏向装置。
【請求項５】第１トランジスタ・スイッチに直列に接続
された一次巻線を有する変圧器を含むフライバック回路
であり、上記第１トランジスタ・スイッチはライン駆動
スイッチング信号に応答して、上記第１電圧レベル及び
該第１電圧レベルよりも低い第２電圧レベルの間の上記
一次巻線を通る電流通路を交番的に開きそして閉ざして
上記一次巻線の両端に電圧インパルス信号を発生し、該
電圧インパルス信号の振幅は、上記第１電圧レベル及び
上記ライン駆動スイッチング信号の周波数の関数として
決定される上記フライバック回路と、第２トランジスタ・スイッチに直列に接続されたインダ
クタを含み、上記フライバック回路に接続されたブース
ト回路であり、上記第２トランジスタ・スイッチは、上
記ライン駆動スイッチング信号に同期されたパルス信号
に応答して、上記第２電圧レベル及び該第２電圧レベル
よりも高い第３電圧レベルの間の上記インダクタを通る
電流通路を交番的に開きそして閉ざして上記第１電圧レ
ベルを発生し、該第１電圧レベルは、上記第３電圧レベ
ル及び上記パルス信号のパルスの幅の関数として決定さ
れる、上記ブースト回路と、上記フライバック回路及び上記ブースト回路に接続さ
れ、上記ライン駆動スイッチング信号の周波数が変動し
たときに陽極電圧を一定に維持するように、上記電圧イ
ンパルス信号の振幅の関数として上記パルス信号のパル
スの幅を変化するレギュレータとを有する、ＣＲＴ表示
装置の陽極電圧を発生する装置。
【請求項６】上記レギュレータは、上記電圧インパルス
信号の振幅の関数としての帰還信号を発生するために上
記フライバック回路に接続された帰還回路と、上記帰還
信号及び基準信号の差の関数としてのエラー信号を発生
するために上記帰還回路に接続されたエラー増幅器と、
上記エラー信号の関数として上記パルス信号の幅を変調
するために上記エラー増幅器及び上記ブースト回路に接
続されたパルス幅変調器とを有することを特徴とする請
求項１、又は請求項２、又は請求項３、又は請求項４、
又は請求項５の装置。
【請求項７】上記パルス幅変調器は、上記第２電流通路
に流れる電流の関数としての傾斜信号を発生するために
上記ブースト回路に接続された電流感知器と、上記傾斜
信号が上記エラー信号を越えた時に出力信号を発生する
ために上記エラー増幅器に接続された比較器と、上記第
２トランジスタ・スイッチの制御電極に上記パルス信号
を発生するために上記ブースト回路及び上記比較器に接
続されたラッチとを有し、上記ラッチは上記ライン駆動
信号の立ち上がりエッジに応答してセットされそして上
記ラッチは上記比較器からの出力信号に応答してリセッ
トされることを特徴とする請求項６の装置。
【請求項８】上記第１トランジスタ・スイッチ及び第２
トランジスタ・スイッチは電界効果トランジスタである
ことを特徴とする請求項５、又は請求項６、又は請求項
７の装置。
【請求項９】請求項１、又は請求項２、又は請求項３、
又は請求項４、又は請求項５、又は請求項６、又は請求
項７、又は請求項８の装置を有するＣＲＴ表示装置。
【請求項１０】ラスタ同期信号を発生し、そして種々な
表示モードを生じるために少なくとも一つのラスタ同期
信号の周波数を変化させるプロセッサと、上記ラスタ同
期信号に応答して表示スクリーン上にピクチャーを発生
し、異なる表示モードの間で上記ピクチャーのサイズを
一定に維持するために請求項９のＣＲＴ表示装置とを有
するコンピュータ・システム。