JP3086358B2 - 周波数ディジタルシンセサイザー方式のテレビジョン受像機 - Google Patents
周波数ディジタルシンセサイザー方式のテレビジョン受像機Info
- Publication number
- JP3086358B2 JP3086358B2 JP05128153A JP12815393A JP3086358B2 JP 3086358 B2 JP3086358 B2 JP 3086358B2 JP 05128153 A JP05128153 A JP 05128153A JP 12815393 A JP12815393 A JP 12815393A JP 3086358 B2 JP3086358 B2 JP 3086358B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- voltage
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、周波数ディジタルシン
セサイザー方式のテレビジョン受像機に関し、より詳細
には、周波数ディジタルシンセサイザー方式を用いたチ
ューニングシステムにおいて、チューニング電圧（１〜
３２Ｖ）を＋５Ｖ等の低い電圧から昇降圧回路により作
るテレビジョン（ＴＶ）受像機に関する。
セサイザー方式のテレビジョン受像機に関し、より詳細
には、周波数ディジタルシンセサイザー方式を用いたチ
ューニングシステムにおいて、チューニング電圧（１〜
３２Ｖ）を＋５Ｖ等の低い電圧から昇降圧回路により作
るテレビジョン（ＴＶ）受像機に関する。
【０００２】
【従来の技術】図４は、従来の昇・降圧型チューニング
電圧発生回路で、図中、１１は電圧制御発振器（Voltag
e Controlled Oscillator：ＶＣＯ）、１２は第１のカ
ウンタ、１３は位相比較器、１４は基準発振器、１５は
第２のカウンタ、１６はマイクロコンピュータ、１７は
ＤＣ−ＤＣコンバータ、１８はチューナである。電圧制
御発振器（ＶＣＯ）１１は、その発振周波数を決める電
圧信号（１１）の電圧により制御される。第１のカウン
タ１２は、ＶＣＯの出力信号（１）を１／ｎ分周する。
位相比較器１３は、ＶＣＯの出力信号（１）を第１のカ
ウンタで１／ｎ分周した信号（２）と、基準出力信号を
第２のカウンタで１／ｍ分周した信号との位相を比較す
る。第２のカウンタ１５は、基準信号を１／ｍ分周す
る。ＴＲ３，Ｒ３，Ｒ５，Ｃ２，Ｃ５は電圧変換トラン
スＴ1の出力をダイオードＤ３とコンデンサＣ４とによ
って整流した信号（１３）から目的の電圧信号（１１）
を得るための回路である。
電圧発生回路で、図中、１１は電圧制御発振器（Voltag
e Controlled Oscillator：ＶＣＯ）、１２は第１のカ
ウンタ、１３は位相比較器、１４は基準発振器、１５は
第２のカウンタ、１６はマイクロコンピュータ、１７は
ＤＣ−ＤＣコンバータ、１８はチューナである。電圧制
御発振器（ＶＣＯ）１１は、その発振周波数を決める電
圧信号（１１）の電圧により制御される。第１のカウン
タ１２は、ＶＣＯの出力信号（１）を１／ｎ分周する。
位相比較器１３は、ＶＣＯの出力信号（１）を第１のカ
ウンタで１／ｎ分周した信号（２）と、基準出力信号を
第２のカウンタで１／ｍ分周した信号との位相を比較す
る。第２のカウンタ１５は、基準信号を１／ｍ分周す
る。ＴＲ３，Ｒ３，Ｒ５，Ｃ２，Ｃ５は電圧変換トラン
スＴ1の出力をダイオードＤ３とコンデンサＣ４とによ
って整流した信号（１３）から目的の電圧信号（１１）
を得るための回路である。
【０００３】マイコン１６から信号（１２）にて第１の
カウンタ１２にＶＣＯからの信号（１）（ｆＨｚ）を分
周する分周比ｎが与えられ、第１のカウンタ１２は信号
（１）を１／ｎ分周した信号（２）を出力する。マイコ
ン１６から信号（１２）にて第２のカウンタ１５に基準
発振器１５からの信号（３）（ｆＨｚ）を分周する分周
比ｍが与えられ、第２のカウンタ１５は信号（３）を１
／ｍ分周した信号（４）を出力する。このとき、ｎ，ｍ
は式（１）の条件にて設定される。 ｆ÷ｎ＝Ｆ÷ｍ … 式（１）
カウンタ１２にＶＣＯからの信号（１）（ｆＨｚ）を分
周する分周比ｎが与えられ、第１のカウンタ１２は信号
（１）を１／ｎ分周した信号（２）を出力する。マイコ
ン１６から信号（１２）にて第２のカウンタ１５に基準
発振器１５からの信号（３）（ｆＨｚ）を分周する分周
比ｍが与えられ、第２のカウンタ１５は信号（３）を１
／ｍ分周した信号（４）を出力する。このとき、ｎ，ｍ
は式（１）の条件にて設定される。 ｆ÷ｎ＝Ｆ÷ｍ … 式（１）
【０００４】位相比較器１３は第１のカウンタ１２の出
力信号（２）と第２のカウンタ１５の出力信号（４）を
比較することにより信号（６）・信号（７）を出力す
る。信号（６）・信号（７）は式（２），式（３），式
（４）のように動作する。 信号(２)＞信号(４)のとき信号(６)・(７)＝Ｈレベル … 式（２） 信号(２)＜信号(４)のとき信号(６)・(７)＝Ｌレベル … 式（３） 信号(２)＝信号(４)のとき信号(６)・(７)＝ハイインピーダンス…式（４） 信号（７）がＬレベルの時、トランジスタＴＲ３はＯＦ
Ｆ状態となり、コンデンサＣ４に蓄積されている電荷が
抵抗Ｒ４を通してコンデンサＣ３に充電され、信号（１
１）の電位が上がる。また信号（７）がＨレベルの時、
トランジスタＴＲ３はＯＮ状態となり、抵抗Ｒ３を通し
てコンデンサＣ３から放電され電位が下がる。
力信号（２）と第２のカウンタ１５の出力信号（４）を
比較することにより信号（６）・信号（７）を出力す
る。信号（６）・信号（７）は式（２），式（３），式
（４）のように動作する。 信号(２)＞信号(４)のとき信号(６)・(７)＝Ｈレベル … 式（２） 信号(２)＜信号(４)のとき信号(６)・(７)＝Ｌレベル … 式（３） 信号(２)＝信号(４)のとき信号(６)・(７)＝ハイインピーダンス…式（４） 信号（７）がＬレベルの時、トランジスタＴＲ３はＯＦ
Ｆ状態となり、コンデンサＣ４に蓄積されている電荷が
抵抗Ｒ４を通してコンデンサＣ３に充電され、信号（１
１）の電位が上がる。また信号（７）がＨレベルの時、
トランジスタＴＲ３はＯＮ状態となり、抵抗Ｒ３を通し
てコンデンサＣ３から放電され電位が下がる。
【０００５】このときＶＣＯ１１は、入力信号（１１）
の電圧が上がると発振周波数は上がり、電圧が下がると
発振周波数は下がる。以上の動作が繰り返し行われるこ
とで、ＶＣＯ１１は目的とする発振周波数にて発振を持
続する。また、信号（１３）（例えば＋３３Ｖ）はＤＣ
−ＤＣコンバータ１７にて制御される電圧変換トランス
Ｔ１の出力をダイオードＤ３とコンデンサＣ４にて整流
した信号である。
の電圧が上がると発振周波数は上がり、電圧が下がると
発振周波数は下がる。以上の動作が繰り返し行われるこ
とで、ＶＣＯ１１は目的とする発振周波数にて発振を持
続する。また、信号（１３）（例えば＋３３Ｖ）はＤＣ
−ＤＣコンバータ１７にて制御される電圧変換トランス
Ｔ１の出力をダイオードＤ３とコンデンサＣ４にて整流
した信号である。
【０００６】
【発明が解決しようとする課題】前述のように、従来の
昇・降圧型チューニング電圧発生回路では、基準電圧
（信号１３）となる３３Ｖを予め電源回路にて用意して
いなければならない。例えば、電池動作の機器であった
ならＤＣ−ＤＣコンバータ１７等で他の電圧と同時に作
る。この時、他の電圧の中に負電圧（例えば−８Ｖ）が
あったとすると、ＤＣ−ＤＣコンバータ１７のトランス
出力の最大・最小値の差が１００Ｖ以上にもなってしま
い、回路に使用する部品の定格を大きくしなければなら
ない。また、スイッチングノイズも電圧に比例して大き
くなり、それをおさえるため回路を付加しなければなら
ない。また、トランスの巻線比が大きくなり、トランス
が大型化する等の問題点がある。
昇・降圧型チューニング電圧発生回路では、基準電圧
（信号１３）となる３３Ｖを予め電源回路にて用意して
いなければならない。例えば、電池動作の機器であった
ならＤＣ−ＤＣコンバータ１７等で他の電圧と同時に作
る。この時、他の電圧の中に負電圧（例えば−８Ｖ）が
あったとすると、ＤＣ−ＤＣコンバータ１７のトランス
出力の最大・最小値の差が１００Ｖ以上にもなってしま
い、回路に使用する部品の定格を大きくしなければなら
ない。また、スイッチングノイズも電圧に比例して大き
くなり、それをおさえるため回路を付加しなければなら
ない。また、トランスの巻線比が大きくなり、トランス
が大型化する等の問題点がある。
【０００７】本発明は、このような実情に鑑みてなされ
たもので、ＤＣ−ＤＣコンバータ回路にて高電圧を発生
させることなく回路構成が出来るようにし、スイッチン
グノイズの減少・トランスの小型化・部品定格の低電圧
化を図るようにした周波数ディジタルシンセサイザー方
式のテレビジョン受像機を提供することを目的としてい
る。
たもので、ＤＣ−ＤＣコンバータ回路にて高電圧を発生
させることなく回路構成が出来るようにし、スイッチン
グノイズの減少・トランスの小型化・部品定格の低電圧
化を図るようにした周波数ディジタルシンセサイザー方
式のテレビジョン受像機を提供することを目的としてい
る。
【０００８】本発明は、上記目的を達成するために、電
圧制御発振器の出力信号を１／ｎ分周する第１のカウン
タと、基準発振器の基準信号を１／ｍ分周する第２のカ
ウンタと、前記第１のカウンタと第２のカウンタの出力
信号を比較する位相比較器を備えた周波数ディジタルシ
ンセサイザーチューナ部を有する周波数ディジタルシン
セサイザー方式のテレビジョン受像器において、前記第
１のカウンタと第２のカウンタの出力信号の大小を前記
位相比較器で比較して得られたアップ／ダウン信号が入
力されるアップ／ダウンカウンタと、該アップ／ダウン
カウンタの出力信号と前記第２のカウンタの出力信号と
をさらに比較してパルス幅変調信号を得る比較器と、該
比較器から出力されたパルス幅変調信号及び低電圧が入
力される昇降圧回路とを備え、該昇降圧回路では前記パ
ルス幅変調信号中のパルスの幅に応じて前記低電圧を昇
降させ、この昇降させた電圧を前記電圧制御発振器の駆
動及び制御に用いることを特徴とするものである。
圧制御発振器の出力信号を１／ｎ分周する第１のカウン
タと、基準発振器の基準信号を１／ｍ分周する第２のカ
ウンタと、前記第１のカウンタと第２のカウンタの出力
信号を比較する位相比較器を備えた周波数ディジタルシ
ンセサイザーチューナ部を有する周波数ディジタルシン
セサイザー方式のテレビジョン受像器において、前記第
１のカウンタと第２のカウンタの出力信号の大小を前記
位相比較器で比較して得られたアップ／ダウン信号が入
力されるアップ／ダウンカウンタと、該アップ／ダウン
カウンタの出力信号と前記第２のカウンタの出力信号と
をさらに比較してパルス幅変調信号を得る比較器と、該
比較器から出力されたパルス幅変調信号及び低電圧が入
力される昇降圧回路とを備え、該昇降圧回路では前記パ
ルス幅変調信号中のパルスの幅に応じて前記低電圧を昇
降させ、この昇降させた電圧を前記電圧制御発振器の駆
動及び制御に用いることを特徴とするものである。
【０００９】
【作用】ディジタルシンセサイザー方式の受信機におい
て、基準信号を分周した信号とＶＣＯの発振信号を分周
した信号を位相比較器にて比較し、位相比較器により求
められたＶＣＯの制御電圧のアップ／ダウン信号をもと
にＰＷＭ（パルス幅変調）信号を得、昇降圧回路にて目
的の制御電圧を得る。
て、基準信号を分周した信号とＶＣＯの発振信号を分周
した信号を位相比較器にて比較し、位相比較器により求
められたＶＣＯの制御電圧のアップ／ダウン信号をもと
にＰＷＭ（パルス幅変調）信号を得、昇降圧回路にて目
的の制御電圧を得る。
【００１０】
【実施例】実施例について、図面を参照して以下に説明
する。図１は、本発明による周波数ディジタルシンセサ
イザー方式のテレビジョン受像機一実施例を説明するた
めの構成図で、図２及び図３は、図１における各部の信
号波形を示す図である。図中、１は電圧制御発振器（Ｖ
ＣＯ）、２は第１のカウンタ、３は位相比較器、４は基
準発振器、５は第２のカウンタ、６はアップ／ダウン
（ＵＰ／ＤＯＷＮ）カウンタ、７は比較器、８はマイク
ロコンピュータ、９はチューナである。
する。図１は、本発明による周波数ディジタルシンセサ
イザー方式のテレビジョン受像機一実施例を説明するた
めの構成図で、図２及び図３は、図１における各部の信
号波形を示す図である。図中、１は電圧制御発振器（Ｖ
ＣＯ）、２は第１のカウンタ、３は位相比較器、４は基
準発振器、５は第２のカウンタ、６はアップ／ダウン
（ＵＰ／ＤＯＷＮ）カウンタ、７は比較器、８はマイク
ロコンピュータ、９はチューナである。
【００１１】電圧制御発振器（ＶＣＯ）１は、その発振
周波数を決める電圧信号（１１）により制御される。第
１のカウンタ２は、ＶＣＯ出力信号（１）を１／ｎ分周
する。位相比較器３は、ＶＣＯの出力信号を第１のカウ
ンタで１／ｎ分周した信号（２）と、基準発振器からの
基準信号を第２のカウンタで１／ｍ分周した信号（４）
の位相を比較する。第２のカウンタ５は、基準信号を１
／ｍ分周する。アップ／ダウンカウンタ６は、位相比較
器のアップ信号（１６）と位相比較器のダウン信号（１
７）によりアップ／ダウンする。比較器７は、アップ／
ダウンカウンタの出力信号（８）と基準信号を第２カウ
ンタで分信した信号（９）を比較する。マイクロコンピ
ュータ８は、第１のカウンタ２と第２のカウンタ５に分
周比ｎ・ｍを与える。Ｒ１・ＴＲ１・Ｄ１・Ｌ１・Ｒ２
・ＴＲ２・Ｄ２・Ｃ１は、比較器の出力信号１０のパル
ス幅により、ＶＣＯの発振周波数を決める電圧信号（１
１）の電圧を昇降圧させる回路である。
周波数を決める電圧信号（１１）により制御される。第
１のカウンタ２は、ＶＣＯ出力信号（１）を１／ｎ分周
する。位相比較器３は、ＶＣＯの出力信号を第１のカウ
ンタで１／ｎ分周した信号（２）と、基準発振器からの
基準信号を第２のカウンタで１／ｍ分周した信号（４）
の位相を比較する。第２のカウンタ５は、基準信号を１
／ｍ分周する。アップ／ダウンカウンタ６は、位相比較
器のアップ信号（１６）と位相比較器のダウン信号（１
７）によりアップ／ダウンする。比較器７は、アップ／
ダウンカウンタの出力信号（８）と基準信号を第２カウ
ンタで分信した信号（９）を比較する。マイクロコンピ
ュータ８は、第１のカウンタ２と第２のカウンタ５に分
周比ｎ・ｍを与える。Ｒ１・ＴＲ１・Ｄ１・Ｌ１・Ｒ２
・ＴＲ２・Ｄ２・Ｃ１は、比較器の出力信号１０のパル
ス幅により、ＶＣＯの発振周波数を決める電圧信号（１
１）の電圧を昇降圧させる回路である。
【００１２】マイコン８から信号（１２）にて第１のカ
ウンタ２にＶＣＯ１からの信号（１）（ｆＨｚ）を分周
する分周比ｎが与えられ、第１のカウンタ２は信号
（１）を１／ｎ分周した信号（２）を出力する。マイコ
ン８から信号（１２）にて第２のカウンタ５に基準発振
器４からの信号（３）（ｆＨｚ）を分周する分周比ｍが
与えられ、第２のカウンタ５は信号（３）を１／ｍ分周
した信号（４）を出力する。このとき、ｎ，ｍは前述の
式（１）の条件にて設定される。 ｆ÷ｎ＝Ｆ÷ｍ … 式（１）
ウンタ２にＶＣＯ１からの信号（１）（ｆＨｚ）を分周
する分周比ｎが与えられ、第１のカウンタ２は信号
（１）を１／ｎ分周した信号（２）を出力する。マイコ
ン８から信号（１２）にて第２のカウンタ５に基準発振
器４からの信号（３）（ｆＨｚ）を分周する分周比ｍが
与えられ、第２のカウンタ５は信号（３）を１／ｍ分周
した信号（４）を出力する。このとき、ｎ，ｍは前述の
式（１）の条件にて設定される。 ｆ÷ｎ＝Ｆ÷ｍ … 式（１）
【００１３】位相比較器３は第１のカウンタ２の出力信
号（２）と第２のカウンタ５の出力信号（４）を比較す
ることにより、信号（１６）・信号（１７）を出力す
る。信号（１６）・信号（１７）は式（５），式
（６），式（７）のように動作する。 信号（２）＞信号（４）のとき信号（１６）＝Ｈレベル 信号（１７）＝Ｌレベル … 式（５） 信号（２）＜信号（４）のとき信号（１６）＝Ｌレベル 信号（１７）＝Ｈレベル … 式（６） 信号（２）＝信号（４）のとき信号（１６）＝Ｌレベル 信号（１７）＝Ｌレベル … 式（７）
号（２）と第２のカウンタ５の出力信号（４）を比較す
ることにより、信号（１６）・信号（１７）を出力す
る。信号（１６）・信号（１７）は式（５），式
（６），式（７）のように動作する。 信号（２）＞信号（４）のとき信号（１６）＝Ｈレベル 信号（１７）＝Ｌレベル … 式（５） 信号（２）＜信号（４）のとき信号（１６）＝Ｌレベル 信号（１７）＝Ｈレベル … 式（６） 信号（２）＝信号（４）のとき信号（１６）＝Ｌレベル 信号（１７）＝Ｌレベル … 式（７）
【００１４】アップ／ダウンカウンタ６は、信号（１
７）がＨレベルの時、アップカウントをし、信号（１
６）がＨレベルの時、ダウンカウントをし、信号（１
６）・（１７）が共にＬレベルの時にはカウントを実行
しない。またこのカウンタのカウントクロック信号
（５）は第２のカウンタ５より、あらかじめ一定の周波
数にて出力されている。すなわちアップ／ダウンカウン
タ６の出力信号（８）（例えば、８ｂｉｔのバイナリー
データ）は、信号（２）＞信号（４）のときアップし、
信号（２）＜信号（４）のときダウンする。アップ／ダ
ウンカウンタ６から出力された信号（８）は比較器７に
入力され、第２のカウンタ５より出力される信号（９）
と比較され、信号（８）＞信号（９）であったなら信号
（１０）にＨレベルが出力される。
７）がＨレベルの時、アップカウントをし、信号（１
６）がＨレベルの時、ダウンカウントをし、信号（１
６）・（１７）が共にＬレベルの時にはカウントを実行
しない。またこのカウンタのカウントクロック信号
（５）は第２のカウンタ５より、あらかじめ一定の周波
数にて出力されている。すなわちアップ／ダウンカウン
タ６の出力信号（８）（例えば、８ｂｉｔのバイナリー
データ）は、信号（２）＞信号（４）のときアップし、
信号（２）＜信号（４）のときダウンする。アップ／ダ
ウンカウンタ６から出力された信号（８）は比較器７に
入力され、第２のカウンタ５より出力される信号（９）
と比較され、信号（８）＞信号（９）であったなら信号
（１０）にＨレベルが出力される。
【００１５】すなわち、信号（１０）のパルス幅ｔはＶ
ＣＯ１の発振周波数を上げる時広がり、下げる時狭ま
る。これら一連の動作により、信号（１０）はＶＣＯ１
が発振する周波数によりデューティー比が変化する。信
号（１１）の電圧が信号（１４）の電圧より低い時、信
号（１０）の方形波がトランジスタＴＲ１を通り、Ｌ１
・Ｃ１のＬＣフィルタで平均化され、目的の電圧を得る
ことが出来る。この時、トランジスタＴＲ２は能動状態
にはならない。信号（１１）の電圧が信号（１４）の電
圧より高い時、信号（１０）の方形波がトランジスタＴ
Ｒ１をＯＮすると、トランジスタＴＲ２もＯＮし、Ｌ１
にエネルギを蓄え、ＯＦＦのとき、このエネルギを入力
電圧に重畳させて、ダイオードＤ２を通り、コンデンサ
Ｃ１に取り出し、目的の電圧を得ることが出来る。この
とき、ＶＣＯ１は入力信号（１１）の電圧が上がると発
振周波数は上がり、電圧が下がると発振周波数は下が
る。このようにして作られた信号（１１）により、ＶＣ
Ｏ１は目的の周波数を発振する。信号（１３）のような
特別な高電圧を使用せず、これらのシステムの中に必ず
存在する低電圧（例えば＋５Ｖ）から昇降圧回路を用い
て信号（１１）を得る。
ＣＯ１の発振周波数を上げる時広がり、下げる時狭ま
る。これら一連の動作により、信号（１０）はＶＣＯ１
が発振する周波数によりデューティー比が変化する。信
号（１１）の電圧が信号（１４）の電圧より低い時、信
号（１０）の方形波がトランジスタＴＲ１を通り、Ｌ１
・Ｃ１のＬＣフィルタで平均化され、目的の電圧を得る
ことが出来る。この時、トランジスタＴＲ２は能動状態
にはならない。信号（１１）の電圧が信号（１４）の電
圧より高い時、信号（１０）の方形波がトランジスタＴ
Ｒ１をＯＮすると、トランジスタＴＲ２もＯＮし、Ｌ１
にエネルギを蓄え、ＯＦＦのとき、このエネルギを入力
電圧に重畳させて、ダイオードＤ２を通り、コンデンサ
Ｃ１に取り出し、目的の電圧を得ることが出来る。この
とき、ＶＣＯ１は入力信号（１１）の電圧が上がると発
振周波数は上がり、電圧が下がると発振周波数は下が
る。このようにして作られた信号（１１）により、ＶＣ
Ｏ１は目的の周波数を発振する。信号（１３）のような
特別な高電圧を使用せず、これらのシステムの中に必ず
存在する低電圧（例えば＋５Ｖ）から昇降圧回路を用い
て信号（１１）を得る。
【００１６】
【発明の効果】以上の説明から明らかなように、本発明
によると、以下のような効果がある。 （１）ＤＣ−ＤＣコンバータ回路にて高電圧を発生させ
ることなく回路の構成が出来るため、従来の回路では問
題であったスイッチングノイズの減少・トランスの小型
化・部品定格の低電圧化に効果があり、回路の小型化・
コストダウンが図れる。 （２）周波数シンセサイザーの位相比較器の出力を利用
し、周波数を上げるか下げるかの信号より次段のアップ
／ダウンカウンタにて現在のＶＣＯ周波数からの具体的
な変化量を与え、比較器にて制御したいＶＣＯ周波数に
比例したパルス幅変調信号を出力する。この信号を利用
することにより、従来技術のように外部にアナログ回路
にてフィルタを設け、周波数のアップ／ダウンを行なう
必要がない。又、この回路を用いることによりＩＣ化に
最適な回路構成が可能となる。
によると、以下のような効果がある。 （１）ＤＣ−ＤＣコンバータ回路にて高電圧を発生させ
ることなく回路の構成が出来るため、従来の回路では問
題であったスイッチングノイズの減少・トランスの小型
化・部品定格の低電圧化に効果があり、回路の小型化・
コストダウンが図れる。 （２）周波数シンセサイザーの位相比較器の出力を利用
し、周波数を上げるか下げるかの信号より次段のアップ
／ダウンカウンタにて現在のＶＣＯ周波数からの具体的
な変化量を与え、比較器にて制御したいＶＣＯ周波数に
比例したパルス幅変調信号を出力する。この信号を利用
することにより、従来技術のように外部にアナログ回路
にてフィルタを設け、周波数のアップ／ダウンを行なう
必要がない。又、この回路を用いることによりＩＣ化に
最適な回路構成が可能となる。
【図１】本発明による周波数ディジタルシンセサイザー
方式のテレビジョン受像機の一実施例を説明するための
構成図である。
方式のテレビジョン受像機の一実施例を説明するための
構成図である。
【図２】図１における各部の信号波形を示す図（その
１）である。
１）である。
【図３】図１における各部の信号波形を示す図（その
２）である。
２）である。
【図４】従来の周波数ディジタルシンセサイザー方式の
テレビジョン受像機の構成図である。
テレビジョン受像機の構成図である。
１…電圧制御発振器（ＶＣＯ）、２…第１のカウンタ、
３…位相比較器、４…基準発振器、５…第２のカウン
タ、６…アップ／ダウンカウンタ、７…比較器、８…マ
イクロコンピュータ、９…チューナ。
３…位相比較器、４…基準発振器、５…第２のカウン
タ、６…アップ／ダウンカウンタ、７…比較器、８…マ
イクロコンピュータ、９…チューナ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/44 H03J 5/00
Claims (1)
- 【請求項１】 電圧制御発振器の出力信号を１／ｎ分周
する第１のカウンタと、基準発振器の基準信号を１／ｍ
分周する第２のカウンタと、前記第１のカウンタと第２
のカウンタの出力信号を比較する位相比較器を備えた周
波数ディジタルシンセサイザーチューナ部を有する周波
数ディジタルシンセサイザー方式のテレビジョン受像器
において、 前記第１のカウンタと第２のカウンタの出力信号の大小
を前記位相比較器で比較して得られたアップ／ダウン信
号が入力されるアップ／ダウンカウンタと、該アップ／
ダウンカウンタの出力信号と前記第２のカウンタの出力
信号とをさらに比較してパルス幅変調信号を得る比較器
と、該比較器から出力されたパルス幅変調信号及び低電
圧が入力される昇降圧回路とを備え、該昇降圧回路では
前記パルス幅変調信号中のパルスの幅に応じて前記低電
圧を昇降させ、この昇降させた電圧を前記電圧制御発振
器の駆動及び制御に用いること を特徴とする周波数ディ
ジタルシンセサイザー方式のテレビジョン受像器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05128153A JP3086358B2 (ja) | 1993-04-30 | 1993-04-30 | 周波数ディジタルシンセサイザー方式のテレビジョン受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05128153A JP3086358B2 (ja) | 1993-04-30 | 1993-04-30 | 周波数ディジタルシンセサイザー方式のテレビジョン受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06319087A JPH06319087A (ja) | 1994-11-15 |
| JP3086358B2 true JP3086358B2 (ja) | 2000-09-11 |
Family
ID=14977698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05128153A Expired - Fee Related JP3086358B2 (ja) | 1993-04-30 | 1993-04-30 | 周波数ディジタルシンセサイザー方式のテレビジョン受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3086358B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004072516A (ja) | 2002-08-07 | 2004-03-04 | Alps Electric Co Ltd | テレビジョンチューナ |
| JP3928599B2 (ja) | 2003-08-08 | 2007-06-13 | 船井電機株式会社 | 液晶テレビ受像機 |
-
1993
- 1993-04-30 JP JP05128153A patent/JP3086358B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06319087A (ja) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436550A (en) | AC-DC converter having saw-tooth wave generating circuit in active filter | |
| US6348780B1 (en) | Frequency control of hysteretic power converter by adjusting hystersis levels | |
| US6043633A (en) | Power factor correction method and apparatus | |
| US5905369A (en) | Variable frequency switching of synchronized interleaved switching converters | |
| US6713995B2 (en) | Voltage regulator with pulse width modulation in dual frequencies | |
| US20080116869A1 (en) | Voltage rising/falling type switching regulator and operation control method thereof | |
| JPH0626480B2 (ja) | スイツチングレギユレ−タ | |
| US8350539B2 (en) | Frequency modulation control of a buck-boost power converter | |
| US6737843B2 (en) | PWM switching regulator and electronic apparatus | |
| KR20090038929A (ko) | 다출력 전원 장치 | |
| JP2003244944A (ja) | Ｄｃ−ｄｃコンバータ、電子機器、デューティ比設定回路 | |
| JPH0946198A (ja) | パルス幅変調制御回路 | |
| JP2923873B2 (ja) | 圧電トランスの制御方法及び駆動回路 | |
| US7239118B2 (en) | DC regulator with pulse period modulation | |
| US5757631A (en) | Converter apparatus with reversible driving of a switching transistor | |
| JP3736201B2 (ja) | 光源装置 | |
| US6229720B1 (en) | Piezoelectric transformer inverter | |
| US20050110473A1 (en) | Switching signal modulation circuit | |
| US6037754A (en) | SMPS with input voltage sensing via boost inductor current sensing | |
| JP3086358B2 (ja) | 周波数ディジタルシンセサイザー方式のテレビジョン受像機 | |
| US4823023A (en) | Transistor with differentiated control switching circuit | |
| JPH08130871A (ja) | Ｄｃ−ｄｃコンバータ | |
| US7292081B2 (en) | Pulse generator | |
| JP2003125582A (ja) | 電源装置 | |
| JPH07123706A (ja) | Ｄｃ／ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070707 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |