JPH06319087A - 周波数ディジタルシンセサイザー方式のテレビジョン受像機 - Google Patents
周波数ディジタルシンセサイザー方式のテレビジョン受像機Info
- Publication number
- JPH06319087A JPH06319087A JP12815393A JP12815393A JPH06319087A JP H06319087 A JPH06319087 A JP H06319087A JP 12815393 A JP12815393 A JP 12815393A JP 12815393 A JP12815393 A JP 12815393A JP H06319087 A JPH06319087 A JP H06319087A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- counter
- dividing
- digital synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
発生させることなく、回路を構成し、スイッチングノイ
ズの減少、トランスの小型化、部品定格の低電圧化を図
る。 【構成】 ディジタルシンセサイザー方式のテレビジョ
ン受像機において、基準信号を分周した信号(14)と
VCO1の発振信号を分周した信号(2)を位相比較器
3にて比較し、位相比較器3により求められたVCO1
の制御電圧のアップ/ダウン信号をもとにPWM(パル
ス幅変調)信号を得、昇降圧回路にて目的の制御電圧信
号(11)を得る。
Description
セサイザー方式のテレビジョン受像機に関し、より詳細
には、周波数ディジタルシンセサイザー方式を用いたチ
ューニングシステムにおいて、チューニング電圧(1〜
32V)を+5V等の低い電圧から昇降圧回路により作
るテレビジョン(TV)受像機に関する。
電圧発生回路で、図中、11は電圧制御発振器(Voltag
e Controlled Oscillator:VCO)、12は第1のカ
ウンタ、13は位相比較器、14は基準発振器、15は
第2のカウンタ、16はマイクロコンピュータ、17は
DC−DCコンバータ、18はチューナである。電圧制
御発振器(VCO)11は、その発振周波数を決める電
圧信号(11)の電圧により制御される。第1のカウン
タ12は、VCOの出力信号(1)を1/n分周する。
位相比較器13は、VCOの出力信号(1)を第1のカ
ウンタで1/n分周した信号(2)と、基準出力信号を
第2のカウンタで1/m分周した信号との位相を比較す
る。第2のカウンタ15は、基準信号を1/m分周す
る。TR3,R3,R5,C2,C5は電圧変換トラン
スT1の出力をダイオードD3とコンデンサC4とによ
って整流した信号(13)から目的の電圧信号(11)
を得るための回路である。
カウンタ12にVCOからの信号(1)(fHz)を分
周する分周比nが与えられ、第1のカウンタ12は信号
(1)を1/n分周した信号(2)を出力する。マイコ
ン16から信号(12)にて第2のカウンタ15に基準
発振器15からの信号(3)(fHz)を分周する分周
比mが与えられ、第2のカウンタ15は信号(3)を1
/m分周した信号(4)を出力する。このとき、n,m
は式(1)の条件にて設定される。 f÷n=F÷m … 式(1)
力信号(2)と第2のカウンタ15の出力信号(4)を
比較することにより信号(6)・信号(7)を出力す
る。信号(6)・信号(7)は式(2),式(3),式
(4)のように動作する。 信号(2)>信号(4)のとき信号(6)・(7)=Hレベル … 式(2) 信号(2)<信号(4)のとき信号(6)・(7)=Lレベル … 式(3) 信号(2)=信号(4)のとき信号(6)・(7)=ハイインピーダンス…式(4) 信号(7)がLレベルの時、トランジスタTR3はOF
F状態となり、コンデンサC4に蓄積されている電荷が
抵抗R4を通してコンデンサC3に充電され、信号(1
1)の電位が上がる。また信号(7)がHレベルの時、
トランジスタTR3はON状態となり、抵抗R3を通し
てコンデンサC3から放電され電位が下がる。
の電圧が上がると発振周波数は上がり、電圧が下がると
発振周波数は下がる。以上の動作が繰り返し行われるこ
とで、VCO11は目的とする発振周波数にて発振を持
続する。また、信号(13)(例えば+33V)はDC
−DCコンバータ17にて制御される電圧変換トランス
T1の出力をダイオードD3とコンデンサC4にて整流
した信号である。
昇・降圧型チューニング電圧発生回路では、基準電圧
(信号13)となる33Vを予め電源回路にて用意して
いなければならない。例えば、電池動作の機器であった
ならDC−DCコンバータ17等で他の電圧と同時に作
る。この時、他の電圧の中に負電圧(例えば−8V)が
あったとすると、DC−DCコンバータ17のトランス
出力の最大・最小値の差が100V以上にもなってしま
い、回路に使用する部品の定格を大きくしなければなら
ない。また、スイッチングノイズも電圧に比例して大き
くなり、それをおさえるため回路を付加しなければなら
ない。また、トランスの巻線比が大きくなり、トランス
が大型化する等の問題点がある。
たもので、DC−DCコンバータ回路にて高電圧を発生
させることなく回路構成が出来るようにし、スイッチン
グノイズの減少・トランスの小型化・部品定格の低電圧
化を図るようにした周波数ディジタルシンセサイザー方
式のテレビジョン受像機を提供することを目的としてい
る。
成するために、(1)電圧制御発振器と、基準信号を分
周した信号と前記電圧制御発振器の発振信号を分周した
信号とを比較する位相比較器とを備えた周波数ディジタ
ルシンセサイザーチューナ部を有する電子機器装置にお
いて、前記電圧制御発振器の制御電圧のアップ/ダウン
信号を作成するカウンタ部と、該カウンタ部のカウンタ
出力をもとにパルス幅変調信号を作成する比較器とを備
えたこと、或いは、(2)電圧制御発振器と、基準信号
を分周した信号と前記電圧制御発振器の発振信号を分周
した信号とを比較する位相比較器とを備えた周波数ディ
ジタルシンセサイザーチューナ部を有する電子機器装置
において、前記電圧制御発振器の制御電圧を前記電子機
器装置のその他の回路の基準電圧を昇降圧するための昇
降圧回路を備えたことを特徴としたものである。
て、基準信号を分周した信号とVCOの発振信号を分周
した信号を位相比較器にて比較し、位相比較器により求
められたVCOの制御電圧のアップ/ダウン信号をもと
にPWM(パルス幅変調)信号を得、昇降圧回路にて目
的の制御電圧を得る。
する。図1は、本発明による周波数ディジタルシンセサ
イザー方式のテレビジョン受像機一実施例を説明するた
めの構成図で、図2及び図3は、図1における各部の信
号波形を示す図である。図中、1は電圧制御発振器(V
CO)、2は第1のカウンタ、3は位相比較器、4は基
準発振器、5は第2のカウンタ、6はアップ/ダウン
(UP/DOWN)カウンタ、7は比較器、8はマイク
ロコンピュータ、9はチューナである。
周波数を決める電圧信号(11)により制御される。第
1のカウンタ2は、VCO出力信号(1)を1/n分周
する。位相比較器3は、VCOの出力信号を第1のカウ
ンタで1/n分周した信号(2)と、基準発振器からの
基準信号を第2のカウンタで1/m分周した信号(4)
の位相を比較する。第2のカウンタ5は、基準信号を1
/m分周する。アップ/ダウンカウンタ6は、位相比較
器のアップ信号(16)と位相比較器のダウン信号(1
7)によりアップ/ダウンする。比較器7は、アップ/
ダウンカウンタの出力信号(8)と基準信号を第2カウ
ンタで分信した信号(9)を比較する。マイクロコンピ
ュータ8は、第1のカウンタ2と第2のカウンタ5に分
周比n・mを与える。R1・TR1・D1・L1・R2
・TR2・D2・C1は、比較器の出力信号10のパル
ス幅により、VCOの発振周波数を決める電圧信号(1
1)の電圧を昇降圧させる回路である。
ウンタ2にVCO1からの信号(1)(fHz)を分周
する分周比nが与えられ、第1のカウンタ2は信号
(1)を1/n分周した信号(2)を出力する。マイコ
ン8から信号(12)にて第2のカウンタ5に基準発振
器4からの信号(3)(fHz)を分周する分周比mが
与えられ、第2のカウンタ5は信号(3)を1/m分周
した信号(4)を出力する。このとき、n,mは前述の
式(1)の条件にて設定される。 f÷n=F÷m … 式(1)
号(2)と第2のカウンタ5の出力信号(4)を比較す
ることにより、信号(16)・信号(17)を出力す
る。信号(16)・信号(17)は式(5),式
(6),式(7)のように動作する。 信号(2)>信号(4)のとき信号(16)=Hレベル 信号(17)=Lレベル … 式(5) 信号(2)<信号(4)のとき信号(16)=Lレベル 信号(17)=Hレベル … 式(6) 信号(2)=信号(4)のとき信号(16)=Lレベル 信号(17)=Lレベル … 式(7)
7)がHレベルの時、アップカウントをし、信号(1
6)がHレベルの時、ダウンカウントをし、信号(1
6)・(17)が共にLレベルの時にはカウントを実行
しない。またこのカウンタのカウントクロック信号
(5)は第2のカウンタ5より、あらかじめ一定の周波
数にて出力されている。すなわちアップ/ダウンカウン
タ6の出力信号(8)(例えば、8bitのバイナリー
データ)は、信号(2)>信号(4)のときアップし、
信号(2)<信号(4)のときダウンする。アップ/ダ
ウンカウンタ6から出力された信号(8)は比較器7に
入力され、第2のカウンタ5より出力される信号(9)
と比較され、信号(8)>信号(9)であったなら信号
(10)にHレベルが出力される。
CO1の発振周波数を上げる時広がり、下げる時狭ま
る。これら一連の動作により、信号(10)はVCO1
が発振する周波数によりデューティー比が変化する。信
号(11)の電圧が信号(14)の電圧より低い時、信
号(10)の方形波がトランジスタTR1を通り、L1
・C1のLCフィルタで平均化され、目的の電圧を得る
ことが出来る。この時、トランジスタTR2は能動状態
にはならない。信号(11)の電圧が信号(14)の電
圧より高い時、信号(10)の方形波がトランジスタT
R1をONすると、トランジスタTR2もONし、L1
にエネルギを蓄え、OFFのとき、このエネルギを入力
電圧に重畳させて、ダイオードD2を通り、コンデンサ
C1に取り出し、目的の電圧を得ることが出来る。この
とき、VCO1は入力信号(11)の電圧が上がると発
振周波数は上がり、電圧が下がると発振周波数は下が
る。このようにして作られた信号(11)により、VC
O1は目的の周波数を発振する。信号(13)のような
特別な高電圧を使用せず、これらのシステムの中に必ず
存在する低電圧(例えば+5V)から昇降圧回路を用い
て信号(11)を得る。
によると、以下のような効果がある。 (1)DC−DCコンバータ回路にて高電圧を発生させ
ることなく回路の構成が出来るため、従来の回路では問
題であったスイッチングノイズの減少・トランスの小型
化・部品定格の低電圧化に効果があり、回路の小型化・
コストダウンが図れる。 (2)周波数シンセサイザーの位相比較器の出力を利用
し、周波数を上げるか下げるかの信号より次段のアップ
/ダウンカウンタにて現在のVCO周波数からの具体的
な変化量を与え、比較器にて制御したいVCO周波数に
比例したパルス幅変調信号を出力する。この信号を利用
することにより、従来技術のように外部にアナログ回路
にてフィルタを設け、周波数のアップ/ダウンを行なう
必要がない。又、この回路を用いることによりIC化に
最適な回路構成が可能となる。
方式のテレビジョン受像機の一実施例を説明するための
構成図である。
1)である。
2)である。
テレビジョン受像機の構成図である。
3…位相比較器、4…基準発振器、5…第2のカウン
タ、6…アップ/ダウンカウンタ、7…比較器、8…マ
イクロコンピュータ、9…チューナ。
Claims (2)
- 【請求項1】 電圧制御発振器と、基準信号を分周した
信号と前記電圧制御発振器の発振信号を分周した信号と
を比較する位相比較器とを備えた周波数ディジタルシン
セサイザーチューナ部を有する電子機器装置において、
前記電圧制御発振器の制御電圧のアップ/ダウン信号を
作成するカウンタ部と、該カウンタ部のカウンタ出力を
もとにパルス幅変調信号を作成する比較器とを備えたこ
とを特徴とする周波数ディジタルシンセサイザー方式の
テレビジョン受像機。 - 【請求項2】 電圧制御発振器と、基準信号を分周した
信号と前記電圧制御発振器の発振信号を分周した信号と
を比較する位相比較器とを備えた周波数ディジタルシン
セサイザーチューナ部を有する電子機器装置において、
前記電圧制御発振器の制御電圧を前記電子機器装置のそ
の他の回路の基準電圧を昇降圧するための昇降圧回路を
備えたことを特徴とする周波数ディジタルシンセサイザ
ー方式のテレビジョン受像機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05128153A JP3086358B2 (ja) | 1993-04-30 | 1993-04-30 | 周波数ディジタルシンセサイザー方式のテレビジョン受像機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05128153A JP3086358B2 (ja) | 1993-04-30 | 1993-04-30 | 周波数ディジタルシンセサイザー方式のテレビジョン受像機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06319087A true JPH06319087A (ja) | 1994-11-15 |
JP3086358B2 JP3086358B2 (ja) | 2000-09-11 |
Family
ID=14977698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05128153A Expired - Fee Related JP3086358B2 (ja) | 1993-04-30 | 1993-04-30 | 周波数ディジタルシンセサイザー方式のテレビジョン受像機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3086358B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7079196B2 (en) | 2002-08-07 | 2006-07-18 | Alps Electric Co., Ltd. | Television tuner which operates at low voltage |
US7227595B2 (en) | 2003-08-08 | 2007-06-05 | Funai Electric Co., Ltd. | Liquid crystal television receiver |
-
1993
- 1993-04-30 JP JP05128153A patent/JP3086358B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7079196B2 (en) | 2002-08-07 | 2006-07-18 | Alps Electric Co., Ltd. | Television tuner which operates at low voltage |
US7227595B2 (en) | 2003-08-08 | 2007-06-05 | Funai Electric Co., Ltd. | Liquid crystal television receiver |
Also Published As
Publication number | Publication date |
---|---|
JP3086358B2 (ja) | 2000-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101220800B1 (ko) | 전류 모드 제어형 스위칭 조절기 및 그 동작 제어 방법 | |
KR101243595B1 (ko) | 다출력 전원 장치 | |
US6348780B1 (en) | Frequency control of hysteretic power converter by adjusting hystersis levels | |
US5729448A (en) | Low cost highly manufacturable DC-to-DC power converter | |
US7777467B2 (en) | Voltage rising/falling type switching regulator and operation control method thereof | |
US5905369A (en) | Variable frequency switching of synchronized interleaved switching converters | |
US5436550A (en) | AC-DC converter having saw-tooth wave generating circuit in active filter | |
KR100281862B1 (ko) | 전기 2중층 콘덴서를 사용하는 이차 전지 유니트 | |
US10770963B2 (en) | DC-DC converter having a switch on-time control loop with a switched-capacitor circuit for error-based adjustment | |
CN109962615B (zh) | 用于不带输出电压偏移的零esr输出电容器的稳定的接通时间开关调制器 | |
JP2008312359A (ja) | スイッチング電源装置、並びにレギュレーション回路 | |
JP3687528B2 (ja) | 電源装置及び放電灯点灯装置 | |
US7239118B2 (en) | DC regulator with pulse period modulation | |
JP2011087394A (ja) | スイッチング素子駆動用制御回路およびスイッチング電源装置 | |
CN111884507A (zh) | 一种用于功率变换器的控制电路及其控制方法 | |
US7227344B2 (en) | Switching DC-DC converter with improved stabilization | |
EP1087506A2 (en) | Frequency control of switch-mode power supply | |
EP1626487B1 (en) | Pulse generator | |
JPH06319087A (ja) | 周波数ディジタルシンセサイザー方式のテレビジョン受像機 | |
US6166925A (en) | High voltage step down DC converter | |
JP2003125582A (ja) | 電源装置 | |
JP2003088105A (ja) | スイッチングレギュレータ | |
JP7339859B2 (ja) | スイッチング制御回路 | |
WO2002039570A1 (en) | Switching mode power supply | |
JPH0923640A (ja) | Dc/dcコンバータのパルス幅変調回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20070707 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080707 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090707 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100707 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20110707 |
|
LAPS | Cancellation because of no payment of annual fees |