JPS63173467A - 水平同期信号ブランキングパルス発生器 - Google Patents
水平同期信号ブランキングパルス発生器Info
- Publication number
- JPS63173467A JPS63173467A JP571687A JP571687A JPS63173467A JP S63173467 A JPS63173467 A JP S63173467A JP 571687 A JP571687 A JP 571687A JP 571687 A JP571687 A JP 571687A JP S63173467 A JPS63173467 A JP S63173467A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- horizontal
- blanking pulse
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007493 shaping process Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 abstract description 4
- 230000000903 blocking effect Effects 0.000 abstract 1
- 238000000926 separation method Methods 0.000 description 13
- 230000010355 oscillation Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、テレビジョン信号受像回路における水平同
期信号ブランキングパルス発生器に関するものである。
期信号ブランキングパルス発生器に関するものである。
第２図は従来の水平同期信号ブランキングパルス発生器
の一例を示したものであり、図において、１はビデオ信
号入力端子、２はビデオ信号から同期信号を分離する同
期信号分離回路、３は同期信号分離回路２で分離された
同期信号から水平同期信号を分離する水平同期信号分離
回路（以下単に水平分離回路と称す）、４は１／２分周
器、５は位相比較回路６．低域通過フィルタ７、電圧制
御発振回路８及び分周器９で構成された周波数逓倍回路
、１０は周波数逓倍回路５の出力をカウントするカウン
タ回路、１１はカウンタ回路１０のリセット端子、１２
は水平同期信号ブランキングパルス出力端子である。
の一例を示したものであり、図において、１はビデオ信
号入力端子、２はビデオ信号から同期信号を分離する同
期信号分離回路、３は同期信号分離回路２で分離された
同期信号から水平同期信号を分離する水平同期信号分離
回路（以下単に水平分離回路と称す）、４は１／２分周
器、５は位相比較回路６．低域通過フィルタ７、電圧制
御発振回路８及び分周器９で構成された周波数逓倍回路
、１０は周波数逓倍回路５の出力をカウントするカウン
タ回路、１１はカウンタ回路１０のリセット端子、１２
は水平同期信号ブランキングパルス出力端子である。
次に動作について説明する。入力端子１に入力されたビ
デオ信号は同期信号分離回路２で水平同期信号と垂直同
期信号とが混合した同期信号として取出される。更に水
平分離回路３で、この同期信号から水平同期信号（以下
ＨＤと称す）が取出され、１／２分周回路４でデユーテ
ィ５０％の信号にされて位相比較回路６に入力される。
デオ信号は同期信号分離回路２で水平同期信号と垂直同
期信号とが混合した同期信号として取出される。更に水
平分離回路３で、この同期信号から水平同期信号（以下
ＨＤと称す）が取出され、１／２分周回路４でデユーテ
ィ５０％の信号にされて位相比較回路６に入力される。
位相比較回路６においては、この１／２分周回路４の出
力信号と電圧制御発振回路８の発振周波数を分周器９で
分周したものとが比較され、この比較結果に応じた誤差
電圧が出力される。この位相比較回路６から出力される
誤差電圧を低域通過フィルタ７を通すことで誤差電圧が
出力される。
力信号と電圧制御発振回路８の発振周波数を分周器９で
分周したものとが比較され、この比較結果に応じた誤差
電圧が出力される。この位相比較回路６から出力される
誤差電圧を低域通過フィルタ７を通すことで誤差電圧が
出力される。
この位相比較回路６から出力される誤差電圧を低域通過
フィルタ７を通すことで誤差電圧の高周波成分を除去し
、電圧制御発振回路８の制御電圧ＶＣをＤＣレベルに近
付けることで、電圧制御発振回路８の発振周波数ｒ ｖ
ｃｏを安定な状態にする。
フィルタ７を通すことで誤差電圧の高周波成分を除去し
、電圧制御発振回路８の制御電圧ＶＣをＤＣレベルに近
付けることで、電圧制御発振回路８の発振周波数ｒ ｖ
ｃｏを安定な状態にする。
この位相比較回路６．低域通過フィルタ７、電圧制御発
振回路８及び分周器９で構成される周波数逓倍回路５で
、ＨＤと比べて非常に高い周波数、例えば）（Ｄの２０
０倍の周波数かつＨＤに同期した 、パルスを発振さ
せ、そのパルスをカウンタ１０でカウントし、水平同期
信号ブランキングパルスに最適なカウント数で出力状態
を反転させ、水平同期信号ブランキングパルス出力端子
１２にパルスが出力される。この際、リセット端子１１
にＨＤを入力して、ＨＤのフロ７ト・エツジでカウンタ
のカウント数をリセットして水平同期信号ブランキング
パルスがＨＤと同期して出力されるようにしている。
振回路８及び分周器９で構成される周波数逓倍回路５で
、ＨＤと比べて非常に高い周波数、例えば）（Ｄの２０
０倍の周波数かつＨＤに同期した 、パルスを発振さ
せ、そのパルスをカウンタ１０でカウントし、水平同期
信号ブランキングパルスに最適なカウント数で出力状態
を反転させ、水平同期信号ブランキングパルス出力端子
１２にパルスが出力される。この際、リセット端子１１
にＨＤを入力して、ＨＤのフロ７ト・エツジでカウンタ
のカウント数をリセットして水平同期信号ブランキング
パルスがＨＤと同期して出力されるようにしている。
従来の水平同期信号ブランキングパルス発生回路は、周
波数逓倍回路５の内部に電圧制御発振回路８や低域通過
フィルタ７を有す、るため回路を構成する素子が多く、
また上記回路を半導体集積回路化した場合には、外付の
素子が多数必要となるなどの問題点があった。
波数逓倍回路５の内部に電圧制御発振回路８や低域通過
フィルタ７を有す、るため回路を構成する素子が多く、
また上記回路を半導体集積回路化した場合には、外付の
素子が多数必要となるなどの問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、水平同期信号ブランキングパルス発生回路
内に周波数逓倍回路を持たず、回路を構成する素子を少
なくできるとともに、半導体集積回路化した場合には外
付素子が少数で済む水平同期信号ブランキングパルス発
生器を得ることを目的とする。
れたもので、水平同期信号ブランキングパルス発生回路
内に周波数逓倍回路を持たず、回路を構成する素子を少
なくできるとともに、半導体集積回路化した場合には外
付素子が少数で済む水平同期信号ブランキングパルス発
生器を得ることを目的とする。
この発明に係る水平同期信号ブランキングパルス発生器
は、発振器の出力波形あるいは外部から導入された信号
を波形整形し、その波形をカウンタでカウントして水平
同期信号ブランキングパルスを発生するようにしたもの
である。
は、発振器の出力波形あるいは外部から導入された信号
を波形整形し、その波形をカウンタでカウントして水平
同期信号ブランキングパルスを発生するようにしたもの
である。
この発明においては、発振器の出力波形あるいは外部か
ら導入された信号を波形整形した後、それを直接カウン
タでカウントして水平同期信号ブランキングパルスを発
生させるようにしているので、回路内部に周波数逓倍回
路が不要となり、回路を構成する素子数が減少し、また
半導体集積回路化した場合には外付素子が削減できる。
ら導入された信号を波形整形した後、それを直接カウン
タでカウントして水平同期信号ブランキングパルスを発
生させるようにしているので、回路内部に周波数逓倍回
路が不要となり、回路を構成する素子数が減少し、また
半導体集積回路化した場合には外付素子が削減できる。
以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例による水平同期信号ブランキング
パルス発生器を示し、図において、１はビデオ信号入力
端子、２は同期信号分離回路、３は水平同期信号分離回
路、１４は高周波発振器であり、一定周波数の発振波形
を出力するものである。１５は発振器１４の出力波形を
矩形波に変換する波形整形回路（パルス作成手段）、１
０はリセット端子１１を有するカウンタ、１６はカウン
タの入力端子、１３は水平同期信号からカウンタ１０の
リセット信号を作成するリセット・パルス発生回路（リ
セット信号発生回路）、１２は水平同期信号ブランキ５
ングバルス出力端子である。
図は本発明の一実施例による水平同期信号ブランキング
パルス発生器を示し、図において、１はビデオ信号入力
端子、２は同期信号分離回路、３は水平同期信号分離回
路、１４は高周波発振器であり、一定周波数の発振波形
を出力するものである。１５は発振器１４の出力波形を
矩形波に変換する波形整形回路（パルス作成手段）、１
０はリセット端子１１を有するカウンタ、１６はカウン
タの入力端子、１３は水平同期信号からカウンタ１０の
リセット信号を作成するリセット・パルス発生回路（リ
セット信号発生回路）、１２は水平同期信号ブランキ５
ングバルス出力端子である。
次に動作について説明する。ビデオ信号入力端子１に入
力されたビデオ信号は同期信号分離回路２に入力され、
この同期信号分離回路２の出力には、水平同期信号と垂
直同期信号とが混合した信号が得られ、この同期信号は
、さらに水平同期分離回路３に入力され、ここで水平同
期信号（ＨＤ）だけが分離抽出される。そしてこの信号
はリセットパルス発生回路１３に入力され、このリセッ
トパルス発生回路１３で、ＨＤのフロントエツジで“Ｌ
″から＆ Ｈ＃に変わり、かつ“Ｈ″の区間としては、
ＨＤの幅より短いリセットパルスが発生される。
力されたビデオ信号は同期信号分離回路２に入力され、
この同期信号分離回路２の出力には、水平同期信号と垂
直同期信号とが混合した信号が得られ、この同期信号は
、さらに水平同期分離回路３に入力され、ここで水平同
期信号（ＨＤ）だけが分離抽出される。そしてこの信号
はリセットパルス発生回路１３に入力され、このリセッ
トパルス発生回路１３で、ＨＤのフロントエツジで“Ｌ
″から＆ Ｈ＃に変わり、かつ“Ｈ″の区間としては、
ＨＤの幅より短いリセットパルスが発生される。
一方、発振器１４から出力される高周波信号はＨＤとは
同期していない信号であるが、これを波形整形回路１６
に入力し矩形波に波形整形して、その後カウンタ１０に
入力し、水平同期信号ブランキングパルスに最適なカウ
ント数をカウントしてパルスを発生する。ここで、リセ
ットパルス発生回路１３で発生したリセットパルスをカ
ウンタ１０のリセット端子１１に入力することにより、
カウントを始めるタイミングが決定されるようになって
おり、このリセット端子では”Ｈ”の時だけカウント数
を初期状態（カウント数″０”）にする。このようにし
てカウンタ１０のカウントするタイミングを決め、発振
周波数をカウンタ１０でカウントして水平同期信号ブラ
ンキングパルスを出力端子１２に出力する。
同期していない信号であるが、これを波形整形回路１６
に入力し矩形波に波形整形して、その後カウンタ１０に
入力し、水平同期信号ブランキングパルスに最適なカウ
ント数をカウントしてパルスを発生する。ここで、リセ
ットパルス発生回路１３で発生したリセットパルスをカ
ウンタ１０のリセット端子１１に入力することにより、
カウントを始めるタイミングが決定されるようになって
おり、このリセット端子では”Ｈ”の時だけカウント数
を初期状態（カウント数″０”）にする。このようにし
てカウンタ１０のカウントするタイミングを決め、発振
周波数をカウンタ１０でカウントして水平同期信号ブラ
ンキングパルスを出力端子１２に出力する。
このように、本実施例では発振器１４の発振周波数を利
用してブランキングパルスを発生するようにしたため、
従来のように回路内部に周波数逓倍回路を必要とせず、
また本実施例回路を半導体集積回路化した場合、外付素
子が少数で済み、構成素子も減少できるため、回路を安
価に構成することができる。
用してブランキングパルスを発生するようにしたため、
従来のように回路内部に周波数逓倍回路を必要とせず、
また本実施例回路を半導体集積回路化した場合、外付素
子が少数で済み、構成素子も減少できるため、回路を安
価に構成することができる。
なお、上記実施例では内部に発振器を固有に持っていた
が、特に発振器を内部に有する必要はなく、テレビジョ
ン電波の色副搬送波等、安定した高周波信号を外部から
取り入れられる場合は、高周波信号の入力端子のみであ
ってもよく、上記実施例と同様の効果を奏する。
が、特に発振器を内部に有する必要はなく、テレビジョ
ン電波の色副搬送波等、安定した高周波信号を外部から
取り入れられる場合は、高周波信号の入力端子のみであ
ってもよく、上記実施例と同様の効果を奏する。
以上のように、この発明に係る水平同期信号ブランキン
グパルス発生器によれば、水平同期信号から作成したリ
セット信号を、リセット端子を有するカウンタに入力し
、該水平同期信号と同期していない発振器からの出力信
号をカウンタでカウントして水平同期信号ブランキング
パルスを作成するようにしたので、回路内に周波数逓倍
回路を必要とせず、回路規模が小さくなり、しかも本回
路を半導体集積回路化した場合、外付の素子が少数で済
むため、コスト低減に寄与することができるという効果
がある。
グパルス発生器によれば、水平同期信号から作成したリ
セット信号を、リセット端子を有するカウンタに入力し
、該水平同期信号と同期していない発振器からの出力信
号をカウンタでカウントして水平同期信号ブランキング
パルスを作成するようにしたので、回路内に周波数逓倍
回路を必要とせず、回路規模が小さくなり、しかも本回
路を半導体集積回路化した場合、外付の素子が少数で済
むため、コスト低減に寄与することができるという効果
がある。
第１図は本発明の一実施例による水平同期信号ブランキ
ングパルス発生器を示すブロック図、第２図は従来の水
平同期信号ブランキングパルス発生器のブロック図であ
る。 図において、１はビデオ信号入力端子、２は同期信号分
離回路、３は水平同期信号分離回路、１３はリセット・
パルス発生回路（リセット信号発生回路）、１０はカウ
ンタ、１１はカウンタのリセット端子、１６はカウンタ
の入力端子、１４は発振器、１５は波形整形回路（パル
ス作成手段）である。 なお図中同一符号は同−又は相当部分を示す。
ングパルス発生器を示すブロック図、第２図は従来の水
平同期信号ブランキングパルス発生器のブロック図であ
る。 図において、１はビデオ信号入力端子、２は同期信号分
離回路、３は水平同期信号分離回路、１３はリセット・
パルス発生回路（リセット信号発生回路）、１０はカウ
ンタ、１１はカウンタのリセット端子、１６はカウンタ
の入力端子、１４は発振器、１５は波形整形回路（パル
ス作成手段）である。 なお図中同一符号は同−又は相当部分を示す。
Claims (6)
- （１）ビデオ信号から水平同期信号を消去するためのブ
ランキングパルスを発生する水平同期信号ブランキング
パルス発生器において、 水平同期信号からリセット信号を作成するリセット信号
発生回路と、 内部あるいは外部に設けられた発振器から出力される信
号あるいは外部から導入された信号からパルスを作成す
るパルス作成手段と、 上記リセット信号が入力されるリセット端子を有し、上
記パルス作成手段からのパルスをカウントして水平同期
信号ブランキングパルスを発生するカウンタとを備えた
ことを特徴とする水平同期信号ブランキングパルス発生
器。 - （２）上記リセット信号発生回路は、 上記水平同期信号のフロントエッジに同期して立上り、
該水平同期信号より“Ｈ”期間が短いリセット信号を作
成するものであることを特徴とする特許請求の範囲第１
項記載の水平同期信号ブランキングパルス発生器。 - （３）上記外部から導入される信号は、 テレジビョン電波の色副搬送波であることを特徴とする
特許請求の範囲第１項記載の水平同期信号ブランキング
パルス発生器。 - （４）上記発振器から出力される信号は、 その周波数が安定なものであることを特徴とする特許請
求の範囲第１項記載の水平同期信号ブランキングパルス
発生器。 - （５）上記パルス作成手段は、 波形整形回路であることを特徴とする特許請求の範囲第
１項記載の水平同期信号ブランキングパルス発生器。 - （６）上記各回路は、 同一基板上に半導体集積回路として形成されていること
を特徴とする特許請求の範囲第１項記載の水平同期信号
ブランキングパルス発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62005716A JPH0646782B2 (ja) | 1987-01-12 | 1987-01-12 | 水平同期信号ブランキングパルス発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62005716A JPH0646782B2 (ja) | 1987-01-12 | 1987-01-12 | 水平同期信号ブランキングパルス発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63173467A true JPS63173467A (ja) | 1988-07-18 |
| JPH0646782B2 JPH0646782B2 (ja) | 1994-06-15 |
Family
ID=11618839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62005716A Expired - Fee Related JPH0646782B2 (ja) | 1987-01-12 | 1987-01-12 | 水平同期信号ブランキングパルス発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646782B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63219273A (ja) * | 1987-03-07 | 1988-09-12 | Sony Corp | ブランキング回路 |
| JPH0248862A (ja) * | 1988-08-10 | 1990-02-19 | Sony Corp | テレビジョン受像機のブランキング回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0523668A (ja) * | 1991-07-18 | 1993-02-02 | Koji Hirota | 活性水製造方法およびその活性水製造装置 |
-
1987
- 1987-01-12 JP JP62005716A patent/JPH0646782B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0523668A (ja) * | 1991-07-18 | 1993-02-02 | Koji Hirota | 活性水製造方法およびその活性水製造装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63219273A (ja) * | 1987-03-07 | 1988-09-12 | Sony Corp | ブランキング回路 |
| JPH0248862A (ja) * | 1988-08-10 | 1990-02-19 | Sony Corp | テレビジョン受像機のブランキング回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646782B2 (ja) | 1994-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4500909A (en) | Synchronizing signal generating apparatus | |
| KR100214770B1 (ko) | 비디오 처리용 디스플레이 동기 타이밍 신호 발생 시스템 | |
| JPS6033031B2 (ja) | Ｐａｌ方式の同期信号発生器 | |
| JPS63173467A (ja) | 水平同期信号ブランキングパルス発生器 | |
| JPH0523668B2 (ja) | ||
| JP2794693B2 (ja) | 水平偏向回路 | |
| JP2743428B2 (ja) | バーストゲートパルス発生回路 | |
| KR100219516B1 (ko) | 수평 동기 신호용 위상 동기 루프 | |
| JPH10285427A (ja) | 垂直同期回路 | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JPH07336211A (ja) | クロック信号生成回路 | |
| KR920001109B1 (ko) | Vdp정지신호 검출회로 | |
| KR0150973B1 (ko) | 전압제어발진기의 발진주파수 제어장치 | |
| JPS581006Y2 (ja) | 同期回路 | |
| JPS584352Y2 (ja) | 垂直同期回路 | |
| JPH04319869A (ja) | 位相同期回路 | |
| JPH0379189A (ja) | Ｈクリアパルス発生装置 | |
| JPS60250780A (ja) | 水平同期回路 | |
| JPH04326867A (ja) | 位相同期回路 | |
| JPS59149465A (ja) | 垂直同期回路 | |
| JPS6310974A (ja) | 垂直同期回路 | |
| JPH0521389B2 (ja) | ||
| JPS6247389B2 (ja) | ||
| JPH01276972A (ja) | 水平同期回路 | |
| JPS60232786A (ja) | 特殊効果波形発生器における同期パルス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |