JP3520082B2 - ビデオ処理のための表示ロックされたタイミング信号 - Google Patents

Description

【発明の詳細な説明】 この発明は、ビデオ処理用の、たとえばビデオスピー
ドアップ回路および／または一般にデジタル処理用の高
精度のタイミング信号を生成するシステムに関するもの
である。これらのタイミング信号は、互いに同一周波数
であっても或いは異なる周波数であっても、たとえばf_H
とその整数（ｎ）倍であるnf_Hであってもよい。これら
のタイミング信号は、それぞれ、到来ビデオ信号と、お
よびたとえば水平偏向回路の出力信号から抽出した信号
たとえば水平偏向電流から取出した信号と、同期化する
ことができる。

テレビジョン装置では、ラスタ走査発生回路が表示さ
れているビデオ信号と同期していることが必要である。
たとえば、標準NTSCビデオ信号は、飛越し形の連続フィ
ールドにより表示され、その各フィールドはほぼ15734H
zの基本すなわち水平走査周波数のラスタ走査動作によ
って生成されるものである。

ビデオ信号に関するこの基本走査周波数は、f_H、1f_H
および1Hという様に種々変わった名称で表わされる。1f
_H信号の実際の周波数はビデオ標準方式が変われば変わ
ったものとなる。テレビジョン装置の画像の品質を改善
しようとする研究結果として、ビデオ信号を順次に非飛
越し形式で表示するためのシステムが開発された。順次
走査には、飛越し走査方式における２つのフィールドの
１つを走査するために割当てられた期間と同一期間で各
表示フレームを走査することを必要とする。従って、そ
の水平走査周波数は飛越し型ビデオ信号の水平走査周波
数の２倍でなければならない。この様な順次走査型表示
のための走査周波数は、2f_Hおよび2Hという風に種々異
なった呼び方をされる。たとえば、アメリカ合衆国の標
準によれば2f_H走査周波数は約31.468Hzである。不特定
の倍数周波数は、たとえばｎを１より大きな整数とした
ときnf_Hと呼ばれる。

順次走査システムにおいて、たとえばビデオ処理およ
び偏向システムで遭遇する可能性のある問題は、或る形
のビデオ処理は1f_Hの到来飛越し型ビデオ信号について
行わねばならず、また一方他のビデオ処理を上記よりも
速い順次走査周波数たとえば2f_Hの表示ビデオ信号につ
いて行わねばならないことである。1f_Hおよび2f_Hのタイ
ミング信号の双方を供給せねばならない。たとえば、デ
ジタルテレビジョン受像機またはビデオレコーダでは、
到来ビデオ信号が処理のためにデジタル化される。この
変換後、この到来ビデオは、たとえばシフトレジスタお
よび／またはバッファのような記憶手段中に、1f_H周波
数で書込まれる。しかし、ビデオ出力信号は、それより
も速い速度たとえば2f_Hで、この記憶手段から読出さね
ばならない。ブランキング信号は、絶対必要な2f_Hタイ
ミング信号のまた別の例である。ビデオ処理に使用され
るこれらのタイミング信号は、相互に同期がとれている
だけでなく、到来ビデオ信号と、およびビデオ掃引の開
始とも同期していなくてはならない。ビデオ／ラスタの
位相とタイミング信号との間に適正な同期関係に問題が
あると、生成される画像に、たとえば中心ずれとかスプ
リットラスタを生ずるとかの、歪を生じる可能性があ
る。通常、ビデオ情報は、第１のまたは基本水平走査周
波数たとえば1f_Hで、１時に１線ずつテレビジョン装置
によって受信される。順次走査システムでは、このビデ
オ情報は、たとえば2f_H周波数で表示されるに先立って
１時に１本またはそれ以上の線が記憶される。時には、
各線は１回以上読出しまたは表示される。時々、順次連
続する線または線のセット中の情報は、たとえば補間に
よる合成処理をされる。何れの場合でも、多数のビデオ
情報線がより速い速度たとえば2f_Hで表示されねばなら
ない。

従って、順次走査型テレビジョン受像機では飛越し−
順次走査変換回路に使用するための1f_Hと2f_Hの両タイミ
ング信号を発生させることが必要である。更に、この2f
_H信号は、時には1f_Hリップルまたはジッタと呼ばれる、
その周期に対する1f_H変調成分が最小であることが非常
に重要である。その上、1f_Hと2f_Hの両タイミング信号を
同じクロック発振器から取出せれば、非常に便利であ
る。従来は、その様な両タイミング信号の発生には線ロ
ッククロックまたは発振器が用いられていた。線ロック
とは、発振器またはクロックが到来飛越し型ビデオ信号
の水平同期パルスに同期化されている、すなわちロック
されている動作状態を意味するものと一般に理解されて
いる。ビデオスピードアップ回路の無い場合の或る種の
ジッタ状態が起こると、1f_Hシステムにおいてさえ、ビ
デオ処理を制御するための普通の線ロッククロックを構
成しても、ビデオ線の開始点と水平トレースの開始点が
不一致となる可能性がある。しかし、もし2f_H偏向回路
が直接にではなく他の信号源、たとえば到来ビデオ信号
の水平同期成分によってビデオ信号に同期化されてお
り、またその偏向回路における1f_Hリップルが無視でき
るものであれば、1f_Hと2f_Hのタイミング信号を発生する
ためのマスタクロック発振器は、1f_Hおよび2f_Hの両タイ
ミング信号に1f_Hリップル成分を導入することなしに2f_H
偏向回路にロックすることができる。同じ様に、順次走
査を行わない1f_Hシステムでは、たとえばビデオ信号の
デジタル処理を必要とするような或る種のビデオ特徴
を、ビデオ処理回路が持つことがある。その様なビデオ
処理回路は、テレビジョンまたはモニタのスクリーン上
へメモリから読出すに先立って、ビデオ信号をメモリへ
書込んで一時的に記憶させることを要することがある。
その場合には、ビデオ線は到来ビデオ信号に同期してメ
モリ中に書込まねばならぬが、メモリからそのビデオ線
を読出すには水平偏向回路に同期して読出さねばならな
い。普通の線ロッククロックが到来ビデオ信号に同調さ
れると、たとえばビーム電流のローディング変動に起因
するリトレースパルスの位相変動という様な偏向回路中
の種々のジッタ状態が、各水平トレースの開始点と走査
されるビデオ線の開始点との整合すなわち時間的一致を
妨げる可能性がある。

この発明の一つの特徴として、新しい種類のマスタク
ロックが定義され、すなわちこれは、たとえば、水平偏
向電流またはそれから取出される信号という様な水平偏
向回路の出力信号である出力表示制御信号にロックされ
るクロックである。以下、この様なクロックを表示ロッ
ク型クロックまたは表示ロック型発振器と名付けて、普
通の線ロッククロックまたは線ロック発振器と区別す
る。表示ロック型のクロックまたは発振器は、ビデオト
レースの開始点をビデオ信号の水平同期パルスに高信頼
度をもってロックできないような、如何なるシステムに
も使用することができる。陰極線管とそれに対応した水
平偏向システムを使用する表示システムにおいては、走
査ロック型という語を用いることも適切である。

従って、この発明の一特徴は、水平走査信号が到来ビ
デオ信号の水平同期成分に常に信頼性をもってロックで
きるとは限らないテレビジョン装置用のタイミング信号
を発生するシステムを提供することである。この様なシ
ステムは、到来ビデオ信号の水平同期成分を受入れて、
この水平同期成分と同期した補正済み同期信号を発生す
る回路を持っている。水平偏向回路は、この補正済み同
期信号に同期化して走査同期信号を発生する。この水平
偏向回路には位相ロックループが同期化されている。こ
の位相ロックループは、クロック信号を発生するための
可制御周波数発振器、位相検波器、この位相検波器に応
じて発振器に対する制御信号を生成するフィルタを具え
ている。位相検波器はクロック信号を受入れるように結
合された一方の入力と、水平偏向回路で発生したクロッ
ク同期信号を受入れるように結合された他方の入力とを
持っている。デコーディング回路は、このクロック信号
に応動して、水平同期成分と中間同期信号にそれぞれ同
期化された第１および第２のタイミング信号を発生す
る。ビデオ信号用のビデオ処理回路がこの第１および第
２のタイミング信号に応動する。クロック同期信号は走
査同期信号または水平偏向電流に関係を持つものであ
る。具体的には、クロック同期信号は水平リトレースパ
ルスによって形成することができる。

この発明のまた別の特徴は、順次走査システム用の表
示ロック型発振器を提供することであり、この表示ロッ
ク型発振器は水平偏向回路の出力信号またはそれから抽
出した信号に同期しており、到来ビデオ信号の水平同期
成分の周波数またはその倍数の周波数（以下、倍数周波
数という）、たとえば1f_Hと2f_H、のタイミング信号を発
生するもので、しかもこのタイミング信号は、1f_Hのリ
ップルをほとんど含んでいないが含んでいたとしても無
視できる程度である。この発明の上記特徴によれば、ク
ロック発振器を同期化すべき、この図示例では、実質的
に1f_Hのリップルを含んでいない2f_H周波数の信号の適当
な信号源を設けるだけで、またはその様な信号源が得ら
れる状態があるだけで、マスタ表示ロック型発振器を構
成することができる。上記の様な1f_Hのリップルを含ま
ぬ2f_Hのタイミング信号の信号源は本出願人による1990
年３月26日出願の米国特許出願第499249号明細書（特願
平３−87449号公報対応）に記述されている。この米国
特許出願で指摘した様に、1f_Hのビデオ信号の水平同期
成分から取出した1f_Hタイミング信号から2f_Hタイミング
信号を発生する場合に遭遇する一つの問題は、倍数周波
数タイミング信号の、基本周波数のタイミング信号の周
期内における対称性または安定性を充分正確に保つこと
である。倍数周波数信号の周期は基本周波数の信号に起
因するジッタによって変動する。もしも、たとえば2f_H
タイミング信号の対称性がどの1f_H周期内で高精度でな
かったとしても、2f_Hトレースはラスタ中の１本おきの
線上の相異なる時点で開始されることになる。そのため
にスプリットラスタ効果が生じ、そうなるとラスタは、
右側へずれた第１画像部分を形成する１本おきの走査線
の第１組と左側へずれた第２画像部分を形成する１本お
きの走査線の第２組とを持つ形となる。隣接するトレー
ス期間中に流れるピーク・ピーク間ヨーク電流が異なる
ために、隣接するリトレースパルスの振幅は異なったも
のとなる。隣接するトレース期間中に流れるピーク・ピ
ーク間ヨーク電流が異なるのは、隣接するトレース期間
の長さが異なるからである。隣接線間の走査の違いの量
は、上記期間の長さの差の大きさと偏向回路の全エネル
ギ回復効率とによって決まる。隣接するトレース期間相
互の時間差が僅か100ナノ秒程度でも、ラスタのスプリ
ット量は許容できなものとなる。

たとえば1f_Hの第１同期信号の非対称性は、２つの位
置ロックループを持ちかつビデオスピードアップ・シス
テムの一部をなす、水平偏向システムの周期回路中に使
用されている第１位相ロックループ中に導入される可能
性がある。この非対称性は、或る種の集積回路にも付帯
している。第１位相ロックループ用の周波数1f_Hの帰還
信号を取出す元である1f_Hのリトレース信号が存在しな
いと、基本的な周波数のタイミング信号を位相ロックル
ープ中の位相比較器に対する帰還信号として使用するこ
とが必要となる。これによって基本的な周波数のリップ
ルが導入されて、非対称性を生ずることになる可能性が
ある。

同期信号またはタイミング信号の周期的な乱れによっ
て非対称性が生ずるような倍数走査周波数でビデオ信号
を表示するのに使用する正確な同期回路を持つ水平偏向
システムに、上記米国出願中に開示されている解決法を
使用することができる。そのシステムでは、第１位相ロ
ックループによって、ビデオ信号中の水平同期成分に一
致する第１の水平同期周波数で第１タイミング信号が発
生する。変換回路はこの第１タイミング信号から、第１
周波数の倍数である第２周波数を有しかつ第１周波数に
相当する率で周波数が変動を生ずる可能性のある第２タ
イミング信号を取出す。第２位相ロックループは、第２
タイミング信号と第２周波数の帰還信号を受入れ、また
第２周波数で平坦な水平同期信号を発生する電圧制御発
振器を含んでいる。この第２位相ロックループは、この
電圧制御発振器が第２タイミング信号の変動速度と同様
な速さで周波数を変化させることを阻止するような特性
ループ応答を持っている。水平出力偏向段は、第２の周
波数たとえば2f_Hの同期水平走査のために第２位相ロッ
クループに結合されている。この２つの位相ロックルー
プは、信号周波数変換器または逓倍器と共にタンデム構
成されている。第１位相ロックループによって発生する
タイミング信号の対称性または上記変換器から取出され
る倍数周波数タイミング信号の対称性を補正するには、
上記以外の信号処理回路は必要としない。

この発明のこの特徴によれば、順次走査型テレビジョ
ン受像機用のタイミング信号を発生するシステムは、水
平走査周波数の水平同期成分を有するビデオ信号を受入
れ、かつこの水平同期成分の倍数周波数の中間同期信号
を発生する回路を具えている。水平偏向回路は、その中
間同期信号と同期した、倍数周波数の走査同期信号を発
生する。発振器は、この走査同期信号と同期してクロッ
ク信号を発生する。多段カウンタがこのクロック信号を
分周して複数のデコード可能な出力を生成する。デコー
ディング回路は、水平同期成分の周波数と、その倍数周
波数との両タイミング信号をこのカウンタ段の出力から
発生させる。

順次走査システムは、基本周波数すなわち1f_Hのリト
レースパルスが無いことに起因して、上記とは別の問題
が生ずる可能性もある。倍数周波数走査はビデオ信号中
のビデオ線期間よりも多数のフライバックパルスを生成
する。たとえば、完全なビデオ線を受入れたときその各
完全なビデオ線を記憶すべき書込み回路は、もしも各ビ
デオ線期間の開始点で発生するフライバックパルスでな
く間違ったフライバックパルスに同期してしまうと、ビ
デオ情報の１本の線の終りと次の線の始めとを記憶する
ことになる。たとえば、1f_Hから2f_Hへの変換の場合に
は、2f_H水平偏向回路は1f_H水平偏向回路が発生するフラ
イバックパルスの２倍の数のフライバックパルスを発生
する。そこでマスタビデオクロック発振器から取出され
る1f_Hタイミング信号のタイミングに不明確さが生じ
る。その理由は、2f_Hの割合で生ずるフライバックパル
スのうち、どれが1f_Hビデオ線期間の開始点近くで発生
し、どちらがビデオ線期間の中央付近で生ずるか、判ら
ないからである。

この不明確さを解決して表示ロック型クロック発振器
から取出したタイミング信号に頼ることができるように
することも、この発明の別の特徴である。この特徴に従
って、カウンタとデコーディング回路に結合された回路
が、ビデオ信号中のビデオ線期間の開始にクロック信号
の或るパルスを関連付ける。このパルス関連付け回路は
デコーディング回路の一部を形成するものと考えること
もできる。第１の実施例では、水平同期成分の周波数を
有しかつこの水平同期成分にロックされた駆動信号が、
たとえばＤ型フリップ／フロップによって倍数周波数の
クロック信号でサンプルされる。このフリップ／フロッ
プの出力は、基本周波数の駆動信号の連続する半周期ご
とに高（H1）と低（L0）デジタルレベルの間で交番す
る。この出力は、水平同期成分の周波数をもつタイミン
グ信号をデコードする場合の最上位ビットとして使用で
きる。また別の実施例では、クロック信号と多段カウン
タの出力に応動する、たとえば同期カウンタのような２
分周カウンタを、上記の最上位ビットとして使用する出
力を生成するために使用することができる。水平同期成
分の周波数をもつ駆動信号の各パルスの前縁を検出して
このカウンタをリセットするのに使用する。多くの場
合、このやり方を採るとすれば、回路の各動作期間に１
回だけカウンタをリセットすることが必要となる。

第１図は1f_Hの飛越し型ビデオ信号を2f_Hの順次走査用
に変換するために使用する、この発明の一特徴による表
示ロック型クロック発振器を有する水平偏向システムの
ブロック図である。

第２図は第１図のブロック図の一部をより詳細に示す
回路図である。

第３図は表示ロック型発振器と第１デコーディング回
路のブロック図である。

第４（ａ）図、第４（ｂ）図、第４（ｃ）図および第
４（ｄ）図は第３図に示した発振器と第１デコーディン
グ回路の動作説明に有用なタイミング図である。

第５図は表示ロック型発振器と第２デコーディング回
路のブロック図である。

第６（ａ）図、第６（ｂ）図および第６（ｃ）図は第
５図に示す発振器と第２デコーディング回路の動作説明
に有用なタイミング図である。

第１図には、1f_Hビデオ信号の2f_H順次走査を行うため
の水平偏向システムが全体として符号10で、ブロック図
形式で示されている。１−チップ12が位相ロックループ
を構成するために使用されており、この位相ロックルー
プは、出力として定格周波数1f_Hの第１タイミング信号
を発生する。たとえば産業用TA8360型の１−チップに、
同期分離器14、位相比較器16および電圧制御発振器（VC
O）20が組込まれている。線11に現れる1f_Hビデオ信号が
同期分離器14に対する入力となっている。同期分離器14
は、線21に垂直同期パルスを、線13に1f_Hの水平同期パ
ルスを出力する。線13上の1f_H水平同期信号は位相比較
器16の一方の入力となる。位相比較器16の出力は線15に
生じ、低域通過フィルタ（LPF）18に対する誤差制御信
号入力となる。たとえば、このTA8360の低域通過フィル
タ18の周波数特性は主として外付タイミング素子によっ
て決まる。従って、ブロック18は破線で描いてある。そ
の外付素子は、10μｆのキャパシタと、そのキャパシタ
と大地間に接続された3KΩの抵抗とを含む直列Ｒ−Ｃ回
路網とすることができる。電圧制御発振器20は、セラミ
ック共振回路またはＬ−Ｃ共振回路24に応じて、32f_Hの
周波数で動作する。線19上に発生する定格32f_Hのタイミ
ング信号は32分周回路22の入力である。32分周回路22の
出力は線23上に現れる1f_Hの駆動信号である。この1f_H信
号は線25に供給され、位相比較器16の他方の入力とな
る。位相比較器16は、1f_Hリップルで不要に変化を与え
られる上記32f_HVCOに対する誤差制御信号を生成する。
位相比較器16に帰還される1f_Hパルスの幅が広すぎる場
合には、たとえば直列結合されるキャパシタ26によって
そのパルス幅が狭ばめられる。共振回路24の32f_Hの出力
はまた線27を介してこの１−チップの外部に取出され
る。

1f_Hから2f_Hへの周波数変換回路30には、線23を介して
上記第１位相ロックループの1f_H出力タイミング信号が
供給され、また線27によって共振回路24が結合されてい
る。回路30は、線35上に出力としてタイミング信号2f_H
−REFを発生する。線27に生じる共振回路24の32f_H出力
は16分周カウンタ32のクロック入力に供給される。32f_H
信号を16分周すると2f_H信号になる。クロック周波数と
分周係数を適当に組合せて利用すれば基本水平走査周波
数の上記以外の倍数周波数を作り出すことができる。線
23上の1f_Hタイミング信号はカウンタ32のプリセット入
力に結合される。16分周カウンタ32は４ビットカウンタ
とすることができる。線33上に生ずるカウンタ32の2f_H
の出力信号はパルス幅回路34に対する入力であり、その
回路34の出力は2f_H−REF信号として線35に生じる。パル
ス幅回路34は、線35に現れる未補正の2f_H−REFタイミン
グ信号中のパルス幅が、確実に、第２位相ロックループ
40内の位相比較器の適正動作を保証するに足るものであ
るようにする。

2f_HREF信号は、1f_H信号の初めのデューティサイクル
が50％の範囲においてのみ対称的である。32f_HVCOに対
する誤差制御電圧についての1f_Hリップルの作用は50％
のデューティサイクルのずれである。この誤差制御電圧
は各1f_H周期中に周期的に低下する。従って、32f_HVCOの
出力周波数f_VCOは各1f_H周期中に周期的に低下する。こ
の周波数が低下するにつれて32f_HVCOからの後続する各
出力パルスはより低い周波数となる。この周波数が低下
するとそれに伴ってパルス幅1/f_VCOは増大する。分周回
路32は、32f_HVCOの32個の出力パルス周期をもつ1f_H信号
の周波数を、その周期を分割する、すなわち２つの16パ
ルス周期に分割することによって、２倍にする。しか
し、周期的に増大するパルス幅のために、第１の16個の
パルスの総合幅は次の16個のパルスの総合パルス幅より
も狭くなる。連続する16個のパルスの組の持続時間が等
しくないと、デジタル分周器が正確であっても、1f_H信
号の１周期内における2f_H−REFタイミング信号は対称的
でなくなる。この非対称性はリトレースパルスの振幅を
互違いにしてラスタスプリッティングを生じさせる可能
性がある。このデジタル回路によって発生した2f_H−REF
信号は、従って、更に処理を加える必要のある未補正信
号として処理しなければならない。またその様な未補正
信号は、順次ビデオ走査回路用の1f_Hおよび2f_Hタイミン
グ信号を発生するための基準としては不適切である。

2f_HREF信号は第２位相ロックループ40によって更に処
理される。第２位相ロックループ40は、位相比較器42、
低域通過フィルタ（LPF）44および電圧制御発振器（VC
O）46を具えている。位相ロックループ40は産業用CA139
1型として構成されている。線43に生じ低域通過フィル
タ44で変形された位相比較器42の誤差出力信号は、2f_H
の周波数で動作し2f_HVCOと呼ぶ電圧制御発振器46の制御
入力である。この発振器の動作周波数とCA1391回路中の
低域通過フィルタの周波数応答は、主として外部タイミ
ング素子によって決定される。従って、低域通過フィル
タ44は破線で示してある。低域通過フィルタ44の周波数
特性は、たとえば第２図の1.5μｆのキャパシタC53と2K
Ωの抵抗R68より成る外部直列Ｒ−Ｃ回路網によって決
定される。電圧制御発振器46の出力は線47上に発生し、
補正済2f_H走査同期信号として水平出力回路50に供給さ
れる。線51上の水平出力回路50の出力は2f_Hリトレース
パルスの形の2f_H信号を供給する。この2f_Hリトレースパ
ルスはランプ発生器52に対する一方の入力である。線53
上に生じるランプ発生器52の出力は、キャパシタ56を介
して位相比較器42の前記とは異なる入力にAC結合され
る。手動制御回路54は、線55上に出力を発生して、ラン
プ発生器52を調整することにより2f_Hリトレースパルス
の位相遅れを調整する。

第１図に示されたブロック図の一部分の回路の詳細が
第２図に示されている。型式CA1391回路である位相ロッ
クループ40は、電圧制御発振器46、位相比較器42、プリ
ドライバ84、位相検波器出力ドライバ86およびV_CC電圧
調整器87を持っている。発振器46は、周波数制御用の端
子７を有するRC型である。端子７と大地間には外部キャ
パシタC51が接続されていて、端子６と７間に結合され
た外部抵抗R62を介して充電される。端子７の電圧が内
部電位バイアスを超えるとキャパシタC51は内部抵抗を
通して放電する。この導通によって駆動パルスが発生
し、このパルスは上記キャパシタが充分に放電したとき
に終了する。端子３に生じた負方向の同期パルスは、水
平フライバックパルスまたはリトレースパルスから取出
されて端子４に現れる鋸歯波と位相比較される。この同
期信号と鋸歯波との間に位相差が無ければ端子５には正
味出力電流は流れない。位相オフセットが発生すると端
子５には電流が流入または流出して周波数を補正する。
プリドライバ84のデューティサイクルまたはマークスペ
ース比は端子８の電位をセットすることによって調整で
きる。第２図の回路では、抵抗R63とR64から成る分圧器
によってマークスペース比が決定される。抵抗R72を介
して端子７に結合されたポテンシオメータR37は発振器4
6の周波数を手動調節するのに使用することができる。

ランプ発生回路70はトランジスタQ4、抵抗R55、およ
びキャパシタC50で構成されている。キャパシタC50の端
子間に生じたランプ信号はキャパシタC56を介して端子
４に結合されている。トランジスタQ2とポテンシオメー
タR20は手動動作可能な遅延回路72を構成し、ランプキ
ャパシタを充電するに必要な電流を変化させる。キャパ
シタC50を充電するに要する時間の変化は、2f_H−REFパ
ルスと補正済2f_Hパルスの相対位相に約０から２マイク
ロ秒の可変遅延を与える。

線67に生ずるプリドライバ84の補正済2f_H出力はトラ
ンジスタQ5とQ6から成るプッシュプル・ドライバ回路に
対する入力であって、この回路は水平出力回路に対する
2f_H駆動出力信号を生成する。

再び第１図に戻って、線51における2f_Hリトレース信
号は順次走査周波数2f_Hの実質的にジッタの無い信号を
表わしており、クロック発振器はこの信号に具合良く表
示ロックされる。この2f_Hリトレース信号は、線59を出
力するインバータ58によって、この目的に使用するため
デジタル化すなわちパルス成形される。この様なクロッ
ク発振器は、1f_Hの飛越し型ビデオ信号を2f_Hの順次走査
信号に変換するのに使用するタイミング信号の発生に使
用できる。この発明の一つの特徴に従って、線59上にお
けるこの反転された2f_Hリトレース信号は第３位相ロッ
クループ60に対する入力である。位相ロックループ60
は、位相比較器66を有し、その出力は低域通過フィルタ
（LPF）68の特性応答により変形されて、2f_H電圧制御発
振器（2f_HVCO）62に制御信号として供給される。電圧制
御発振器62は、電圧制御発振器20と同様に外部共振回路
に応動するものとすることができる。電圧制御発振器62
の出力は2nf_Hのクロック信号で線63に生じる。この2nf_H
クロック信号はｎ分周Ｋビットカウンタ64および第３図
と第５図に示すビデオ処理回路82に対する入力である。
ビデオ処理回路82は、周知のように複数の制御信号およ
びクロック信号を利用する、飛越し−順次フォーマット
変換回路である。上記複数の信号中には、たとえば1f_H
周波数の書込みおよびクランピング信号、および2f_H周
波数の読出しおよびブランキング信号などが含まれてい
る。線65に生じるカウンタの出力は位相比較器66のもう
一方の入力である。カウンタ64は、また、参照数字75で
示す１組のＫ出力を持っている。第３位相ロックループ
60は、既に概略言及したマスタクロック発振器を形成し
ており、飛越し型ビデオ信号変換用のタイミング信号の
同期表示ロック型信号源を構成している。

倍数周波数走査によると、ビデオ信号中のビデオ線期
間よりも多いフライバックパルスが発生する。たとえ
ば、1f_Hから2f_Hへ変換した場合、その2f_H水平偏向回路
は、1f_H水平偏向回路が発生するフライバックパルスの
２倍の数のフライバックパルスを発生する。そうする
と、2f_H周波数で発生するフライバックパルスのどれが1
f_Hビデオ線期間の開始点に対応し、またどれがビデオ線
期間の中央に対応しているか判らないので、共通のクロ
ック発振器から取出される1f_Hタイミング信号のタイミ
ングに不明確さが生じる。たとえば、完全なビデオ線の
それぞれを受入れた形のまま記憶すべき書込み回路は、
若し各ビデオ線期間の開始点で発生するフライバックパ
ルスでなく間違ったフライバックパルスに同期すると、
１本のビデオ情報線の終りと次のビデオ情報線の初めと
を記憶することになる。1f_Hビデオ線期間の開始点に対
する2f_Hリトレース信号のこの不明確さの問題を解決す
る第１手段を含むデコーディング回路が第３図に示され
ている。第５図には、1f_Hビデオ線期間の開始点に対す
る2f_Hリトレース信号の不明確さを解決するための、別
の実施例を含むデコーディング回路が示されている。何
れの回路にあっても第３位相ロックループ60も図示され
ている。また、何れの回路でも、第１図の線23に生じる
第１位相ロックループの出力から1f_Hの駆動信号が取出
される。その様な信号は、到来ビデオ信号に線ロックさ
れた実質的にリップルを含んでいない倍数周波数走査同
期信号を発生するために第１図および第２図に示された
ものとは違った別の手段を使用する、上記以外の回路で
得ることもできる。

第３図において、位相ロックループ60のカウンタ64は
線65に2f_Hフィードバック信号出力を生じる。このフィ
ードバック信号は、位相比較器66と２分周カウンタ61の
双方に対する入力である。カウンタ64は、それぞれがデ
コーディングに利用できる出力をもつＫ個の段を持つＫ
ビットカウンタである。このＫ個の出力線の組を参照数
字75で示す。線77と79に現れる種々のタイミング信号
（デコードされたタイミング信号）は、2f_Hデコーダ74
と1f_Hデコーダ76でそれぞれが処理され、発生される。
この両デコーダは、ＫビットカウンタのＫ個の段の各々
からの出力を受入れる。或るタイミング信号（デコード
されたタイミング信号）は、たとえば各サイクルの５番
目または10番目のクロックパルスであるような、特定カ
ウントである。タイミング信号を開始させ終了させるた
めに、たとえば７番目のクロックパルスの初めで開始し
25番目のクロックパルスの終りで終了するように、他の
タイミングパルスとして特定カウントを使用することも
できる。ここに例示したクロックパルスは任意選択可能
なものである。デコーダの分解能はマスタクロック信号
の周波数と実際のビット数のみによって制限される。こ
のタイミング信号（デコードされたタイミング信号）
は、たとえば飛越し−順次フォーマット走査変換回路で
あるビデオ処理回路82において、同期成分なしの飛越し
型ビデオ信号を順次走査に適したフォーマットに変換す
るために、およびこの変換されたビデオを順次周波数で
表示するために、使用される。

マスタクロック発振器から取出された1f_H信号のタイ
ミングの持つ不明確さは、更に第４（ａ）図乃至第４
（ｄ）図を参照すれば良く判る。第４（ａ）図は、到来
す1f_Hビデオ信号の水平同期成分に同期した1f_H駆動パル
スを示している。各パルス周期1/1f_Hにはパルス部分Ａ
とパルス部分Ｂとがある。パルス部分Ａの正方向前縁は
各ビデオ線期間の開始点に対応している。第４（ｂ）図
はカウンタ64により線65に生じる2f_Hフィードバック信
号を示している。互いに交番する２組のクロックパルス
がそれぞれＣ、Ｄで示されている。この各組内の各クロ
ックパルスは2f_H水平フライバックパルスに対応してい
る。各パルス周期1/2f_H内には１個のＣパルスまたはＤ
パルスが含まれている。第４（ａ）図と第４（ｂ）図に
示す波形間の位相関係は随意に選んだもので、単なる例
示にすぎない。パルスＣは各ビデオ線期間の開始点付近
で発生するクロックパルスである。パルスＤは各ビデオ
線期間の中央付近で発生するクロックパルスである。２
分周カウンタ61の出力が第４（ｃ）図に示されている。
この波形は、追加的なデコード可能なビット、たとえば
最上位ビットとしてデコーダ76で使用される。上記2f_H
フィードバックパルスのうちビデオ線期間の初めに対応
するものの持続期間中の波形は、論理H1でなければなら
ない。端縁検出器78は1f_H駆動信号の各前縁または正方
向端縁ごとに、２分周カウンタ61をリセットするため
に、出力パルス供給する。このリセットパルスは第４
（ｄ）図に示されている。偶然に生ずることもあるがこ
こに例示目的で示すと、リセットパルスＩの前には上記
２分周カウンタの出力は、Ｃパルス期間中は論理L0で、
Ｄパルス期間中は論理H1である。これは適正なデコーデ
ィングに要求される関係と逆である。リセットパルスＩ
は、時点t1に２分周カウンタの出力を論理L0にリセット
する。この出力は、次の2f_Hフィードバックパルス、つ
まりＣパルスの前縁すなわち時点t2に論理H1になる。そ
の後、後続するリセットパルス、たとえばパルスＪ、Ｋ
は、上記出力が既に論理L0である時点t3とt4でそれぞれ
発生する。これらのリセットパルスは何の作用もしな
い。しかし、後続するリセットパルスは、もしその回路
がリセットパルスＩ以前のように出力を反転するような
具合に妨害された場合には、不明確さの適正な分解能を
回復するために有効である。この実施例には、もし1f_H
駆動信号が中断してもタイミング信号が連続的に発生し
続けるという利点がある。この実施例は、また、回路が
1f_H駆動信号のデューティサイクルに比較的不感である
という点で有利である。

第５図にはまた別の実施例が示されている。同期カウ
ンタ61と端縁検出器78の代わりにＤ型フリップフロップ
80が使用されている。このフリップフロップのＤ入力に
は1f_H駆動信号が供給される。この1f_H駆動信号は、フリ
ップフロップのクロック入力CLKに供給される2f_Hフィー
ドバック信号によってサンプリングされる。このフリッ
プフロップのＱ出力は、追加のデコード可能ビットたと
えば最上位ビットとして、1f_Hデコーダ76で使用され
る。このサンプリング回路の動作は第６（ａ）図、第６
（ｂ）図および第６（ｃ）図に示されている。第４
（ａ）図に示された1f_H駆動信号と同じ1f_H駆動信号が第
６（ａ）図に、また第４（ｂ）図の2f_Hフィードバック
信号と同じ2f_Hフィードバック信号が第６（ｂ）図に示
されている。1f_H駆動信号は、各2f_Hフィードバックパル
スの前縁、すなわち時点t1、t2、t3、t4、t5およびt6で
サンプリングされる。フリップフロップ80のＱ出力が第
６（ｃ）図に示されている。時点t1、t3、t5では1f_H駆
動信号は論理H1であり、Ｑ出力は論理H1に変わる。時点
t2、t4およびt6では、1f_H駆動信号は論理L0、Ｑ出力は
論理L0に変わる。第６（ｃ）図から判るように、デコー
ダが必要とする、ビデオ線期間の開始点に相当する1f_H
駆動信号の前縁で発生する、各2f_Hフィードバックパル
スに対して、Ｑ出力は論理H1である。1f_H駆動信号のデ
ューティサイクルは、適正な2f_Hフィードバックパルス
がフリップフロップをトリガしたとき信号がまだ論理H1
であるように、充分50％に近い値でなければならない。
この実施例は、１つの回路素子しか必要としない点で、
および１つのフリップフロップは同期カウンタと端縁検
出器よりも集積回路化しやすいという点で、有利であ
る。

この発明の諸特徴は、順次走査を必ずしも含んでいな
いような場合にも有用なものである。テレビジョン受像
機は、ビデオ信号を、デジタル処理する必要があるよう
な、たとえばビデオ信号をメモリに書込みかつメモリか
ら読出してテレビジョン・スクリーンまたはモニタ・ス
クリーン上に表示する前に一時的に記憶する必要がある
ような、ビデオ処理回路を持つことがある。この場合、
ビデオ線は到来ビデオ信号に同期してメモリに書込まね
ばならないが、そのビデオ線は水平偏向回路と同期して
メモリから読出さねばならない。従来この動作は、リト
レースパルスと到来ビデオ信号との間の同期を確かなも
のにしようとすることで、間接的に行われていた。また
別のビデオ処理回路は、メモリに記憶されている文字が
到来ビデオ信号による表示と同時に表示され、またはビ
デオ信号が存在しないときは時としてブランクスクリー
ンに表示されるような、オンスクリーン表示をを行う。

普通の線ロッククロックが到来ビデオ信号に同期する
と、たとえばビーム電流のローディング変動に起因する
偏向回路中の種々のジッタ状態が、各水平トレースの開
始点と走査されているビデオ線の開始点との整合すなわ
ち時間的一致を妨げる可能性がある。換言すれば、水平
偏向システム特に水平リトレースパルスがビデオ信号の
水平同期パルスに確実にロックされない、ということが
時々発生する。この様な不整合は、偏向電流を発生する
発振器が位相ロックループの一部として適正な周波数に
ロックされている場合においても、起こり得る。一般的
に言えば、位相ロックループは、たとえばリトレースパ
ルスのジッタに因る少数の線における或る種の誤差には
応答できないことがあり得る。位相ロックループは、む
しろ、水平偏向回路中の多くの位相ロックループの性質
と同じ様に、多数のビデオ線に亘る平均的な偏移により
応答し易い。

この発明の特徴によれば、表示ロック型マスタビデオ
クロックは、水平偏向電流から取出されるクロック同期
信号に同期した位相ロックループの一部を構成すること
ができる。水平偏向電流から取出される信号の１つの例
は走査同期信号である。別の例は水平リトレースパルス
によって形成された信号である。水平リトレースパルス
によって形成された信号は、たとえば第１図のインバー
タ58による様な方法でパルス成形される。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリストフア，トツド ジエイ アメリカ合衆国 インデイアナ州 46703 インデイアナポリス エス・キ トリー・アベニユ 1402 (56)参考文献 特開 昭49−24647（ＪＰ，Ａ) 特開 昭63−189052（ＪＰ，Ａ) 特開 昭62−258571（ＪＰ，Ａ) 特開 昭60−112381（ＪＰ，Ａ) 特開 昭55−50779（ＪＰ，Ａ) 特公 昭53−15335（ＪＰ，Ｂ２)

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】水平走査周波数の水平同期成分をもつビデ
   オ信号を受入れて、上記水平同期成分の周波数の倍数周
   波数を有する補正済み同期信号を発生する回路と、 上記補正済み同期信号に応答して、上記倍数周波数を有
   し且つ走査に同期した信号を発生する水平偏向回路と、 上記走査に同期した信号と同期してクロック信号を発生
   する発振手段と、 上記クロック信号を分周するカウント手段と、 上記カウント手段の出力をデコードして、上記水平同期
   成分の上記周波数の第１のデコードされたタイミング信
   号と上記倍数周波数の第２のデコードされたタイミング
   信号とを発生するデコーディング手段と、 上記カウント手段と上記デコーディング手段とに結合さ
   れていて、上記クロック信号の或るパルスを上記ビデオ
   信号のビデオ線期間の開始に関連付ける手段と、 を含むことを特徴とする、テレビジョン受像機用のタイ
   ミング信号発生システム。
2. 【請求項２】上記の或るパルスを関連付ける手段は、 上記クロック信号に応動し、上記水平同期成分の上記周
   波数の上記第１のデコードされたタイミング信号を発生
   するためのデコード可能なビットとして使用される出力
   信号を、上記デコーディング手段に供給する２分周カウ
   ンタと、 上記水平同期成分の上記周波数の駆動信号の前縁を検出
   して上記２分周カウンタをリセットする検出器と、 を含むことを特徴する、請求項１に記載のテレビジョン
   受像機用のタイミング信号発生システム。
3. 【請求項３】水平走査周波数の水平同期成分をもつビデ
   オ信号を受入れ、上記水平同期成分の周波数で動作し上
   記水平同期成分の周波数の第１駆動信号を発生する第１
   位相ロックループを有し、 特徴として、 上記第１駆動信号を上記水平同期成分の周波数の倍数周
   波数をもつ第２駆動信号に変換する手段と、 上記倍数周波数で動作し、上記第２駆動信号と同期した
   補正済み同期信号を発生する第２位相ロックループと、 上記補正済み同期信号が結合されて、走査に同期した同
   期信号を発生する水平偏向回路と、 上記走査に同期した同期信号と同期してクロック信号を
   発生する発振手段と、上記クロック信号を分周するカウ
   ント手段とを有する第３位相ロックループと、 上記カウント手段の出力をデコードして、上記水平同期
   成分の上記周波数の第１のデコードされたタイミング信
   号と上記倍数周波数の第２のデコードされたタイミング
   信号とを発生するデコーディング手段と、 を含む、テレビジョン受像機用のタイミング信号発生シ
   ステム。
4. 【請求項４】上記デコーディング手段が、上記カウント
   手段に結合され、上記クロック信号の或るパルスを上記
   ビデオ信号におけるビデオ線期間の開始に関連付ける手
   段を含むことを特徴とする、請求項３に記載のテレビジ
   ョン受像機用のタイミング信号発生システム。
5. 【請求項５】ビデオ信号の水平同期成分の周波数に相当
   する周波数を有する第１のタイミング信号と、上記水平
   同期成分の周波数の倍数に相当する周波数を有する第２
   のタイミング信号とに応答するビデオ信号中の情報用の
   ビデオ処理回路と、 上記水平同期成分に同期して動作し、上記倍数に相当す
   る周波数を有し且つ走査に同期した同期信号を発生する
   水平偏向回路と、 上記水平同期成分および上記走査に同期した同期信号と
   同期して動作する位相ロックループであって、クロック
   信号を発生する周波数制御可能な手段と、位相検波器
   と、この位相検波器に応動して上記周波数制御可能な手
   段用の制御信号を生成するフィルタとを有し、上記位相
   検波器は上記クロック信号を受入れるように結合された
   一方の入力と上記水平偏向回路によって発生されたクロ
   ック同期信号を受入れるように結合された他方の入力と
   を有するものである、上記位相ロックループと、 上記クロック信号に応答して上記第１および第２のタイ
   ミング信号を発生する手段と、 を含むことを特徴とする、テレビジョン受像機用のタイ
   ミング信号発生システム。
6. 【請求項６】上記クロック信号を分周するカウント手段
   と、 上記カウント手段の出力をデコードして、上記水平同期
   成分の上記周波数のタイミング信号と上記倍数周波数の
   タイミング信号とを発生するデコーディング手段と、 上記カウント手段と上記デコーディング手段とに結合さ
   れ、上記クロック信号の或るパルスを上記ビデオ信号の
   ビデオ線期間の開始に関連付ける手段と、 が設けられていることを特徴とする、請求項５に記載の
   テレビジョン受像機用のタイミング信号発生システム。
7. 【請求項７】到来ビデオ信号の水平同期成分を受入れて
   上記水平同期成分に同期した補正済み同期信号を発生す
   る手段と、 上記補正済み同期信号に同期して動作して、トレースパ
   ルスおよびリトレースパルスとなる水平偏向電流を発生
   する水平偏向回路であって、そのパルスのうちの幾つか
   が上記到来ビデオ信号の上記水平同期成分に対して位相
   変動する可能性をもつものである上記水平偏向回路と、 表示ロック型クロック信号を発生する周波数制御可能な
   手段と、位相検波器と、この位相検波器に応動して上記
   周波数制御可能な手段用の制御信号を生成するフィルタ
   とを有する、上記水平偏向回路に同期して動作する位相
   ロックループであって、上記位相検波器は上記クロック
   信号を受入れるように結合された一方の入力と上記リト
   レースパルスから取出されたクロック同期信号を受入れ
   るように結合された他方の入力とを有するものである、
   上記位相ロックループと、 上記表示ロック型クロック信号に応答して表示ロック型
   のデコードされたタイミング信号を発生するデコーディ
   ング手段と、 上記デコードされたタイミング信号に応答する、上記ビ
   デオ信号用のビデオ処理回路と、 を含む、テレビジョン受像機用のタイミング信号発生シ
   ステム。
8. 【請求項８】上記水平偏向電流が、水平同期成分の周波
   数の倍数に相当する周波数を有し且つ走査に同期した走
   査同期信号を生成し、 上記クロック同期信号は上記位相ロックループに結合さ
   れ、 上記位相ロックループは、上記周波数制御可能な手段に
   よって生成された上記クロック信号が結合される入力
   と、上記デコーディング手段に結合された出力とを有す
   る分周器を含むものであることを特徴とする、請求項７
   に記載のテレビジョン受像機用のタイミング信号発生シ
   ステム。