JPH04506739A - ビデオ処理のための表示ロックされたタイミング信号 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ビデオ処理のための表示ロックされた タイミング信号 この発明は、ビデオ処理用の、たとえばビデオスピードアップ回路および／また は一般にデジタル処理用の高精度のタイミング信号を生成するシステムに関する ものである。これらのタイミング信号は、互いに同一周波数であっても或いは異 なる周波数であっても、たとえばｆいとその整数（ｎ）倍であるｎｆｍであって も、よい。これらのタイミング信号は、それぞれ、到来ビデオ信号と、およびた とえば水平偏向回路の出力信号から抽出した信号たとえば水平偏向電流から取出 した信号と、同期化することができる。

テレビジョン装置では、ラスク走査発生回路が表示されているビデオ信号と同期 していることが必要である。

たとえば、標準ＮＴＳＣビデオ信号は、飛越し形の連続フィールドにより表示さ れ、その各フィールドはほぼ１５７３４　Ｈｚの基本すなわち水平走査周波数の ラスク走査動作によって生成されるものである。

ビデオ信号に関するこの基本走査周波数は、ｆヨ、１ｆｎおよびＩＨという様に 種々変わった名称で表わされる。１ｆＫ信号の実際の周波数はビデオ標準方式が 変われば変わったものとなる。テレビジタン装置の画像の品質を改善しよとする 研究結果として、ビデオ信号を順次に非飛越し形式で表示するためのシステムが 開発された。

順次走査には、飛越し走査方式における２つのフィールドの１つを走査するため に割当てられた期間と同一期間で各表示フレームを走査することを必要とする。

従って、その水平走査周波数は飛越し型ビデオ信号の水平走査周波数の２倍でな ければならない。この様な順次走査型表示のための走査周波数は、２ｆｌＩおよ び２Ｈという風に種々異なった呼び方をされる。たとえば、アメリカ合衆国の標 準によれば２ｆ□走査周波数は約３１．４６８Ｈｚである。

不特定の倍数周波数は、たとえばｎを１より大きな整数としたときｎｆｓと呼ば れる。

順次走査システムにおいて、たとえばビデオ処理および偏向システムで遭遇する 可能性のある問題は、成る形のビデオ処理は１ｆＨの到来飛越し型ビデオ信号に ついて行わねばならず、また一方他のビデオ処理を上記よりも速い順次走査周波 数たとえば２ｆｌＩの表示ビデオ信号について行わねばならないことである。１ ｆＭおよび２ｆＨのタイミング信号の双方を供給せねばならない。たとえば、デ ジタルテレビジョン受像機またはビデオレコーダでは、到来ビデオ信号が処理の ためにデジタル化される。この変換後、この到来ビデオは、たとえばシフトレジ スタおよび／またはバッファのような記憶手段中に、１ｆＮ周波数で書込まれる 。しかし、ビデオ出力信号は、それよりも速い速度たとえば２ｆＮで、この記憶 手段から読出さねばならない。ブランキング信号は、絶対必要な２ｆ日タイミン グ信号のまた別の例である。ビデオ処理に使用されるこれらのタイミング信号は 、相互に同期がとれているだけでなく、到来ビデオ信号と、およびビデオ掃引の 開始とも同期していなくてはならない。ビデオ／ラスタの位相とタイミング信号 との間に適正な同期関係に問題があると、生成される画像に、たとえば中心ずれ とかスプリットラスタを生ずるとかの、歪を生じる可能性がある。通常、ビデオ 情報は、第１のまたは基本水平走査周波数たとえばｌｆＮで、１時に１線ずつテ レビジョン装置によって受信される。順次走査システムでは、このビデオ情報は 、たとえば２ｆ＋を周波数で表示されるに先立って１時に１本またはそれ以上の 線が記憶される。時には、各線は１回以上読出しまたは表示される。

時々、順次連続する線または線のセット中の情報は、たとえば補間による合成処 理をされる。何れの場合でも、多数のビデオ情報線がより速い速度たとえば２ｆ ａで表示されねばならない。

従って、順次走査型テレビジ覆ン受像機では飛越し一順次走査変換回路に使用す るためのＩｆ＋＋と２ｆ＊の両タイミング信号を発生させることが必要である。

更に、この２ｆｉ信号は、時には１ｆ＋＋リツプルまたはジッタと呼ばれる、そ の周期に対するｌｆＷ変調成分が最小であることが、非常に重要である。その上 、ｌｆａと２ｆ＋ｔの両タイミング信号を同じクロック発振器から取出せれば、 非常に便利である。従来は、その様な両タイミング信号の発生には線ロッククロ ックまたは発振器が用いられていた。線ロックとは、発振器またはクロックが到 来飛越し型ビデオ信号の水平同期パルスに同期化されている、すなわちロックさ れている、動作状態を意味するものと一般に理解されている。ビデオスピードア ップ回路の無い場合の成る種のジッタ状態が起こると、ｌｆＮシステムにおいて さえ、ビデオ処理を制御するための普通の線ロッククロックを構成しても、ビデ オ線の開始点と水平トレースの開始点が不一致となる可能性がある。しかし、も し２ｆ、Ｉ偏向回路が直接にではなく他の信号源、たとえば到来ビデオ信号の水 平同期成分によってビデオ信号に同期化されており、またその偏向回路における １ｆＨリツプルが無視できるものであれば、ｌｆＭと２ｆＩＩのタイミング信号 を発生するためのマスタクロック発振器は、１ｆｌＩおよび２ｆ、の両タイミン グ信号に１ｆ＋＋リツプル成分を導入することなしに２ｆｌＩｇＡ向回路にロッ クすることができる。同じ様に、順次走査を行わないｌｆｎシステムでは、たと えばビデオ信号のデジタル処理を必要とするような成る種のビデオ特徴を、ビデ オ処理回路が持つことがある。その様なビデオ処理回路は、テレビジョンまたは モニタのスクリーン上へメモリから読出すに先立って、ビデオ信号をメモリへ書 込んで一時的に記憶させることを要することがある。その場合には、ビデオ線は 到来ビデオ信号に同期してメモリ中に嘗込まねばならぬが、メモリからそのビデ オ線を読出すには水平偏向回路に同期して読出さねばならない。普通の線ロック クロックが到来ビデオ信号に同調されると、たとえばビーム電流のローディング 変動ｉこ起因するりトレースパルスの位相変動という様な偏向回路中の種々のジ ッタ状態が、各水平トレースの開始点と走査されるビデオ線の開始点との整合す なわち時間的一致を妨げる可能性がある。

この発明の一つの特徴として、新しい種類のマスタクロックが定義され、すなわ ちこれは、たとえば、水平偏向電流またはそれから取出される信号という様な水 平偏向回路の出力信号である出力表示制御信号にロックされるクロックである。

以下、この様なりロックを表示ロック型クロックまたは表示ロック型発振器と名 付けて、普通の線ロッククロックまたは線ａツク発振器と区別する。

表示ロック型のクロックまたは発振器は、ビデオトレースの開始点をビデオ信号 の水平同期パルスに高信頼度をもってロックできないような、如何なるシステム にも使用することができる。陰極線管とそれに対応した水平偏向システムを使用 する表示システムにおいては、走査ロック型という語を用いることも適切である 。

従って、この発明の一特徴は、水平走査信号が到来ビデオ信号の水平同期成分に 常に信頼性をもってロックできるとは限らないテレビジタン装置用のタイミング 信号を発生するシステムを提供することである。この様なシステムは、到来ビデ オ信号の水平同期成分を受入れて、この水平同期成分と同期した中間同期信号を 発生する回路を持っている。水平偏向回路は、この中間同期信号に同期化して走 査同期信号を発生する。この水平偏向回路には位相ロックループが同期化されて いる。この位相ロックループは、クロック信号を発生するための可制御周波数発 振器、位相検波器、この位相検波器に応じて発振器に対する制御信号を生成する フィルタを具えている。

位相検波器はクロック信号を受入れるように結合された一方の入力と、水平偏向 回路で発生したクロック同期信号を受入れるように結合された他方の入力とを持 っている。デコーディング回路は、このクロック信号に応動して、水平同期成分 と中間同期信号にそれぞれ同期化された第１および第２のタイミング信号を発生 する。ビデオ信号用のビデオ処理回路がこの第１および第２のタイミング信号に 応動する。クロック同期信号は走査同期信号または水平偏向電流に関係を持つも のである。具体的には、クロック同期信号は水平リトレースパルスによって形成 することができる。

この発明のまた別の特徴は、順次走査システム用の表示ロック型発振器を提供す ることであり、この表示ロック型発振器は水平偏向回路の出力信号またはそれか ら抽出した信号に同期しており、到来ビデオ信号の水平同期成分の周波数または その倍数周波数、たとえば１ｆＨと２ｆＨ，のタイミング信号を発生するもので 、しかもこのタイミング信号は、１ｆ８のリップルをほとんど含んでいないが含 んでいたとしても無視できる程度である。

この発明の上記特徴によれば、クロック発振器を同期化すべき、この図示例では 、実質的に１ｆ＋＋のリップルを含んでいない２ｆ＋＋周波数の信号の適当な信 号源を設けるだけで、またはその様な信号源が得られる状態があるだけで、マス ク表示ロック型発振器を構成することができる。上記の様な１ｆ、Ｉのリップル を含まぬ２ｆ＊のタイミング信号の信号源は本出願人による１９９０年３月２６ 日出願の米国特許出願第４９９２４９号明細書（特願平３−８７４４９号公報対 応）に記述されている。この米国特許出願で指摘した様に、ｌｆｗのビデオ信号 の水平同期成分から取出したｌｆ＊タイミング信号から２ｆＭタイミング信号を 発生する場合に遭遇する一つの問題は、倍数周波数タイミング信号の、基本周波 数のタイミング信号の周期内における対称性または安定性を充分正確に保つこと である。倍数周波数信号の周期は基本周波数の信号に起因するジッタによって変 動する。もしも、たとえば２ｆｍタイミング信号の対称性がどの１ｆ＋＋周期内 で高精度でなかったとしても、２ｆＩＩトレースはラスク中の１本おきの線上の 相異なる時点で開始されることになる。そのためにスプリットラスタ効果が生じ 、そうなるとラスタは、右側へずれた第１画像部分を形成する１本おきの走査線 の第１組と左側へずれた第２画像部分を形成する１本おきの走査線の第２組とを 持つ形となる。隣接するトレース期間中に流れるピーク・ピーク間ヨーク電流が 異なるために、隣接するりトレースパルスの振幅は異なったものとなる。隣接す るトレース期間中に流れるピーク・ピーク間ヨーク電流が異なるのは、隣接する トレース期間の長さが異なるからである。隣接線間の走査の違いの量は、上記期 間の長さの差の大きさと偏向回路の全エネルギ回復効率とによって決まる。隣接 するトレース期間相互の時間差が僅か１００ナノ秒程度でも、ラスタのスプリッ ト量は許容できなものとなる。

たとえばｌｆｎの第１同期信号の非対称性は、２つの位置ロックループを持ちか つビデオスピードアップ・システムの一部をなす、水平偏向システムの同期回路 中に使用されている第１位相ロックループ中に導入される可能性がある。この非 対称性は、成る種の集積回路にも付帯している。第１位相ロックループ用の周波 数１で□の帰還信号を取出す元である１ｆｌ＋のりトレース信号が存在しないと 、基本的な周波数のタイミング信号を位相ロックループ中の位相比較器に対する 帰還信号として使用することが必要となる。これによって基本的な周波数のリッ プルが導入されて、非対称性を生ずることになる可能性がある。

同期信号またはタイミング信号の周期的な乱れによフて非対称性が生ずるような 倍数走査周波数でビデオ信号を表示するのに使用する正確な同期回路を持つ水平 偏向システムに、上記米国出願中に開示されて０る解決法を使用することができ る。そのシステムでは、第１位相ロックループによって、ビデオ信号中の水平同 期成分与こ一致する第１の水平同期周波数で第１タイミング信号が発生する。変 換回路はこの第１タイミング信号から、第１周波数の倍数である第２周波数を有 しかつ第１周波数に相当する率で周波数が変動を生じる可能性のある第２タイミ ング信号を取出す。第２位相ロックループは、第２タイミング信号と第２周波数 の帰還信号を受入れ、また第２周波数で平坦な水平同期信号を発生する電圧制御 発振器を含んでいる。この第２位相ロックループは、この電圧制御発振器が第２ タイミング信号の変動速度と同様な速さで周波数を変化させることを阻止するよ うな、特性ループ応答を持っている。水平出力偏向段は、第２の周波数たとえば ２ｆ＋＋の同期水平走査のために第２位相ロックループに結合されている。この ２つの位相ロックループは、信号周波数変換器または逓倍器と共にタンデム構成 されている。第１位相ロックループによって発生するタイミング信号の対称性ま たは上記変換器から取出される倍数周波数タイミング信号の対称性を補正するに は、上記以外の信号処理回路は必要としない。

この発明のこの特徴によれば、順次走査型テレビジョン受像機用のタイミング信 号を発生するシステムは、水平走査周波数の水平同期成分を有するビデオ信号を 受入れ、かつこの水平同期成分の倍数周波数の中間同期信号を発生する回路を具 えている。水平偏向回路は、その中間同期信号と同期した、倍数周波数の走査同 期信号を発生する。発振器は、この走査同期信号と同期してクロック信号を発生 する。多段カウンタがこのクロック信号を分周して複数のデコード可能な出力を 生成する。デコーディング回路は、水平同期成分の周波数と、その倍数周波数と の両タイミング信号をこのカウンタ段の出力から発生させる。

順次走査システムは、基本周波数すなわちｌｆ、のりトレースパルスが無いこと に起因し、て、上記とは別の問題が生ずる可能性もある。倍数周波数走査はビデ オ信号中のビデオ線期間よりも多数のフライバックパルスを生成する。たとえば 、完全なビデオ線を受入れたときその各完全なビデオ線を記憶すべき書込み回路 は、もしも各ビデオ線期間の開始点で発生するフライバックパルスでなく間違っ たフライバックパルスに同期してしまうと、ビデオ情報の１本の線の終りと次の 線の始めとを記憶することになる。たとえば、１ｆ、Ｉから２ｆｌｌへの変換の 場合には、２ｆＮ水平偏向回路は１ｆ＋を水平偏向回路が発生するフライバック パルスの２倍の数のフライバックパルスを発生する。そこでマスタビデオクロッ ク発振器から取出される１ｆ＊タイミング信号のタイミングに不明確さが生じる 。その理由は、２ｆ、ｌの割合で生ずるフライバックパルスのうち、どれがｌｆ Ｉ＋ビデオ線期間の開始点近くで発生し、どちらがビデオ線期間の中央付近で生 ずるか、判らないからである。

この不明確さを解決して表示ロック型クロック発振器から取出したタイミング信 号に頼ることができるようにすることも、この発明の別の特徴である。この特徴 に従っで、カウンタとデコーディング回路に結合された回路が、ビデオ信号中の ビデオ線期間の開始にクロック信号の成るパルスを関連付ける。このパルス関連 付は回路はデコーディング回路の一部を形成するものと考えることもできる。第 １の実施例では、水平同期成分の周波数を有しかつこの水平同期成分にロックさ れた駆動信号が、たとえばＤ型フリップ／フロップによって倍数周波数のクロッ ク信号でサンプルされる。このフリップ／フロップの出力は、基本周波数の駆動 信号の連続する半周期ごとに高（Ｈｌ）と低（ＬＯ）デジタルレベルの間で交番 する。この出力は、水平同期成分の周波数をもつタイミング信号をデコードする 場合の最上位ビットとして使用できる。また別の実施例では、クロック信号と多 段カウンタの出力に応動する、たとえば同期カウンタのような２分周カウンタを 、上記の最上位ビットとして使用する出力を生成するために使用することができ る。水平同期成分の周波数をもつ駆動信号の各パルスの前縁を検出してこのカウ ンタをリセットするのに使用する。多くの場合、このやり方を採るとすれば、回 路の各動作期間に１回だけカウンタをリセットすることが必要となる。

第１図は１ｆ、Ｉの飛越し型ビデオ信号を２ｆＮの順次走査用に変換するために 使用する、この発明の一特黴による表示ロック型クロック発振器を有する水平偏 向システムのブロック図である。

第２図は第１図のブロック図の一部をより詳細に示す回路図である。

第３図は表示ロック型発振器と第１デコーディング回路のブロック図である。

第４（ａ）図、第４（ｂ）図、第４（ｃ）図および第４（ｄ）図は第３図に示し た発振器と第１デコーディング回路の動作説明に有用なタイミング図である。

第５図は表示ロック撃発ｆＭ器と第２デコーディング回路のブロック図である。

第６（ａ）図、第６（ｂ）図および第６（ｃ）図は第５図に示す発振器と第２デ コーディング回路の動作説明に有用なタイミング図である。

第１図には、ｌｆｍビデオ信号の２ｆＮ順次走査を行うための水平偏向システム が全体として符号１０で、ブロック図形式で示されている。ｌ−チップ１２が位 相ロックループを構成するために使用されており、この位相ロックループは、出 力として定格周波数ｉｆ、の第１タイミング信号を発生する。たとえば産業用Ｔ 　Ａ　８３６０型の１−チップに、同期分離器１４、位相比較器１６および電圧 制御発振器（ｖＣＯ）２０が組込まれている。線１１に現れる１ｆ！Ｉビデオ信 号が同期分離器１４に対する入力となっている。同期分離器１４は、線２１に垂 直同期パルスを、線１３に１ｆＮの水平同期パルスを出力する。練工３上の１ｆ Ｎ水平同期信号は位相比較器１６の一方の入力となる。位相比較器１６の出力は 線１５に生じ、低域通過フィルタ（Ｌ　Ｐ　Ｆ）１８に対する誤差制御信号入力 となる。たとえば、このＴＡ　８３６０の低域通過フィルタ１８の周波数特性は 主として外付タイミング素子によって決まる。従って、ブロック１８は破線で描 いである。その外付素子は、１０μｆのキャパシタと、そのキャパシタと大地間 に接続された３にΩの抵抗とを含む直列Ｒ−Ｃ回路網とすることができる。電圧 制御発振器２０は、セラミック共振回路またはＬ−Ｃ共振回路２４に応じて、３ ２ｆｎの周波数で動作する。線工９上に発生する定格３２ｆ＋＋のタイミング信 号は３２分周回路２２の入力である。３２分周回路２２の出力は線２３上に現れ る１ｆ＋＋の駆動信号である。この１ｆ＋＋信号は線２５に供給され、位相比較 器１６の他方の入力となる。位相比較器１６は、ｌｆ、Ｉリップルで不要に変化 を与えられる上記３２ｆｎＶＣＯに対する誤差制御信号を生成する。位相比較器 １６に帰還されるｌｆｗパルスの幅が広すぎる場合には、たとえば直列結合され るキャパシタ２６によってそのパルス幅が狭ばめられる。共振回路２４の３２ｆ ｌＩの出力はまた線２７を介してこの１−チップの外部に取出される。

１ｆｌＩから２ｆ１への周波数変換回路３０には、線２３を介して上記第１位相 ロックループのｌｆｘ出力タイミング信号が供給され、また線２７によって共振 回路２４が結合されている。回路３０は、線３５上に出力としてタイミング信号 ２　ｆ、−ＲＥＦを発生する。線２７に生じる共振回路２４の３２ｆ、出力は１ ６分周カウンタ３２のクロック入力に供給される。３２ｆｎ信号を１６分周する と２ｆ＋＋信号になる。

クロック周波数と分局係数を適当に組合せて利用すれば基本水平走査ｆｉ波数の 上記以外の倍数周波数を作り出すことができる。線２３上のｉｆ□タイミング信 号はカウンタ３２のプリセット入力に結合される。１６分周カウンタ３２は４ビ ツトカウンタとすることができる。線３３上に生ずるカウンタ３２の２ｆｎの出 力信号はパルス幅回路３４に対する入力であり、その回路３４の出力は２ｆｇＲ ＥＦ信号として線３５に生じる。パルス幅回路３４は、線３５に現れる未補正の ２ｆｌｌ　ＲＥＦタイミング信号中のパルス幅が、確実に、第２位相ロックルー プ４０内の位相比較器の適正動作を保証するに足るものであるようにする。

２　ｆｌＩＲＥＦ信号は、ｌｆｘ信号の初めのデユーティサイクルが５０％の範 囲においてのみ対称的である。３２ｆｎｖＣＯに対する誤差制御電圧についての ｌｆｘリップルの作用は５０％のデユーティサイクルのずれである。この誤差制 御電圧は各１ｆ＋＋周期中に周期的に低下する。従って、３２ｆ、ＶＣＯの出力 周波数ｆ　ｔｅａは各１ｆｌｌ周期中に周期的に低下する。この周波数が低下す るにつれて３２ｆ、ＩｖＣＯからの後続する各出力パルスはより低い周波数とな る。この周波数が低下するとそれに伴ってパルス幅１　／　ｆ−ｃｏは増大する 。分周回路３２は、３２ｆ＊ＶＣＯの３２個の出力パルス周期をもっ１ｆＴＩ信 号の周波数を、その周期を分割する、すなわち２つの１６パルス周期に分割する ことによって、２倍にする。しかし、周期的に増大するパルス幅のために、第１ の１６個のパルスの総合幅は次の１６（Ｉのパルスの総合パルス幅よりも狭くな る。連続する１６ｇのパルスの組の持続時間が等しくないと、デジタル分周器が 正確であっても、ｌｆｎ信号のＬ周期内における２１＋−ＲＥＦタイミング信号 は対称的でなくなる。この非対称性はりトレースパルスの振幅を互違いにしてラ スタスプリッティングを生じさせる可能性がある。このデジタル回路によって発 生した２ｆ、ｌ　ＲＥＦ信号は、従って、更に処理を加える必要のある未補正信 号として処理しなければならない。またその様な未補正信号は、順次ビデオ走査 回路用の１ｆ工および２ｆｘタイミング信号を発生するための基準としては不適 切である。

２　ｒａ　ＲＥＦ信号は第２位相ロックループ４ｏによって更に処理される。第 ２位相ロックループ４ｏは、位相比較器４２、低域通過フィルタ（ＬＰＦ）４４ および電圧制御発振器（ＶＣＯ）４６を具えている。位相ロックループ４ｏは産 業用ＣＡ　１３９１型として構成されている。線４３に生じ低域通過フィルタ４ ４で変形された位相比較器４２の誤差出方信号は、２ｆ＋＋の周波数で動作し２ 　ｆ、ＶＣＯと呼ぶ電圧制御発振器４６の制御入力である。この発振器の動作周 波数とＣＡ　１３９１回路中の低域通過フィルタの周波数応答は、主として外部 タイミング素子によって決定される。

従って、低域通過フィルタ４４は破線で示しである。低域通過フィルタ４４の周 波数特性は、たとえば１．５μｆのキャパシタＣ５３と２にΩの抵抗Ｒ６Ｂより 成る外部直列Ｒ−Ｃ回路網によりて決定される。電圧制御発振器４６の出力は線 ４７上に発生し、補正流２ｆＨ走査同期信号として水平出力回路５０に供給され る。線５１上の水平出力回路５０の出力は２ｆＨリトレースパルスの形の２ｆＮ 信号を供給する。この２ｆ、Ｉリトレースパルスはランプ発生器５２に対する一 方の入力である。線５３上に生じるランプ発生器５２の出力は、キャパシタ５６ を介して位相比較器４２の前記とは異なる入力にＡＣ結合される。手動制御回路 ５４は、線５５上に出力を発生して、ランプ発生器５２を調整することにより２ ｆ□リトレースパルスの位相遅れを調整する。

第１図に示されたブロック図の一部分の回路の詳細が第２図に示されている。型 式ＣＡ　１３９１回路である位相ロックループ４０は、電圧制御発振器４６、位 相比較器４２、プリドライバ８４、位相検波器出力ドライバ８６およびＶ　ａｔ 電圧調整器８７を持っている。発振器４６は、周波数制御用の端子７を有するＲ Ｃ型である。端子７と大地間には外部キャパシタＣ５１が接続されていて、端子 ６と７間に結合された外部抵抗Ｒ６２を介して充電される。端子７の電圧が内部 電位バイアスを超えるとキャパシタＣ５１は内部抵抗を通して放電する。この導 通によって駆動パルスが発生し、このパルスは上記キャパシタが充分に放電した ときに終了する。端子３に生じた置方向の同期パルスは、水平フライバックパル スまたはりトレースパルスから取出されて端子４に現れる鋸歯波と位相比較され る。この同期信号と鋸歯波との間に位相差が無ければ端子５には正味出力電流は 流れない。位相オフセットが発生すると端子５には電流が流入または流出して周 波数を補正する。

プリドライバ８４のデユーティサイクルまたはマークスペース比は端子８の電位 をセットすることによって調整できる。第２図の回路では、抵抗Ｒ６３とＲ６４ から成る分圧器によって決定される。抵抗Ｒ７２を介して端子７に結合されたポ テンシオメータＲ３７は発振器４６の周波数を手動調節するのに使用することが できる。

ランプ発生回路７０はトランジスタＱ４、抵抗Ｒ５５、およびキャパシタＣ５０ で構成されている。キャパシタＣ５０の端子間に生じたランプ信号はキャパシタ Ｃ５６を介して端子４に結合されている。トランジスタＱ２とポテンシオメータ Ｒ２０は手動動作可能な遅延回路７２を構成し、ランプキャパシタを充電するに 必要な電流を変化させる。

キャパシタＣ５０を充電するに要する時間の変化は、２ｆ□−ＲＥＦパルスと補 正流２ｆｍパルスの相対位相に約０から２マイクロ秒の可変遅延を与える。

線６７に生ずるプリドライバ８４の補正流２ｆＩＩ出力はトランジスタＱ５とＱ ６から成るプッシュプル・ドライバ回路に対する入力であって、この回路は水平 出力回路に対する２ｆＷ駆動出力信号を生成する。

再び第１図に戻って、線５１における２ｆＩＩリトレ一ス信号は順次走査周波数 ２ｆｇの実質的にジッタの無い信号を表わしており、クロック発振器はこの信号 に具合良く表示ロックされる。この２ｆｇリトレース信号は、線５９を出力する インバータ５８によって、この目的に使用するためデジタル化すなわちパルス成 形される。この様なりロック発振器は、１ｆ）Ｉの飛越し型ビデオ信号を２ｆ＋ ＋の順次走査信号に変換するのに使用するタイミング信号の発生に使用できる。

この発明の一つの特徴に従って、線５９上におけるこの反転された２ｆｇリトレ ース信号は第３位相ロックループ６０に対する入力である。位相ロックループ６ ０は、位相比較器６６を有し、その出力は低域通過フィルタ（ＬＰＦ）６８の特 性応答により変形されて、２ｆ、Ｉ電圧制御発振器（２ｆ工ＶＣＯ）６２に制御 信号として供給される。電圧制御発振器６２は、電圧制御発振器２０と同様に外 部共振回路に応動するものとすることができる。電圧制御発振器６２の出力は２ ｎｆ＋＋のクロック信号で線６３に生じる。この２ｎｆｓクロック信号はｎ分周 にビットカウンタ６４および第３図と第５図に示すビデオ処理回路８２に対する 入力である。ビデオ処理回路８２は、周知のように複数の制御信号およびクロッ ク信号を利用する、飛越し一順次フオーマット変換回路である。上記複数の信号 中には、たとえばｌｆｎ周波数の書込みおよびクランピング信号、および２ｆ＋ ＋周波数の読出しおよびブランキング信号などが含まれている。線６５に生じる カウンタの出力は位相比較器６６のもう一方の入力である。

カウンタ６４は、また、参照数字７５で示す１組のに出力を持っている。第３位 相ロックループ６０は、既に概略言及したマスタクロック発振器を形成しており 、飛越し型ビデオ信号変換用のタイミング信号の同期表示ロック型信号源を構成 している。

倍数周波数走査によると、ビデオ信号中のビデオ線期間よりも多いフライバック パルスが発生する。たとえば、１ｆ＋＋から２ｆ＋＋へ変換した場合、その２ｆ や水平偏向回路は、ｌｆＨ水平偏向回路が発生するフライバックパルスの２倍の 数のフライバックパルスを発生する。そうすると、２ｆ８周波数で発生するフラ イバックパルスのどれがｌｆｑビデオ線期開期間始点に対応し、またどれがビデ オ線期間の中央に対応しているか判らないので、共通のクロック発振器から取出 される１ｆ１１タイミシグ信号のタイミングに不明確さが生じる。たとえば、完 全なビデオ線のそれぞれを受入れた形のまま記憶すべき書込み回路は、若し各ビ デオ線期間の開始点で発生するフライバックパルスでなく間違ったフライバック パルスに同期すると、１本のビデオ情報線の終りと次のビデオ情報線の初めとを 記憶することになる。１ｆ＋＋ビデオ線期間の開始点に対する２ｆ＋＋リトレ一 ス信号のこの不明確さの問題を解決する第１手段を含むデコーディング回路が第 ３図に示されている。第５図には、１ｆ、Ｉビデオ線期間の開始点に対する２ｆ ＋＋リトレ一ス信号の不明確さを解決するための、別の実施例を含むデコーディ ング回路が示されている。何れの回路にあっても第３位相ロックループ６０も図 示されている。また、何れの回路でも、第１図の線２３に生じる第１位相ロック ループの出力からｌｆ、の駆動信号が取出される。その様な信号は、到来ビデオ 信号に線ロックされた実質的にリップルを含んでいない倍数周波数走査同期信号 を発生するために第１図および第２図に示されたものとは違った別の手段を使用 する、上記以外の回路で得ることもできる。

第３図において、位相ロックループ６０のカウンタ６４は線６５に２ｆイフイ一 ドバツク信号出力を生じる。このフィードバック信号は、位相比較器６６と２分 周カウンタ６１の双方に対する入力である。カウンタ６４は、それぞれがデコー ディングに利用できる出力をもつに個の段を持つにビットカウンタである。この に個の出力線の組を参照数字７５で示す。線７７と７９に現れる種々のタイミン グ信号は、２ｆエデコーダ７４と１ｆ＋＋デコーダ７６でそれぞれが処理され、 発生される。この両デコーダにビットカウンタのに個の段の各々からの出力を受 入れる。成るタイミング信号は、たとえば各サイクルの５番目または１０番目の クロックパルスであるような、特定カウントである。

タイミング信号を開始させ終了させるために、たとえば７番目のクロックパルス の初めで開始し２５番目のクロックパルスの終りで終了するように、他のタイミ ングパルスとして特定カウントを使用することもできる。ここに例示したクロッ クパルスは任意選択可能なものである。

デコーダの分解能はマスタクロック信号の周波数と実際のビット数のみによって 制限される。このタイミング信号は、たとえば飛越し一順次フオーマット走査変 換回路であるビデオ処理回路８２において、同期成分なしの飛越し型ビデオ信号 を順次走査に遺したフォーマ・ソトに変換するために、およびこの変換されたビ デオを順次周波数で表示するために、使用される。

マスククロック発振器から取出された１ｆＨ信号のタイミングの持つ不明確さは 、更に第４（ａ）図乃至第４（ｄ）図を参照すれば良く判る。第４（ａ）図は、 到来す１ｆｌｌビデオ信号の水平同期成分に同期したｌｆＮ駆動パルスを示して いる。各パルス周期１　／　１　ｆ　ｓにはノ（ルス部分Ａとパルス部分Ｂとが ある。パルス部分Ａの正方向前縁は各ビデオ線期間の開始点に対応している。第 ４（ｂ）図はカウンタ６４により線６５に生じる２ｆ８フイ一ドバツク信号を示 している。互いに交番する２組のクロックパルスがそれぞれＣＳＤで示されてい る。この各組内の各クロックパルスは２ｆＨ水平フライノくツクノ（ルスに対応 している。各パルス周期１　／　２　ｆ　ｍ内には１個のＣパルスまたはＤパル スが含まれている。第４（ａ）図と第４（ｂ）図に示す波形間の位相関係は随意 に選んだもので、単なる例示にすぎない。パルスＣは各ビデオ線期間の開始点付 近で発生するクロックパルスである。／々ルスＤは各ビデオ線期間の中央付近で 発生するクロックパルスである。２分周カウンタ６１の出力が第４（Ｃ）図に示 されている。この波形は、追加的なデコード可能なビット、たとえば最上位ビッ トとしてデコーダ７６で使用される。上記２ｆｌＩフイードバツクパルスのうち ビデオ線期間の初めに対応するものの持続時間中の波形は、論理Ｈ１でなｌすれ ばならない。端縁検出器７８は１ｆ９［動信号の各前縁または正方向端縁ごとに 、２分周カウンタ６１をリセットするために、出力パルス供給する。このリセッ トパルスは第４（ｄ）図に示されている。偶然に生ずることもあるがここに例示 目的で示すと、リセットパルスＩの前には上記２分周カウンタの出力は、Ｃパル ス期間中は論理ＬＯで、Ｄパルス期間中は論理Ｈ１である。これは適正なデコー ディングに要求される関係と逆である。リセットパルスＩは、時点ｔ１に２分周 カウンタの出力を論理ＬＯにリセットする。この出力は、次の２ｆ、Ｉフィード バックパルス、つまりＣパルスの前縁すなわち時点ｔ２に論理Ｈ１になる。その 後、後続するリセットパルス、たとえばパルスＪ、には、上記出力が既に論理Ｌ Ｏである時点ｔ３とｔ４でそれぞれ発生する。これらのリセットパルスは何の作 用もしない。しかし、後続するリセットパルスは、もしその回路がリセットパル スＩ以前のように出力を反転するような具合に妨害された場合には、不明確さの 適正な分解能を回復するために有効である。

この実施例には、もし１ｆ□駆動信号が中断してもタイミング信号が連続的に発 生し続けるという利点がある。

この実施例は、また、回路が１ｆ＋＋駆動信号のデユーティサイクルに比較的不 感であるという点で有利である。

第５図にはまた別の実施例が示されている。同期カウンタ６１と端縁検出器７８ の代わりにＤ型フリップフロップ８１が使用されている。このフリップ７０ツブ のＤ入力には１ｆ＊駆動信号が供給される。このｌｆｍ駆動信号は、フリップフ ロップのクロック人力ＣＬＫに供給される２ｆＨフイ一ドバツク信号によってサ ンプリングされる。

このフリップ７０ツブのＱ出力は、追加のデフード可能ビットたとえば最上位ビ ットとして、ｌｆｌデコーダ７６で使用される。このサンプリング回路の動作は 第６（ａ）図、第６（ｂ）図および第６（ｃ）図に示されている。第４（ａ）図 に示された１ｆｌｌ駆動信駆動間じｌｆｎ駆動信号が第６（ａ）図に、また第４ （ｂ）図の２ｆ、フィードバック信号と同じ２ｆ、フィードバック信号が第６（ ｂ）図に示されている。ｌｆｌ駆動信号は、各２ｆ、フイードバツクパルスの前 縁、すなわち時点ｔｌ、ｔ２、ｔ３、ｔ４、ｔ５およびｔ６でサンプリングされ る。フリップフロップ８０のＱ出力が第６（ｃ）図に示されている。時点ｔｌ、 ｔ３、ｔ５では１ｆｓ［動信号は論理Ｈ１であり、Ｑ出力は論理Ｈ１に変わる。

時点ｔ２、ｔ４およびｔ６では、ｌｆＨ駆動信号は論理ＬＯ１Ｑ出力は論理ＬＯ に変わる。第６（ｃ）図から判るように、デコーダが必要とする、ビデオ線期間 の開始点に相当するｌｆｓ駆動信号の前縁で発生する、各２ｆＩ＋フイードバツ クパルスに対して、Ｑ出力は論理Ｈ１である。１ｆ＊駆動信号のデユーティサイ クルは、適正な２ｆ＊フイードバツクパルスがフリップフロップをトリガしたと き信号がまだ論理Ｈ１であるように、充分５０％に近い値でなければならない。

この実施例は、１つの回路素子しか必要としない点で、および１つのフリップフ ロップは同期カウンタと端縁検出器よりも集積回路化しやすいという点で、有利 である。

この発明の諸特徴は、順次走査を必ずしも含んでいないような場合にも有用なも のである。テレビジョン受像機は、ビデオ信号を、デジタル処理する必要がある ような、たとえばビデオ信号をメモリに書込みかつメモリから読出してテレビジ ョン・スクリーンまたはモニタ・スクリーン上に表示する前に一時的に記憶する 必要があるような、ビデオ処理回路を持つことがある。この場合、ビデオ線は到 来ビデオ信号寥こ同期してメモリに書込まねばならないが、そのビデオ線は水平 偏向回路と同期してメモリから読出さねばならない。従来この動作は、リトレー スパルスと到来ビデオ信号との間の同期を確かなものにしようとすることで、間 接的に行われていた。また別のビデオ処理回路は、メモリに記憶されている文字 が到来ビデオ信号による表示と同時に表示され、またはビデオ信号が存在しない ときは時としてブランクスクリーンに表示されるような、オンスクリーン表示を を行う。

普通の線ロッククロックが到来ビデオ信号に同期すると、たとえばビーム電流の ローディング変動に起因する偏向回路中の種々のジッタ状態が、各水平トレース の開始点と走査されているビデオ線の開始点との整合すなわち時間的一致を妨げ る可能性がある。換言すれば、水平偏向システム特に水平リトレースパルスがビ デオ信号の水平同期パルスに確実にロックされない、ということが時々発生する 。この様な不整合は、偏向電流を発生する発振器が位相ロックループの一部とし て適正な周波数にロックされている場合においても、起こり得る。一般的に言え ば、位相ロックループは、たとえばリトレースパルスのジッタに因る少数の線に おける成る種の誤差には応答できないことがあり得る。位相ロックループは、む しろ、水平偏向回路中の多くの位相ロックループの性質と同じ様に、多数のビデ オ線に亘る平均的な偏移により応答し易い。

この発明の特徴によれば、表示ロック型マスタビデオクロックは、水平偏向電流 から取出されるクロック同期信号に同期した位相ロックループの一部を構成する ことができる。水平偏向電流から取出される信号の１つの例は走査同期信号であ る。別の例は水平リトレースパルスによって形成された信号である。水平リトレ ースパルスによって形成された信号は、たとえば第１図のインバータ５８による 様な方法でパルス成形される。

０　Ｑ　○ ロー　ロー　〇− 要約書 水平走査周波数の水平同期成分（１１の）を持つビデオ信号を受入れる回路は、 この水平同期成分に同期した中間同期信号を（４７に）発生する。水平偏向回路 （４０，５０）は上記中間同期信号（４７の）に同期した水平偏向電流を発生す る。発振器（６２）が、水平偏向電流から取出したクロック同期信号（５９の） と同期して表示ロッククロック信号を発生する（６５に）。カウンタ（６４）が このクロック信号を分周してデコード可能な出力を生成する。デコーディング回 路は、このカウンタ（６４）の出力から、水平同期成分の周波数の、および中間 信号の周波数の、画表示ロック型タイミング信号を発生する。この中間信号（７ ４の）の周波数が水平同期成分の、たとえば係数２であるような、倍数周波数で あれば、上記カウンタ（６４）とデコーディング回路に結合された回路が表示ロ ック型クロック信号の成るパルスをビデオ信号中のビデオ線期間の開始に関連付 ける。

参照符号は第１図による。

国際調査報告 国際調査報告

Claims (1)

1. 【特許請求の範囲】 （１）水平走査周波数の水平同期成分を有するビデオ信号を受入れて（１１に） 、上記水平同期成分の倍数周波数の中間同期信号（３５の）を発生する回路（１ ４、１６、１８、２０、２２、３０）と； 上記中間同期信号に同崩し上記倍数周波数の走査同期信号を発生する（４７に） 水平偏向回路（４０）と；上記走査同期信号（５１の）と同期してクロック信号 を発生する（６３に）発振手段（６２）と；上記クロック信号を分周するカウン ト手段（６４）と；上記カウント手段（６４）の出力から、上記水平同期成分の 上記周波数を有するタイミング信号と上記倍数周波数のタイミング信号をデコー ドする手段（７４、７６）と；上記カウント手段（６４）と上記デコード手段（ ７４、７６）とに結合されていて、上記クロック信号の成るパルスを上記ビデオ 信号のビデオ線期間の開始に関連付ける手段（６１、７８）と； を有することを特徴とする、順次走査型テレビジョン受像機用のタイミング信号 発生システム。 （２）上記の或るパルスを関連付ける手段が、上記水平同期成分の上記周波数を 有する上記タイミング信号をデコードするためのデコード可能なビットとして使 用される、上記デコード手段（７４、７６）に対する出力信号を発生する（７３ に）ことを特徴とする請求項（１）に記載のシステム。 （３）上記の或るパルスを関連付ける手段が、上記倍数周波数の上記クロック信 号（６３の）によって上記水平同期成分の上記周波数をもつ駆動信号（２３の） をサンプリングし、上記出力信号を発生する回路（８０）を有することを特徴と する、請求項（２）に記載のシステム。 （４）上記の或るパルスを関連付ける手段が、上記倍数周波数の上記クロック信 号（６３の）により上記水平同期成分の上記周波数をもつ駆動信号（２３の）を サンプリングする回路（８０）より成り、上記サンプリング回路は、上記水平同 期成分の上記周波数の上記タイミング信号をデコードするためのデコード可能な ビットとして使用される上記デコーディング手段（７４、７６）に対する出力信 号を発生することを特徴とする、請求項（１）に記載のシステム。 （５）上記の或るパルスを関連付ける手段が、上記クロック信号（６５の）に応 答して上記出力信号を発生する２分周カウンタ（６１）と、上記２分周カウンタ （６１）をリセットするための、上記水平同期成分の上記周波数を有する駆動信 号の前縁用の検出器（７８）と、を有することを特徴とする、請求項（２）に記 載のシステム。 （６）上記の或るパルスを関連付ける手段が、上記クロック信号に応答して上記 水平同期成分の上記周波数を有する上記タイミング信号をデコードするためのデ コード可能なビットとして使用される、上記デコーディング手段（７６）に対す る出力信号（７３の）を発生する２分周カウンタ（６１）と、上記２分周カウン タ（６１）をリセットするための、上記水平同期成分の上記周波数を有する駆動 信号（２３の）の前縁用の検出器（７８）と、を有することを特徴とする、請求 項（１）に記載のシステム。 （７）上記ビデオ信号を受入れる回路が、上記水平同期成分の上記周波数で動作 しかつ上記水平同期成分の上記周波数を有する第１駆動信号を発生する（２３に ）第１位相ロックループ（１２）と、上記第１駆動信号を上記倍数周波数の第２ 駆動信号（３５の）に変換する手段（３０）と、を有することを特徴とする、請 求項（１）に記載のシステム。 （８）上記水平偏向回路が、上記倍数周波数で動作する第２位相ロックループ（ ４０）を有することを特徴とする、請求項（７）に記載のシステム。 （９）上記水平偏向回路が、上記倍数周波数で動作する位相ロックループ（４０ ）を有することを特徴とする、請求項（１）に記載のシステム。 （１０）上記発振手段（６２）および上記カウント手段（６４）が、上記倍数周 波数で動作する位相ロックループの一部を構成していることを特徴とする、請求 項（１）に記載のシステム。 （１１）水平走査周波数の水平同期成分をもつビデオ信号を受入れ（１１に）、 上記水平同期成分の周波数で動作し上記水平同期成分の周波数の第１駆動信号を 発生する（２３に）第１位相ロックループ（１２）を有し；特徴として、上記第 １駆動信号（２３の）を上記水平同期成分の倍数周波数をもつ第２駆動信号（３ ５の）に変換する手段（３０）と； 上記倍数周波数で動作し、上記第２駆動信号（３５の）と同期して走査同期信号 を発生する（４７に）第２位相ロックループ（４０）と； 上記走査同期信号と同期してクロック信号を発生する（６３に）発振手段（６２ ）と、上記クロック信号を分割するカウント手段（６４）とを有する第３位相ロ ックループ（６０）と； 上記カウント手段（６４）の出力から、上記水平同期成分の周波数をもつタイミ ング信号と上記倍数周波数をもつタイミング信　　　号とをデコードする手段（ ７４、７６）と；を具備して成る、順次走査型テレビジョン受像機用のタイミン グ信号発生システム。 （１２）上記タイミング信号に応答するビデオスビードアップ回路を特徴とする 、請求項（１１）に記載のシステム。 （１３）上記デコーディング手段（７４、７６）が、上記カウント手段（６１） に結合され、かつ上記クロック信号の或るパルスを上記ビデオ信号におけるビデ オ線期間の開始に関連付ける手段を有することを特徴とする、請求項（１１）に 記載のシステム。 （１４）上記の或るパルスを関連付ける手段が、上記クロック信号によって上記 第１駆動信号（２３）をサンプリングする回路（８０）を有し、このサンプリン グ回路は、上記水平同期成分の周波数を有する上記タイミング信号をデコードす るためのデコード可能ビットとして上記デコーディング手段（７４、７６）によ って使用される出力信号を発生する（８１に）ものであることを特徴とする、請 求項（１３）に記載のシステム。 （１５）上記サンプリング回路が、上記第１駆動信号（２３の）に結合されたＤ 入力と上記クロック信号（６５の）に結合されたクロック入力とを有するＤ型フ リップフロップを有することを特徴とする、請求項（１４）に記載のシステム。 （１６）上記の或るパルスを関連付ける手段が、上記クロック信号に応答して、 上記水平同期成分の周波数をもつ上記タイミング信号をデコードするためのデコ ード可能なビットとして上記デコーディング手段（７４、７６）によって使用さ れる上記出力信号を発生する（７３に）２分周カウンタ（６１）と、 上記２分周カウンタ（６１）をリセットするための、上記水平同期成分の周波数 をもつ駆動信号（２３の）の前縁用の検出器（７８）と、 を有することを特徴とする、請求項（１３）に記載のシステム。 （１７）ビデオ信号の水平同期成分に相当する周波数を有する第１タイミング信 号（７９の）と、上記水平同期成分の倍数に相当する周波数を有する第２タイミ ング信号（７７の）とに応答するビデオ信号中の情報用のビデオ処理回路（８２ ）と； 上記水平同期成分に同期して動作し、上記第２番目の周波数を有する走査同期信 号を発生する（４７に）水平偏向回路（４０、５０）と； 上記水平同期成分および順次走査同期信号（４７の）と同期して動作し、マスタ クロック信号を発生する（６５に）周波数制御可能な手段（６２）と、位相検波 器（６６）と、この位相検波器（６６）に応動して発振手段（６２）用の制御信 号を生成する（６９に）フィルタ（６８）とを有し、上記位相検波器は上記クロ ック信号を受入れるように結合された一方の入力（６５）と上記水平偏向回路に よって発生したマスタクロック同期信号を受入れるように結合された他方の入力 （５９）とを有するものである、位相ロックループ（６０）と； 上記クロック信号に応答して上記第１（７９に）および第２（７７に）のタイミ ング信号を発生する手段（７４、７６）と； を有することを特徴とする、順次走査型テレビジョン受像機におけるマスタクロ ック信号発生システム。 （１８）上記クロック信号（６５の）を分割するカウント手段（６４）と、上記 カウント手段（６４）の出力から第１と第２のタイミング信号（それぞれ７９と １７の）をデコードするための手段（７４、７６）と、を有することを特徴とす る、請求項（１７）に記載のシステム。 （１９）上記カウント手段（６４）と上記デコーディング手段（７４、７６）と に結合されていて、上記クロック信号（６５の）の或るパルスを上記ビデオ信号 のビデオ線期間の開始に関連付ける手段（８０）を有することを特徴とする、請 求項（１８）に記載のシステム。 （２０）上記マスタクロック同期信号（６５の）が上記倍数周波数のリトレース パルス（５１の）から取出されることを特徴とする、請求項（１８）に記載のシ ステム。 （２１）上記マスタクロック同期信号（６５の）が上記倍数周波数の上記走査同 期信号（４７の）から取出されることを特徴とする、請求項（１７）に記載のシ ステム。 （２２）上記発振手段が、 上記クロック信号（６３の）を分割するカウント手段（６１）と； 上記水平同期成分の上記周波数を有するタイミング信号と上記倍数周波数を有す るタイミング信号とを、上記カウント手段の出力からデコードする手段（７４、 ７６）と； 上記カウント手段（６１）と上記デコーディング手段（７４、７６）とに結合さ れ、上記クロック信号の或るパルスを上記ビデオ信号のビデオ線期間の開始に関 連付ける手段（８０）と； を有することを特徴とする、請求項（１７）に記載のシステム。 （２３）到来ビデオ信号の水平同期成分（１３の）を受入れて上記水平同期成分 に同期した中間同期信号を発生する（２３に）手段（１２）と； 上記中間同期信号（２３の）に同期して、トレースパルスおよびリトレースパル ス（５１の）となる水平偏向電流を発生し、そのパルスのうちの幾つかは上記到 来ビデオ信号の上記水平同期成分に対して位相変動する可能性のある、水平偏向 回路（４０、５０）と；上記水平偏向回路に同期し、表示ロック型マスタクロッ ク信号を発生する（６５に）周波数制御可能な手段（６２）と、位相検波器（６ ６）と、この位相検波器に応答して上記発振手段用の制御信号を生成するフィル タ（６８）とを有し、上記位相検波器は上記マスタクロック信号を受入れるよう に結合された一方の入力（６５）と上記水平偏向電流から取出されたクロック同 期信号を受入れるように結合された他方の入力とを有するもである、位相ロック ループ（６０）と； 上記表示ロック型クロック信号（７５の）に応答して表示ロック型タイミング信 号を発生するデコーディング手段（７４、７６）と； 上記タイミング信号に応答する、上記ビデオ信号用のビデオ処理回路（８２）と ； を有することを特徴とする、テレビジョン装置の表示ロック型マスタクロック信 号発生システム。 （２４）上記水平偏向電流が、水平同期成分の周波数の倍数に相当する周波数を 持つ走査同期信号を生成する（５１に）ことを特徴とする、請求項（２３）に記 載のシステム。 （２５）上記水平偏向電液が、上記クロック同期信号（６５の）が取出される原 信号である走査同期信号（５１の）を生成することを特徴とする、請求項（２３ ）に記載のシステム。 （２６）上記クロック同期信号（６５の）が上記水平リトレースパルス（５１の ）で形成されることを特徴とする、請求項（２３）に記載のシステム。