KR930011431B1 - 표준 영상신호를 위한 동기신호 재발생회로 - Google Patents

표준 영상신호를 위한 동기신호 재발생회로 Download PDF

Info

Publication number
KR930011431B1
KR930011431B1 KR1019910001823A KR910001823A KR930011431B1 KR 930011431 B1 KR930011431 B1 KR 930011431B1 KR 1019910001823 A KR1019910001823 A KR 1019910001823A KR 910001823 A KR910001823 A KR 910001823A KR 930011431 B1 KR930011431 B1 KR 930011431B1
Authority
KR
South Korea
Prior art keywords
signal
output
horizontal
synchronous signal
counter
Prior art date
Application number
KR1019910001823A
Other languages
English (en)
Other versions
KR920015331A (ko
Inventor
유경걸
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019910001823A priority Critical patent/KR930011431B1/ko
Priority to JP4014267A priority patent/JPH0775422B2/ja
Priority to US07/828,758 priority patent/US5402243A/en
Publication of KR920015331A publication Critical patent/KR920015331A/ko
Application granted granted Critical
Publication of KR930011431B1 publication Critical patent/KR930011431B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Synchronizing For Television (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

내용 없음.

Description

표준 영상신호를 위한 동기신호 재발생회로
제1도는 이 발명에 따른 표준 영상신호를 위한 동기신호 재발생회로를 나타낸 상세회로도.
제2도는 이 발명에 따른 표준 영상신호를 위한 동기신호 재발생회로의 동작 상태를 나타낸 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 수평동기신호 재발생회로 20 : 더블수평동기신호 발생회로
30 : 수평동기신호 발생회로 40 : 수직동기신호 발생회로
11,13,41 : 에지검출부 12,42 : 카운터기
21 : 노아게이트 22 : 분주기
23, 31, 32, 33, 43, 50 : D플립플롭 fH,f'H: 수평동기신호
fv,fv' : 수직동기신호 2f'H: 더블수평동기신호
4fsc : 4배의 버스트 록킹신호
이 발명은 디지탈 영상처리가 가능한 모든 시스템에 관한 것으로서, 보다 상세하게는 라인록킹된 동기신호에서 라인 록킹 및 버스트 록킹된 더블 수평동기신호와 수평동기신호와 수직동기신호가 재발생하여 버스트 록킹된 표준 영상신호를 라인록킹시스템에서 무리없이 사용하도록 한 표준 영상신호를 위한 동기신호 재발생회로에 관한 것이다.
일반적으로 비데오 테이프 레코더의 신호와 같은 비표준신호인 경우 디지탈 영상처리시스템에서는 라인록킹(Line Locking)된 동기신호가 기준신호로 되고, 방송신호와 같이 아래와 같은 식을 만족하는 표준 영상신호인 경우에는 버스트 록킹(Burst Locking)된 신호가 기준신호로 된다.
fsc=(455/2) ×(522/2)×fv. 여기서 fsc는 버스트 신호 주파수이고 fv는 수직동기신호 주파수이다. 이때, 상기 방송신호와 같이 버스트 록킹된 신호가 기준신호로 되는 표준 영상신호의 디지탈 영상처리시스템에서 3차원 Y/C분리를 위하여 콤빙(combing)하는 경우에 에러가 발생하는 것을 막기 위하여 버스트록킹된 신호가 사용되나, 실제로 Y/C 처리장치 또는 Y/C인터폴 레이션에서는 라인록킹된 신호가 기준신호로 사용되므로 콤빙하기 위하여 기준신호로 사용되던 버스트 록킹신호가 샘플비변환회로에 의하여 라인록킹된 신호가 변환되어야 한다. 따라서 종래에는 샘플비 변환회로의 추가에 의하여 시스템의 크기가 커지는 문제점이 있었다.
이 발명은 상기한 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 버스트 록킹신호와 라인록킹신호의 위상이 일치하는 수평동기신호와, 수직동기신호와, 더블수평동기가 직접 발생되어 샘플비 변환회로가 제거됨으로써, 시스템이 전체적으로 소형화및 저가로 되는 표준 영상신호를 위한 동기신호 재발생회로를 제공하고자 함에 있다.
이와 같은 목적을 달성하기 위한 이 발명의 특징은, 입력되는 수평동기신호와 수직동기신호에 따라 구동되고, 수직동기신호의 상승에지를 검출하는 제1에지검출부와, 상기 제 에지검출부의 출력단에 접속되고 안정된 기준 수평동기신호를 찾기 위해 입력되는 수평동기신호를 카운팅하는 카운터와, 상기 카운터의 출력단에 접속되어 카운터의 카운팅값이 256로 될때까지 입력되는 수평동기신호의 라이징 에지를 검출하는 제2에지검출부로 구성된 수평동기신호 재발생회로와 ; 상기 수평동기신호 재발생회로의 제 2에지 검출부의 출력단에 접속되어 상기 회로에서 출력되는 신호와 외부로부터 입력되는 4배의 버스트 락킹신호가 455로 분주되어 나타나는 캐리어신호를 조합하는 노아게이트와, 상기 노아케이트의 출력단에 연결되어 이 노아게이트의 출력신호에 따라 구동되고, 외부로부터 입력되는 4배의 버스트 록킹신호를 455로 분주하는 분주기와, 상기분주기의 출력단에 연결되어 분주기를 통하여 출력되는 신호를 버스트 록킹하기 위한 D플립플롭으로 구성된 더블수평동기신호 발생회로와 ; 상기 더블수평동기신호 발생회로의 출력단과 수평동기신호 재발생회로의 출력단 사이에 공통으로 접속되며, 적어도 하나이상의 D플리플롭으로 구성된 수평동기신호 발생회로와 ; 외부로부터 입력되는 수직동기신호의 상승에지가 검출되고, 반전된 더블 수평동기신호에 의해 구동되는 제3에지 검출부와, 상기 제3에지검출부의 출력단에 접속되어 입력되는 더블수평동기신호를 카운팅하는 카운터와, 상기 카운터의 출력단에 접속되어 카운터에서 카운팅된수가 6이 되는 경우 출력되는 신호가 버스트 록킹신호로 출력시키는 D플립플롭으로 구성된 수직동기신호 발생회로를 각각 구비하여, 버스트 록킹신호와 라인 록킹신호의 위상이 일치하는 수평동기신호와, 수직동기신호와, 더블수평동기신호를 직접 발생시키는 표준 영상신호를 위한 동기신호 재발생회로에 있다.
이하, 이 발명의 일실시예를 첨부된 도면에 의거하여 상세하게 설명한다.
제1도는 이 발명에 따른 표준 영상신호를 위한 동기신호 재발생회로를 나타낸 상세 회로도로서 그 구성이 상세하게 도시되어 있다.
즉, 수평동기신호(fH)와 수직동기신호(fv)와 4배의 버스트 록킹신호(4fsc)가 입력되어 안정된 수평동기신호가 선택되고 수평동기신호 재발생회로(10)의 출력측에서 수평동기 재발생신호에 따라 라인록킹된 신호와 위상이 동기되는 버스트 록킹된 신호인 수평동기 신호와 더블 수평동기신호가 발생되는 더블수평동기신호 발생회로(20)와 수평동기신호 발생회로(30)가 각각 연결된다.
한편, 입력되는 수직동기신호(fv)로부터 라인록킹된 수직동기신호와 위상이 동기되며 버스트록킹된 신호인 수직동기신호가 발생되는 수직동기신호발생회로(40)가 연결된다. 이를 좀더 상세하게 설명하면, 입력되는 수평동기신호(fH)에 따라 구동되고, 수직동기신호(fv)의 라이징에지(Rising edge)가 검출되는 수평동기신호 재발생회로(10)의 제1에지검출부(11)의 출력측에는 입력되는 수평동기신호(fH)에 따라 구동되고, 제1에지검출부(11)에서 출력되는 라이징에지로부터 수평동기수가 카운팅되는 수평동기신호 재발생회로(10)의 카운터기(12)가 연결된다. 그리고, 상기 카운터기(12)의 출력측에는 입력되는 수평동기 신호가 256개 카운팅된 후 출력되는 펄스의 라이징에지가 검출되는 수평동기신호 재발생회로(30)의 제2에지검출부(13)가 연결되다.
그리고, 상기 수평동기신호 발생회로(30)의 제2에지검출부(13)의 출력측에는 제2에지검출부(13)에서 출력되는 신호와 4배의 버스트 록킹신호(4fsc)에 의하여 구동되는 455분주기(22)의 출력신호와 조합되는 더블수평동기신호 발생회로(20)의 노아게이트(21)가 연결되과, 이 노아게이트(21)의 출력측에서 출력신호가 발생할때 분주기에 3641이 입력되어 4배의 버스트록킹신호(4fsc)가 455로 분주되는 분주기(22)가 연결된다. 상기 분주기(21)의 출력측에는 입력되는 4배의 버스트 록킹신호(4fsc)가 455로 분주되어 출력되는 2배의 수평동기신호(2fH')가 버스트 록킹된 신호로 출력되 위한 더블수평동기신호 발생회로(20)의 D플립플롭(23)이 연결된다. 상기 수평동기신호 발생회로(30)의 제2에지검출부(13)의 출력측에는 4배의 버스트록킹신호(4fsc)에 의하여 구동되고, 정확한 수평동기신호가 발생시키기 위하여 1클럭지연되어 수평동기신호 발생회로(30)의 D플립플롭(31),(32)이 연결되고, 이 D플립플롭(32)의 출력측에는 출력되는 수평동기 신호가 버스트 록킹된 신호로 변환시키는 수평동기신호 발생회로(30)의 D플립플롭(33)이 연결된다.
한편, 상기 입력되는 수직동기신호(fv)의 라이징에지가 검출되는 수직동기신호 발생회로(40)의 제3에지검출부(41)의 출력측에는 더블 수평동기신호(2fH)가 6개 출력되는 동안 수직동기 신호가 발생되는 수직동기신호 발생회로(40)의 카운터기(42)가 연결되고, 이 카운터기(42)의 출력측에는 출력되는 수직동기신호가 버스트 록킹되도록 하는 수직동기신호 발생회로(40)의 D플립플롭(43)이 연결된다.
이때, 상기 더블수평동기신호 발생회로(20), 수평동기신호 발생회로(30), 수직동기신호 발생회로(40)의 출력측에는 출력되는 더블수평동기신호(2fH'), 수평동기신호(fH'), 수직동기신호(fv')의 위상을 정렬하기 위한 D플립플롭(50)이 연결된다.
제2도는 이 발명에 따른 표준 영상신호를 위한 동기신호 재발생회로의 동작상태를 나타낸 타이밍도로서, 그 동작상태가 상세하게 도시되어 있다.
이와 같이 구성된 이 발명의 일실시예를 제1도를 참조하여 설명한다.
입력되는 수직동기신호(fv)는 수평동기신호 재발생회로(10)의 제 1에지검출부(11)에 의하여 라이징에지가 검출되고, 상기 수직동기 신호(fv)의 라이징에지가 검출된 후에는 입력되는 수평동기신호(fH)가 수평동기신호 재발생회로(10)의 카운터기(12)에 의하여 카운팅된다. 여기서, 상기 카운팅 수가 256이면 카운터기(12)의 출력신호가 출력된다. 그리고 상기 카운터기(12)에서 출력되는 신호는 수평동기신호 발생회로(30)의 제2에지검출부(13)에 의하여 신호의 라이징에지가 검출된다. 4배의 버스트 록킹신호(4fsc)가 455로 분주되면, 상기 더블수평동기신호발생회로(20)의 노아게이트(21)는 저신호로 출력된다.
상기 노아게이트(21)의 출력신호에 따라 더블수평동기신호 발생회로(20)의 분주기(22)는 입력되는 4배의 버스트 록킹신호(4fsc)가 455개 세어지는 동안 1사이클이 이루어지도록 출력된다. 이때 상기 분주기(22)에서 출력되는 신호는 D플립플롭(23)에 의하여 1클럭 지연되고 버스트 록킹되어 출력된다. 즉, 상기 D플립플롭(23)에서 출력되는 신호는 Y/C 처리장치 또는 Y/C인터폴레이션에서 사용되는 더블수평동기신호(2f'H)이다. 또한, 수평동기신호 발생회로(30)의 제2에지검출부(13)에서출력되는 신호는 수평동기신호 발생회로(30)의 D플립플롭(31),(32)에 인가되어 1클럭지연되고, 여기서 1클럭 지연된 신호는 수평동기신호 발생회로(30)의 D플립플롭(33)에 의하여 버스트 록킹된 신호로 출력된다. 상기 D플립플롭(33)에서 출력되는 신호는 Y/C 처리장치 및 Y/C 인터폴레이션에서 사용되는 수평동기신호이다.
한편, 상기 더블수평동기신호 발생회로(20)의 반전출력신호
Figure kpo00001
에 의하여 구동되어 입력되는 수직동기신호(fv)의 라이징에지가 수직동기신호 발생회로(40)의 제 3에지검출부(41)에 의하여 검출되고, 상기 수직동기신호의 라이징에지가 검출된 후에는 제3에지검출부(41)에서 출력되는 신호가 상기 수직동기신호 발생회로(40)의 카운터기(42)에 의하여 카운팅된다. 이때 상기 카운터기(42)는 카운팅된 수가 6이 되는 시점에서 출력신호가 반전되고, 상기 반전된 출력신호는 D플립플롭(43)에 의하여 지연된 후 출력된다.
상기 D플립플롭(43)에서 출력되는 신호는 버스트 록킹된 수직동기신호(fv)이다.
그리고 상기 수평동기신호(f'H), 더블수평동기신호(2f'H), 수직동기신호(fv')는 D플립플롭(50)에 의하여 위상이 정형된 후 라인 록킹신호와 동일한 버스트 록킹신호가 출력된다.
상기 설명한 과정을 제2도를 참조하여 상세하게 설명하면, 제2도 (a), 제2도 (b)에서 나타낸 바와 같이 수평동기신호(fH)와 수직동기신호(fv)가 입력되면, 입력되는 수직동기신호(fv)의 라이징에지가 제1도의 수평동기신호 재발생회로(10)의 제1에지검출부(11)에 의하여 검출되고, 입력되는 수평동기신호(fH)의 256개의 라이징에지가 수평동기신호 재발생회로(10)의 카운터기(12)에 의하여 카운팅된다.
그리고, 상기 카운터기(12)에서는 입력되는 수평동기신호의 256번째의 라이징에지 검출후 제2도 (d)와 같이 고신호로 출력된다. 이때, 상기 카운터기(12)에서 출력되는 제2도의 (d)신호의 라이징에지는 제2도의 (e)에서 나타낸 바와 같이 입력되는 4배의 버스트 록킹신호(4fsc)가 라이징되는 시점에서 검출된다.
그리고, 입력되는 제2도의 (e)신호인 4배의 버스트 록킹신호(4fsc)에 의하여 구동되고, 더블수평동기신호 발생회로(20)의 노아게이트(21)의 출력신호인 제2도의 (f)신호를 기준으로 하여 4배의 버스트 록킹신호가 455로 분주되어 더블수평동기신호 발생회로(20)의 분주기(22)로부터 제2도의 (b)신호가 출력된다. 상기 더블수평동기신호 발생회로(20)의 분주기(22)로부터 출력되는 제 2도의 (g)신호는 더블수평동기신호 발생회로(20)의 D플립플롭(23)에 의하여 1클럭 지연되고, 버스트 록킹된 제2도의 (H)신호로 출력된다.
또한, 수평동기신호 재발생회로(10)에서 출력되는 제2도의 D신호는 수평동기신호 발생회로(30)의 D플립플롭(31),(32)에 의하여 2클럭 지연된 후 제2도의 (M)의 신호로 수평동기신호 발생회로(30)의 D플립플롭(33)에 인가된다. 즉 상기 D플립플롭(32)에서 출력되는 제2도의 (M) 신호는 수평동기신호 발생회로(30)의 D플립플롭(33)에 의하여 버스트 록킹된 신호로 변환되어 제2도의 (N)신호로 출력되고, 상기 D플립플롭(33)에서 출력되는 제2도의 (N)신호는 D플립플롭(50)에 의하여 위상이 정형된 후 라인 록킹된 신호와 동일한 수평동기신호가 출력된다.
한편, 상기 제2도의(H)신호로 출력되는 더블수평동기신호
Figure kpo00002
에 의하여 구동되고, 입력되는 제2도의 (B)신호인 수직동기신호(fv)의 라이징에지가 수직동기신호 발생회로(40)의 제3에지검출부(41)에 의하여 검출된 후 제2도의 (P)신호로 출력된다. 이때 상기 제2도의 (P)신호로 출력되는 제3에지검출부(41)의 수직동기신호의 라이징 에지는 수직동기신호 발생회로(40)의 카운터기(42)에 의하여 2fH를 6개 카운팅한 후 제 2도의(Q)신호로 출력된다.
여기서, 상기 카운터기(42)는 입력되는 수직동기신호의 라이징에지를 6까지 카운팅한 후 출력된다. 상기 수직동기신호 발생회로(40)의 카운터기(42)에서 출력된는 제2도의(Q)신호는 수직동기신호 발생회로(40)의 D플립플롭(43)에 의하여 버스트 록킹된 후 수직동기신호인 제2도 (R)신호로 출력된다. 이때 상기 더블수평동기신호 발생회로(20), 수평동기신호 발생회로(30), 수직동기신호 발생회로(40)로부터 출력되는 동기신호(fH'),(2f'H),(fv')는 플립플롭(50)에 의하여 위상이 정형된 후 라인 록킹과 동시에 버스트 록킹된 수평동기신호, 수직동기신호, 더블수평동기신호가 출력된다.
이상에서 본 바와 같이 이 발명은 입력되는 수평동기신호와 수직동기신호와 4배의 버스트 록킹신호로부터 라인록킹되고 동시에 버스트 록킹신호의 동기신호로 발생되어 모든 디지탈 영상처리시스템에 용이하게 할 수 있으며, 또한 입력되는 신호가 표준신호 또는 비표준신호와 무관하게 항상 라인록킹과 동시에 비스트 록킹된 동기신호가 출력되어 라인록킹신호가 버스트 록킹신호로 전환되는 샘플비 변환회로가 제거된다.
따라서, 전체 시스템의 크기가 최소화 및 최경량화시킬 수 있는 효과가 있다.

Claims (1)

  1. 입력되는 수평동기신호와 수직동기신호에 따라 구동되고, 수직동기신호의 상승에지를검출하는 제1에지검출부와, 상기 제1에지검출부의 출력단에 접속되고 안정된 기준수평동기신호를 찾기위해 입력되는 수평동기신호를 카운팅하는 카운터와, 상기 카운터의 출력단에 접속되어 카운터의 카운팅값이 256로될때까지 입력되는 수평동기신호 재발생회로의 제2에지 검출부의 출력단에 접속되어 상기 회로에서 출력되는 신호와 외부로부터 입력되는 4배의 버스트 락킹신호가 455로 분주되어 나타나는 캐리어신호를 조합하는 노아게이트와, 상기 노아게이트의 출력단에 연결되어 이 노아게이트의 출력신호에 따라 구동되고, 외부포부터입력되는 4배의 버스트 록킹신호를 455로 분주하는 분주기와, 상기 분주기의출력단에 열결되어 분주기를 통하여 출력되는 신호를 버스트 록킹하기 위한 D플립플롭으로 구성된 더블수평동기신호 발생회로와 ; 상기 더블수평동기신호 발생신호의 출력단과 수평동기신호 재발생회로의 출력단 사이에 공통으로 접속되며, 적어도 하나이상의 D플립플롭으로 구성된 수평동기신호 발생회로와 ; 외부로부터 입력되는 수직동기신호의 상승에지가 검출되고, 반전된 더블수평동기신호를 카운팅하는 카운터와, 상기 카운터의 출력단에 접속되어 카운터에서 카운팅된 수가 6이 되는 경우 출력되는 신호가 버스트 록킹신호로 출력시키는 D플립플롭으로 구성된 수직동기신호 발생회로를 각각 구비하여, 버스트록킹신호와 라인 록킹신호의 위상이 일치하는 수평동기신호와, 수직동기신호와, 더블수평동기신호를 직접 발생함을 특징으로하는 표준영상신호를 위한 동기신호 재발생회로.
KR1019910001823A 1991-01-31 1991-01-31 표준 영상신호를 위한 동기신호 재발생회로 KR930011431B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910001823A KR930011431B1 (ko) 1991-01-31 1991-01-31 표준 영상신호를 위한 동기신호 재발생회로
JP4014267A JPH0775422B2 (ja) 1991-01-31 1992-01-29 標準映像信号のための同期信号再発生回路
US07/828,758 US5402243A (en) 1991-01-31 1992-01-31 Regenerating circuit of synchronizing signals for standard video signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910001823A KR930011431B1 (ko) 1991-01-31 1991-01-31 표준 영상신호를 위한 동기신호 재발생회로

Publications (2)

Publication Number Publication Date
KR920015331A KR920015331A (ko) 1992-08-26
KR930011431B1 true KR930011431B1 (ko) 1993-12-06

Family

ID=19310674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910001823A KR930011431B1 (ko) 1991-01-31 1991-01-31 표준 영상신호를 위한 동기신호 재발생회로

Country Status (3)

Country Link
US (1) US5402243A (ko)
JP (1) JPH0775422B2 (ko)
KR (1) KR930011431B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7450117B2 (en) * 2002-09-16 2008-11-11 Lg Electronics Inc. Apparatus and method for restoring active signal and synchronous signal
US20050253793A1 (en) * 2004-05-11 2005-11-17 Liang-Chen Chien Driving method for a liquid crystal display
US9060704B2 (en) * 2008-11-04 2015-06-23 Sarcos Lc Method and device for wavelength shifted imaging
CN104151115B (zh) * 2014-08-05 2016-08-31 广州科律合成材料技术有限公司 一种易敏化复合乳化剂及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2556903B1 (fr) * 1983-12-15 1986-04-11 Telediffusion Fse Procede et circuits de regeneration d'instants significatifs d'un signal periodique
US4636861A (en) * 1985-04-01 1987-01-13 Rca Corporation Two-loop line deflection system
US4769704A (en) * 1985-06-04 1988-09-06 Matsushita Electric Industrial Co., Ltd. Synchronization signal generator
JPH0787596B2 (ja) * 1986-06-20 1995-09-20 株式会社日立製作所 信号処理回路
US5043813A (en) * 1990-03-26 1991-08-27 Thomson Consumer Electronics, Inc. Display locked timing signals for video processing

Also Published As

Publication number Publication date
JPH05103347A (ja) 1993-04-23
US5402243A (en) 1995-03-28
KR920015331A (ko) 1992-08-26
JPH0775422B2 (ja) 1995-08-09

Similar Documents

Publication Publication Date Title
US4870661A (en) Sample rate conversion system having interpolation function
JPH02143688A (ja) 異種ビデオ・フォーマット識別装置
KR930011431B1 (ko) 표준 영상신호를 위한 동기신호 재발생회로
US4231064A (en) Vertical synchronization circuit for a cathode-ray tube
US4858008A (en) Apparatus for the digital generation of vertical synchronizing and field identification signals
US4224639A (en) Digital synchronizing circuit
US4227214A (en) Digital processing vertical synchronization system for a television receiver set
EP0327228B1 (en) Sync pulse separation circuitry
CA1099403A (en) Vertical synchronizing signal detector for television video signal reception
JPH031760A (ja) 受信テレビジョン信号再生装置
US5534939A (en) Digital video clock generation system
EP0249987B1 (en) Vertical driving pulse generating circuit
KR940008850B1 (ko) 디지탈 영상처리 장치의 클럭 발생 회로
JPS6042664B2 (ja) 垂直同期装置
JPH04227164A (ja) 垂直同期信号分離回路
KR0169855B1 (ko) 트리거보드의 리셋신호제어장치
JPS61261973A (ja) フレーム同期パターン分離回路
JPS6174464A (ja) 垂直同期信号作成回路
KR910013933A (ko) 디지탈 텔레비젼 수상기의 메인클럭 발생방법 및 회로
JP2699370B2 (ja) Ｐｌｌ装置
JP3118809B2 (ja) 同期回路
KR940009585B1 (ko) 시간축 오차 보정장치의 제어신호 발생회로
JP2511481B2 (ja) 画像通信装置
JPH0522744A (ja) Ｐｌｌ回路
JPS6038911B2 (ja) 同期装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021129

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee