JPH0522744A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH0522744A JPH0522744A JP3176784A JP17678491A JPH0522744A JP H0522744 A JPH0522744 A JP H0522744A JP 3176784 A JP3176784 A JP 3176784A JP 17678491 A JP17678491 A JP 17678491A JP H0522744 A JPH0522744 A JP H0522744A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- pll circuit
- phase comparison
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】 方式の異なったビデオ信号でも１画素のアス
ペクト比を等しくしたクロックパルスを得ること。 【構成】 検出回路１０で入力ビデオ信号がＮＴＳＣ方
式かＰＡＬ方式かを検出し、この検出結果から電圧制御
発振器５０の発振周波数と位相比較用信号を発生するカ
ウンタ６０のカウント値を制御する。これによって、Ｎ
ＴＳＣ方式のビデオ信号でもＰＡＬ方式のビデオ信号で
も水平同期信号と同期し、１画素のアスペクト比を等し
くするクロックパルスを得ることができる。
ペクト比を等しくしたクロックパルスを得ること。 【構成】 検出回路１０で入力ビデオ信号がＮＴＳＣ方
式かＰＡＬ方式かを検出し、この検出結果から電圧制御
発振器５０の発振周波数と位相比較用信号を発生するカ
ウンタ６０のカウント値を制御する。これによって、Ｎ
ＴＳＣ方式のビデオ信号でもＰＡＬ方式のビデオ信号で
も水平同期信号と同期し、１画素のアスペクト比を等し
くするクロックパルスを得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、ビデオ装置等に適用す
るＰＬＬ回路に関する。
るＰＬＬ回路に関する。
【０００２】
【従来の技術】従来、ビデオ信号をデジタル信号に変換
し画像メモリに記憶するとき、サンプリングする位置を
一定にするために水平同期信号と、サンプリングクロッ
クをカウントして作った位相比較用信号とを位相比較
し、この位相誤差を基に電圧制御発振器を制御してＰＬ
Ｌ回路を構成し、水平同期信号に同期したクロックパル
スを得ていた。
し画像メモリに記憶するとき、サンプリングする位置を
一定にするために水平同期信号と、サンプリングクロッ
クをカウントして作った位相比較用信号とを位相比較
し、この位相誤差を基に電圧制御発振器を制御してＰＬ
Ｌ回路を構成し、水平同期信号に同期したクロックパル
スを得ていた。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
例では、方式が異なるビデオ信号が入力された場合、サ
ンプリングした１画素のアスペクト比が合わない。この
アスペクト比を合わせるためにはクロックパルスの発振
周波数を変更しなければならず、回路定数の変更、及び
位相比較用信号を作るカウンタのカウント数の変更をし
なければならない。
例では、方式が異なるビデオ信号が入力された場合、サ
ンプリングした１画素のアスペクト比が合わない。この
アスペクト比を合わせるためにはクロックパルスの発振
周波数を変更しなければならず、回路定数の変更、及び
位相比較用信号を作るカウンタのカウント数の変更をし
なければならない。
【０００４】そこで本発明の目的は以上のような問題を
解消したＰＬＬ回路を提供することにある。
解消したＰＬＬ回路を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
本発明は入力ビデオ信号の水平同期信号を分離する分離
手段と、該分離手段によって分離した水平同期信号と位
相比較用信号とを位相比較する位相比較手段と、該位相
比較手段によって得られた位相誤差に基づいて発振周波
数を制御する発振手段と、該発振手段からのクロックを
カウントして前記位相比較用信号を発生するカウント手
段と、入力されたビデオ信号の方式を検出し、当該検出
結果から前記発振手段が入力水平同期信号に同期した必
要なクロックパルスを発生するように、前記発振手段と
前記カウント手段とを制御する手段とを具えたことを特
徴とする。
本発明は入力ビデオ信号の水平同期信号を分離する分離
手段と、該分離手段によって分離した水平同期信号と位
相比較用信号とを位相比較する位相比較手段と、該位相
比較手段によって得られた位相誤差に基づいて発振周波
数を制御する発振手段と、該発振手段からのクロックを
カウントして前記位相比較用信号を発生するカウント手
段と、入力されたビデオ信号の方式を検出し、当該検出
結果から前記発振手段が入力水平同期信号に同期した必
要なクロックパルスを発生するように、前記発振手段と
前記カウント手段とを制御する手段とを具えたことを特
徴とする。
【０００６】
【作用】本発明によれば、入力信号が例えばＮＴＳＣ方
式かＰＡＬ方式かを検出し、この検出結果に基づいてＰ
ＬＬ回路を構成する発振器の発振周波数の中心値と位相
比較用信号を作るカウンタのカウント値を切り換える。
式かＰＡＬ方式かを検出し、この検出結果に基づいてＰ
ＬＬ回路を構成する発振器の発振周波数の中心値と位相
比較用信号を作るカウンタのカウント値を切り換える。
【０００７】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【０００８】図１は本発明の１実施例を示すブロック図
である。１０は入力信号がＮＴＳＣ方式かＰＡＬ方式か
を検出する検出回路、２０は入力信号から水平同期信号
を分離する同期分離回路、３０は２つの入力信号の位相
を比較し位相誤差信号を出力する位相比較回路、４０は
ローパスフィルタ、５０は電圧制御発振回路、６０は入
力したクロックをカウントし位相比較用信号を発生する
カウンタである。
である。１０は入力信号がＮＴＳＣ方式かＰＡＬ方式か
を検出する検出回路、２０は入力信号から水平同期信号
を分離する同期分離回路、３０は２つの入力信号の位相
を比較し位相誤差信号を出力する位相比較回路、４０は
ローパスフィルタ、５０は電圧制御発振回路、６０は入
力したクロックをカウントし位相比較用信号を発生する
カウンタである。
【０００９】以下動作を順を追って説明する。入力した
コンポジットビデオ信号は１０のＮＴＳＣ／ＰＡＬ検出
回路においてバースト信号を３．５８ＭＨｚと４．４３
ＭＨｚの狭帯域のフィルタに通し、そのエンベロープか
らＮＴＳＣ方式かＰＡＬ方式かの検出を行ない、この検
出結果からコントロール信号が５０の電圧制御発振回路
と６０のカウンタに送られる。又、入力したビデオ信号
から２０の同期分離回路に於いて水平同期信号が分離さ
れる。
コンポジットビデオ信号は１０のＮＴＳＣ／ＰＡＬ検出
回路においてバースト信号を３．５８ＭＨｚと４．４３
ＭＨｚの狭帯域のフィルタに通し、そのエンベロープか
らＮＴＳＣ方式かＰＡＬ方式かの検出を行ない、この検
出結果からコントロール信号が５０の電圧制御発振回路
と６０のカウンタに送られる。又、入力したビデオ信号
から２０の同期分離回路に於いて水平同期信号が分離さ
れる。
【００１０】３０の位相比較器、４０のローパスフィル
タ、５０の電圧制御発振回路、６０のカウンタでＰＬＬ
回路を構成しており、検出回路１０からのＰＡＬ／ＮＴ
ＳＣコントロール信号によって電圧制御発振器５０は中
心周波数をＮＴＳＣ方式の場合１２．２７ＭＨｚ、ＰＡ
Ｌ方式の場合１４．７５ＭＨｚとし、６０のカウンタで
はＮＴＳＣ方式で９１０カウント、ＰＡＬ方式では９４
４カウントして位相比較用の信号を発生する（この値は
１画素のアスペクト比を１：１にするときの数値）。
タ、５０の電圧制御発振回路、６０のカウンタでＰＬＬ
回路を構成しており、検出回路１０からのＰＡＬ／ＮＴ
ＳＣコントロール信号によって電圧制御発振器５０は中
心周波数をＮＴＳＣ方式の場合１２．２７ＭＨｚ、ＰＡ
Ｌ方式の場合１４．７５ＭＨｚとし、６０のカウンタで
はＮＴＳＣ方式で９１０カウント、ＰＡＬ方式では９４
４カウントして位相比較用の信号を発生する（この値は
１画素のアスペクト比を１：１にするときの数値）。
【００１１】３０の位相比較器に於いては入力された同
期分離回路２０からの水平同期信号とカウンタ６０から
の位相比較用信号とを位相比較して位相誤差信号を４０
のローパスフィルタに送り、このローパスフィルタ４０
の出力が５０の電圧制御発振器を制御して水平同期信号
に同期したクロックパルスを得る。
期分離回路２０からの水平同期信号とカウンタ６０から
の位相比較用信号とを位相比較して位相誤差信号を４０
のローパスフィルタに送り、このローパスフィルタ４０
の出力が５０の電圧制御発振器を制御して水平同期信号
に同期したクロックパルスを得る。
【００１２】
【発明の効果】以上説明したように、入力信号のビデオ
信号方式を検出し、この検出結果から電圧制御発振器の
発振周波数と位相比較用信号を発生するカウンタのカウ
ント値を制御することにより例えばＮＴＳＣ方式のビデ
オ信号でもＰＡＬ方式のビデオ信号でも水平同期信号と
同期し、１画素のアスペクト比を等しくするクロックパ
ルスを得ることができるＰＬＬ回路が得られる。このク
ロックパルスでサンプリングした画像データは例えばＮ
ＴＳＣ方式でもＰＡＬ方式でも画像サイズが異なるだけ
で１画素のアスペクト比を等しくしてあるため、この画
像データを計算機上等で処理するとき、１画素のアスペ
クト比を気にせずに同様の処理を行うことができるとい
う効果がある。
信号方式を検出し、この検出結果から電圧制御発振器の
発振周波数と位相比較用信号を発生するカウンタのカウ
ント値を制御することにより例えばＮＴＳＣ方式のビデ
オ信号でもＰＡＬ方式のビデオ信号でも水平同期信号と
同期し、１画素のアスペクト比を等しくするクロックパ
ルスを得ることができるＰＬＬ回路が得られる。このク
ロックパルスでサンプリングした画像データは例えばＮ
ＴＳＣ方式でもＰＡＬ方式でも画像サイズが異なるだけ
で１画素のアスペクト比を等しくしてあるため、この画
像データを計算機上等で処理するとき、１画素のアスペ
クト比を気にせずに同様の処理を行うことができるとい
う効果がある。
【図１】本発明実施例のブロック図である。
１０ 検出回路 ２０ 同期分離回路 ３０ 位相比較器 ５０ 電圧制御発振器 ６０ カウンタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/95 Ｚ 7205−5Ｃ 9/45 Ｌ 8942−5Ｃ
Claims (1)
- 【特許請求の範囲】 【請求項１】 入力ビデオ信号の水平同期信号を分離す
る分離手段と、該分離手段によって分離した水平同期信
号と位相比較用信号とを位相比較する位相比較手段と、
該位相比較手段によって得られた位相誤差に基づいて発
振周波数を制御する発振手段と、該発振手段からのクロ
ックをカウントして前記位相比較用信号を発生するカウ
ント手段と、入力されたビデオ信号の方式を検出し、当
該検出結果から前記発振手段が入力水平同期信号に同期
した必要なクロックパルスを発生するように、前記発振
手段と前記カウント手段とを制御する手段とを具えたこ
とを特徴とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176784A JPH0522744A (ja) | 1991-07-17 | 1991-07-17 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176784A JPH0522744A (ja) | 1991-07-17 | 1991-07-17 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0522744A true JPH0522744A (ja) | 1993-01-29 |
Family
ID=16019790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3176784A Pending JPH0522744A (ja) | 1991-07-17 | 1991-07-17 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0522744A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100782802B1 (ko) * | 2001-05-21 | 2007-12-06 | 삼성전자주식회사 | 영상신호 흔들림 보정 장치 |
-
1991
- 1991-07-17 JP JP3176784A patent/JPH0522744A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100782802B1 (ko) * | 2001-05-21 | 2007-12-06 | 삼성전자주식회사 | 영상신호 흔들림 보정 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU611696B2 (en) | Clock signal generation system | |
| JPH08116470A (ja) | 映像信号取り込み装置 | |
| JPH0522744A (ja) | Ｐｌｌ回路 | |
| JPH05219405A (ja) | 映像信号処理回路 | |
| KR930011431B1 (ko) | 표준 영상신호를 위한 동기신호 재발생회로 | |
| US5534939A (en) | Digital video clock generation system | |
| JPS6170861A (ja) | 水平同期検出回路 | |
| JP3070053B2 (ja) | デジタルｐｌｌ回路 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| EP0842579A1 (en) | Method and apparatus for digitizing video signals especially for flat panel lcd displays | |
| JP2661300B2 (ja) | 画像標本化クロックの制御方法 | |
| JPS61261973A (ja) | フレーム同期パターン分離回路 | |
| JPH10285427A (ja) | 垂直同期回路 | |
| JP2933349B2 (ja) | データ信号復調装置 | |
| JP2696910B2 (ja) | 水平同期回路 | |
| JP3541628B2 (ja) | スーパーインポーズ装置 | |
| JP2000092373A (ja) | カメラシステムおよびその制御方法 | |
| JP3024724B2 (ja) | スキュー検出回路 | |
| JPH05252438A (ja) | 映像信号サンプリング制御回路 | |
| JPH07105897B2 (ja) | 垂直同期信号作成回路 | |
| JPH04354267A (ja) | 衛星放送利用の同報通信における画像系同期信号の分離方式 | |
| JPH0335675A (ja) | ビデオ信号のｐｌｌ回路 | |
| JPH0686134A (ja) | 撮像装置 |