JP2933349B2 - データ信号復調装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はビデオフロッピー再生装置に用いて好適なデ
ータ信号復調装置に関する。

［従来の技術］ 第15図は、特願平１−76324号として本出願人が先に
提案した従来のデータ信号復調装置の一例の構成を示す
ブロック図である。

モータ１により回転されるディスク２がヘッド３によ
り再生される。ヘッド３より出力された再生信号はプリ
アンプ４により増幅され、ハイパスフィルタ（HPF）
５、ローパスフィルタ（LPF）８、同調アンプ10に、そ
れぞれ入力される。

ハイパスフィルタ５は入力信号からFM輝度信号成分を
分離する。ハイパスフィルタ５により分離されたFM輝度
信号は信号処理回路６に入力され、復調、処理された
後、エンコーダ７に出力される。同様に、ローパスフィ
ルタ８により分離されたFM色信号が信号処理回路９に入
力され、復調、処理され、エンコーダ７に出力される。
エンコーダ７は輝度信号と色信号を加算して、複合映像
信号として図示せぬ回路に出力する。

一方、同調アンプ10は、入力信号のうち、DPSK信号周
波数成分に同調し、これを分離し、増幅する。同調アン
プ10の出力（第16図Ｂ）はエンベロープ検波回路11に入
力され、そのエンベロープが検波される。DPSK信号は、
例えばデータが4Hごとに変化しているような場合には、
水平同期信号（第16図Ａ）と比較して明かなように、4H
毎にその位相が変化するので、そのエンベロープも、4H
毎に変化する。この変化点が変化点検出回路12により検
出される。変化点検出回路12の検出出力（第16図Ｃ）は
復調データ生成回路13に入力される。復調データ生成回
路13は、例えばフリッププロップからなり、変化点検出
回路12の出力によりトリガされる。その結果、変化点が
発生する毎に極性が反転するDPSK復調データ（第16図
Ｄ）が復調データ生成回路13により生成される。

信号処理回路６の出力は、同期分離回路14に入力さ
れ、同期分離回路14は垂直同期信号を分離する。モノマ
ルチバイブレータ15はその垂直同期信号によりトリガさ
れ、リセットパルスを発生する。復調データ生成回路13
を構成するフリップフロップはこのリセットパルスによ
りリセットされる。

［発明が解決しようとする課題］ 従来の装置はこのように、DPSK信号のエンベロープの
変化点を検出し、変化点に対応してフリップフロップを
トリガして、DPSK復調データを生成するようにしてい
た。その結果、DPSK信号（第16図Ｅ）にドロップアウト
があると、このドロップアウトに対応する変化点が検出
され（第16図Ｆ）、誤った復調が行なわれる問題点があ
った（第16図Ｇ）。

本発明はこのような状況に鑑みてなされたもので、ド
ロップアウトに影響されずに、DPSK信号を正しく復調す
ることができるようにするものである。

［課題を解決するための手段］ 本発明のデータ信号復調装置は、入力信号からDPSK信
号を分離するDPSK分離回路と、DPSK分離回路の出力のエ
ンベロープを検波するエンベロープ検波回路と、エンベ
ロープ検波回路の出力の変化点を検出する変化点検出回
路と、変化点検出回路の出力に対応してDPSK信号の復調
データを生成する復調データ生成回路と、入力信号から
映像信号を分離する映像信号分離回路と、映像信号分離
回路の出力から同期信号を分離する同期分離回路と、同
期分離回路の出力に同期して、所定の範囲を示すゲート
信号を発生する範囲設定回路と、変化点検出回路の出力
を範囲設定回路の出力でゲートし、異常な変化点を検出
するゲート回路と、ゲート回路の出力に対応して補正デ
ータを生成する補正データ生成回路と、補正データ生成
回路の出力と復調データ生成回路の出力を合成する合成
回路とを備えることを特徴とする。

［作用］ 上記構成のデータ信号復調装置においては、DPSK信号
にドロップアウト等により異常な変化点が発生すると、
補正データが生成され、復調データと合成される。

従って、ドロップアウト等に影響されずにDPSK信号を
復調することができる。

［実施例］ 第１図は本発明のデータ信号復調装置の一実施例の構
成を示すブロック図であり、第15図における場合と対応
する部分には同一の符号を付してあり、繰り返しになる
ので、その説明は適宜省略する。

本実施例においては、信号処理回路６（映像信号分離
回路）が分離、出力する映像信号（輝度信号）から、同
期分離回路14により分離された水平同期信号が、モノマ
ルチバイブレータ15が出力するリセットパルスととも
に、範囲設定回路21に供給されている。範囲設定回路21
は２つの入力から所定の範囲を示す信号を生成し、アン
ドゲート22（ゲート回路）の一方の入力に出力する。ア
ンドゲート22の他方の入力には、変化点検出回路12の出
力が供給されている。アンドゲート22の出力はＤ型フリ
ップフロップ23（補正データ生成回路）をトリガするよ
うになっている。Ｄ型フリップフロップ23の出力は排他
的論理和ゲート24（合成回路）に入力され、復調データ
生成回路13の出力と合成されるようになっている。Ｄ型
フリップフロップ23は、モノマルチバイブレータ23の出
力するリセットパルスによりリセットされる。

その他の構成は第15図における場合と同様である。

次に、第２図のタイミングチャートを参照してその動
作を説明する。

上述したように、変化点検出回路12は同調アンプ10の
出力（第２図Ｂ）に実際に位相の変化が発生したとき、
変化点検出出力（第２図Ｃ）を発生する。この変化点検
検出出力は、復調データ生成回路13に入力され、復調デ
ータ（第２図Ｄ）が生成される。

範囲設定回路21は、モノマルチバイブレータ15が１フ
ィールドに１回発生するリセットパルスと、同期分離回
路14が分離出力する水平同期信号（第２図Ａ）を基準と
して、DPSK信号の位相が変化する可能性のある4H毎のタ
イミングで、ゲートパルス（第２図Ｈ）を発生する。こ
のゲートパルスはアンドゲート22に入力される。

上述したように、変化点検出回路12は、DPSK信号（第
２図Ｅ）にドロップアウト等の異常な変化点が発生した
場合にも検出信号（第２図Ｆ）を発生する。また、復調
データ生成回路13はこの異常な変化点に対応する復調デ
ータ（第２図Ｇ）を生成する。

アンドゲート22には、範囲設定回路21が出力するゲー
トパルスと、変化点検出回路12が出力する変化点検出出
力が入力されており、アンドゲート22はドロップアウト
等に起因して発生した変化点検出出力のみを通過させる
（第２図Ｉ）。

Ｄ型フリップフロップ23はアンドゲート22の出力によ
りトリガされ、補正データ（第２図Ｊ）を生成する。こ
の補正データは排他的論理和ゲート24に入力され、復調
データ生成回路13が出力する復調データとの排他的論理
和が演算される。この排他的論理和の結果（第２図Ｋ）
が最終的なDPSK復調データとして、出力される。

次に、範囲設定回路21の詳細についてさらに説明す
る。

第３図は範囲設定回路21の第１の実施例の構成を示し
ている。

本実施例の場合、範囲設定回路21が、縦続接続された
２つのＤ型フリップフロップ41,42により構成されてい
る。

フリップフロップ41は、水平同期信号（第１フィール
ドの水平同期信号：第４図Ｂ、第２フィールドの水平同
期信号：第４図Ｃ）によりトリガされる毎に出力（第４
図E,H）の極性を反転する。フリッププロップ42は、こ
のフリップフロップ41の出力によりトリガされるので、
その出力（第４図F,I,G,J）は、4Hの周期を有すること
になる。フリップフロップ41,42は両方とも、モノマル
チバイブレータ15の出力（第４図Ｄ）により１フィール
ドに１回、リセットされる。

第５図は範囲設定回路21の第２の実施例の構成を示し
ている。

本実施例の場合、範囲設定回路21が、Ｄ型フリップフ
ロップ51と、その出力を積分する抵抗52とコンデンサ53
よりなる積分回路と、積分回路の出力を波形整形するシ
ュミット回路54により構成されている。

すなわち、この実施例の場合、フリップフロップ51が
水平同期信号（第６図B,C）によりトリガされて、その
出力が、抵抗52、コンデンサ53およびシュミット回路54
よりなる遅延回路により遅延されるので（第６図E,F）
周期が2Hのゲートパルスが生成される。

DPSK信号はその位相が4Hの整数倍毎に変化される場合
と、2Hの整数倍毎に変化される場合、さらに、周期が途
中で2Hの整数倍または4Hの整数倍に変化する場合があ
る。この実施例は、2Hの整数倍毎に変化するDPSK信号を
復調する場合に用いられる。

第７図は、DPSK信号の位相変化の周期が途中で4Hの整
数倍または2Hの整数倍に変化する場合の範囲設定回路21
の一実施例の構成を示している。

本実施例の場合、第３図および第５図の実施例が組み
合わされた構成となっている。

すなわち、フリップフロップ41と42よりなる回路の出
力がスイッチ63の一方の入力に供給されている。また、
フリップフロップ41（51）、抵抗52、コンデンサ53、シ
ュミット回路54よりなる回路の出力が、スイッチ63の他
方の入力に供給されている。

このスイッチ63を切替えるために、カウンタ61とコン
パレータ62が設けられている。

カウンタ61はシュミット回路54の出力をカウントし、
そのカウント値をコンパレータ62に出力している。コン
パレータ62はカウンタ61のカウント値Ａを所定の基準値
Ｂと比較し、カウント値Ａが基準値Ｂ以下であるとき、
スイッチ63を図中下側に、カウント値Ａが基準値Ｂより
大きいとき、図中上側に、それぞれ切替える。スイッチ
63の出力が、インバータ64を介して出力される。

従って、ゲートパルスの周期は2Hまたは4Hに所定のタ
イミングで切替えられる（第８図Ｅ乃至Ｈ）。

第９図は範囲設定回路21のさらに他の実施例の構成を
示している。

本実施例においては、２段のＤ型フリップフロップ7
1,72の出力（第10図Ｅ）によりモノマルチバイブレータ
73がトリガされ、その出力（第10図Ｆ）により次段のモ
ノマルチバイブレータ74がトリガされるようになってい
る。そして、モノマルチバイブレータ74の出力（第10図
Ｇ）が、インバータ75により反転されて出力される（第
10図Ｈ）。

従って、この実施例の場合も、周期が4Hのゲートパル
スが生成される。

一方、第11図の実施例においては、１段のＤ型フリッ
プフロップ81の出力（第12図Ｅ）によりモノマルチバイ
ブレータ82がトリガされ、その出力（第12図Ｆ）により
次段のモノマルチバイブレータ83がトリガされるように
なっている。そして、モノマルチバイブレータ83の出力
（第12図Ｇ）が、インバータ84により反転されて出力さ
れる（第12図Ｈ）。

従って、この実施例の場合も、周期が2Hのゲートパル
スが生成される。

第13図は、DPSK信号の位相変化の周期が途中で4Hまた
は2Hに変化する場合の範囲設定回路21の他の実施例の構
成を示している。

本実施例の場合、第９図および第11図の実施例が組み
合された構成となっている。

すなわち、フリップフロップ71,72、モノモルチバイ
ブレータ73,74よりなる回路の出力がスイッチ93の一方
の入力に供給されている。また、フリップフロップ71
（81）、モノマルチバイブレータ82,83よりなる回路の
出力が、スイッチ93の他方の入力に供給されている。

このスイッチ93を切替えるために、カウンタ91とコン
パレータ92が設けられている。

カウンタ91はフリップフロップ71の出力をカウント
し、そのカウント値をコンパレータ92に出力している。
コンパレータ92はカウンタ91のカウント値Ａを所定の基
準値Ｂと比較し、カウント値Ａが基準値Ｂ以下であると
き、スイッチ93を図中下側に、カウント値Ａが基準値Ｂ
より大きいとき、図中上側に、それぞれ切替える。スイ
ッチ93の出力が、インバータ75（84）を介して出力され
る。

従って、ゲートパルスの周期は2Hまたは4Hに所定のタ
イミングで切替えられる（第14図Ｌ）。

［発明の効果］ 以上のように、本発明のデータ信号復調装置によれ
ば、DPSK信号のエンベロープに異常な変化点が発生した
場合、補正データを生成し、復調データと合成するよう
にしたので、ドロップアウト等に影響されずに、DPSK信
号を復調することが可能になる。

【図面の簡単な説明】

第１図は本発明のデータ信号復調装置の一実施例の構成
を示すブロック図、第２図は第１図の実施例の動作を説
明するタイミングチャート、第３図、第５図、第７図、
第９図、第11図、および第13図は、第１図における範囲
設定回路の一実施例の構成を示すブロック図、第４図は
第３図の実施例の動作を説明するタイミングチャート、
第６図は第５図の実施例の動作を説明するタイミングチ
ャート、、第８図は第７図の実施例の動作を説明するタ
イミングチャート、第10図は第９図の実施例の動作を説
明するタイミングチャート、第12図は第11図の実施例の
動作を説明するタイミングチャート、第14図は第13図の
実施例の動作を説明するタイミングチャート、第15図は
従来のデータ信号復調装置の一例の構成を示すブロック
図、第16図は第15図の例の動作を説明するタイミングチ
ャートである。 ６……信号処理回路（映像信号分離回路）、10……同調
アンプ、11……エンベロープ検波回路、12……変化点検
出回路、13……復調データ生成回路、14……同期分離回
路、21……範囲設定回路、22……アンドゲート（ゲート
回路）、23……Ｄ型フリップフロップ（補正データ生成
回路）、24……排他的論理和ゲート（合成回路）。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力信号からDPSK信号を分離するDPSK分離
   回路と、 前記DPSK分離回路の出力のエンベロープを検波するエン
   ベロープ検波回路と、 前記エンベロープ検波回路の出力の変化点を検出する変
   化点検出回路と、 前記変化点検出回路の出力に対応してDPSK信号を復調デ
   ータを生成する復調データ生成回路と、 入力信号から映像信号を分離する映像信号分離回路と、 前記映像信号分離回路の出力から同期信号を分離する同
   期分離回路と、 前記同期分離回路の出力に同期して、所定の範囲を示す
   ゲート信号を発生する範囲設定回路と、 前記変化点検出回路の出力を前記範囲設定回路の出力で
   ゲートし、異常な変化点を検出するゲート回路と、 前記ゲート回路の出力に対応して補正データを生成する
   補正データ生成回路と、 前記補正データ生成回路の出力と前記復調データ生成回
   路の出力を合成する合成回路とを備えることを特徴とす
   るデータ信号復調装置。