JPH05103347A - 標準映像信号のための同期信号再発生回路 - Google Patents
標準映像信号のための同期信号再発生回路Info
- Publication number
- JPH05103347A JPH05103347A JP4014267A JP1426792A JPH05103347A JP H05103347 A JPH05103347 A JP H05103347A JP 4014267 A JP4014267 A JP 4014267A JP 1426792 A JP1426792 A JP 1426792A JP H05103347 A JPH05103347 A JP H05103347A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronizing signal
- horizontal synchronizing
- output
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Synchronizing For Television (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 システムが全体的に小形化及び低価となる標
準映像信号のための同期信号再発生回路を提供する。 【構成】 入力される水平同期信号ｆＨ、垂直同期信号
ｆＶ及び４倍のバーストロッキング信号４ｆＳＣから安
定された水平同期信号が再発生される手段１０と、水平
同期信号が再発生される手段１０の出力側に連結されて
出力される水平同期信号よりダブル水平同期信号が発生
される手段２０と、水平同期信号が再発生される手段１
０の出力側に連結されて出力される水平同期信号から水
平同期信号が発生される手段３０と、入力される垂直同
期信号ｆＶから垂直同期信号が再発生される手段４０
と、入力される水平同期信号ｆＨ、垂直同期信号ｆＶ及
びダブル水平同期信号の位相が同期されてラインロッキ
ングされた信号及びバーストロッキングされた信号が共
同に出力される出力手段５０とから成る。
準映像信号のための同期信号再発生回路を提供する。 【構成】 入力される水平同期信号ｆＨ、垂直同期信号
ｆＶ及び４倍のバーストロッキング信号４ｆＳＣから安
定された水平同期信号が再発生される手段１０と、水平
同期信号が再発生される手段１０の出力側に連結されて
出力される水平同期信号よりダブル水平同期信号が発生
される手段２０と、水平同期信号が再発生される手段１
０の出力側に連結されて出力される水平同期信号から水
平同期信号が発生される手段３０と、入力される垂直同
期信号ｆＶから垂直同期信号が再発生される手段４０
と、入力される水平同期信号ｆＨ、垂直同期信号ｆＶ及
びダブル水平同期信号の位相が同期されてラインロッキ
ングされた信号及びバーストロッキングされた信号が共
同に出力される出力手段５０とから成る。
Description
【０００１】
【産業上の利用分野】本発明はディジタル映像処理が可
能なすべてのシステムに関し、特にラインロッキングさ
れた同期信号からラインロッキング及びバーストロッキ
ングされたダブル水平同期信号、水平同期信号及び垂直
同期信号を再発生させることによりバーストロッキング
された標準映像信号をラインロッキングシステムで無理
なく使用されるようにする標準映像信号のための同期信
号再発生回路に関する。
能なすべてのシステムに関し、特にラインロッキングさ
れた同期信号からラインロッキング及びバーストロッキ
ングされたダブル水平同期信号、水平同期信号及び垂直
同期信号を再発生させることによりバーストロッキング
された標準映像信号をラインロッキングシステムで無理
なく使用されるようにする標準映像信号のための同期信
号再発生回路に関する。
【０００２】
【従来の技術】ビデオテープレコーダの信号のような非
標準信号の場合ディジタル映像処理システムではライン
ロッキングされた同期信号が基準信号となり、放送信号
のように下のような式を満足する標準映像信号の場合に
はバーストロッキングされた信号が基準信号となる。
標準信号の場合ディジタル映像処理システムではライン
ロッキングされた同期信号が基準信号となり、放送信号
のように下のような式を満足する標準映像信号の場合に
はバーストロッキングされた信号が基準信号となる。
【０００３】 ｆｓｃ＝（４５５／２）×（５２５／２）×ｆｖ ここで、ｆｓｃはバースト信号周波数で、ｆｖは垂直同
期信号周波数である。この時、上記放送信号のようにバ
ーストロッキングされた信号が基準信号となる標準映像
信号のディジタル映像処理システムから３次元ｙ／ｃ分
離のため櫛形濾波する場合にエラーが発生することを防
止するためにバーストロッキングされた信号が使用され
るが、実際にｙ／ｃ処理装置あるいはｙ／ｃ補間ではラ
インロッキングされた信号が基準信号で使用されるので
櫛形濾波するために基準信号で使用されたバーストロッ
キング信号がサンプル比変換回路によりラインロッキン
グされた信号で変換されなければならない。よってサン
プル比変換回路の追加によりシステムが大きくなる問題
点があった。
期信号周波数である。この時、上記放送信号のようにバ
ーストロッキングされた信号が基準信号となる標準映像
信号のディジタル映像処理システムから３次元ｙ／ｃ分
離のため櫛形濾波する場合にエラーが発生することを防
止するためにバーストロッキングされた信号が使用され
るが、実際にｙ／ｃ処理装置あるいはｙ／ｃ補間ではラ
インロッキングされた信号が基準信号で使用されるので
櫛形濾波するために基準信号で使用されたバーストロッ
キング信号がサンプル比変換回路によりラインロッキン
グされた信号で変換されなければならない。よってサン
プル比変換回路の追加によりシステムが大きくなる問題
点があった。
【０００４】
【発明が解決しようとする課題】本発明はこのような問
題点を解決するためのもので、本発明の目的はバースト
ロッキング信号とラインロッキング信号の位相が一致す
る水平同期信号、垂直同期信号及びダブル水平同期信号
が直接発生されてサンプル比変換回路が除去できること
により、システムが全体的に小形化及び低価となる標準
映像信号のための同期信号再発生回路を提供することに
ある。
題点を解決するためのもので、本発明の目的はバースト
ロッキング信号とラインロッキング信号の位相が一致す
る水平同期信号、垂直同期信号及びダブル水平同期信号
が直接発生されてサンプル比変換回路が除去できること
により、システムが全体的に小形化及び低価となる標準
映像信号のための同期信号再発生回路を提供することに
ある。
【０００５】
【課題を解決するための手段】このような目的を達成す
るための本発明の特徴は、バーストロッキングされた信
号が基準信号と処理されるｙ／ｃ分離のための櫛形濾波
処理装置と、ラインロッキングされた信号が基準信号と
処理されるｙ／ｃ処理装置及びｙ／ｃ補間装置とで構成
されるディジタル映像処理システムにおいて、入力され
る水平同期信号、垂直同期信号及び４倍のバーストロッ
キング信号から安定された水平同期信号が再発生される
手段と、上記水平同期信号が再発生される手段の出力側
に連結されて出力される水平同期信号よりダブル水平同
期信号が発生される手段と、上記水平同期信号が再発生
される手段の出力側に連結されて出力される水平同期信
号から水平同期信号が発生される手段と、上記入力され
る垂直同期信号から垂直同期信号が再発生される手段
と、上記入力される水平同期信号、垂直同期信号及びダ
ブル水平同期信号の位相が同期されてラインロッキング
された信号及びバーストロッキングされた信号が共同に
出力される出力手段から成る標準映像信号のための同期
信号再発生回路にある。
るための本発明の特徴は、バーストロッキングされた信
号が基準信号と処理されるｙ／ｃ分離のための櫛形濾波
処理装置と、ラインロッキングされた信号が基準信号と
処理されるｙ／ｃ処理装置及びｙ／ｃ補間装置とで構成
されるディジタル映像処理システムにおいて、入力され
る水平同期信号、垂直同期信号及び４倍のバーストロッ
キング信号から安定された水平同期信号が再発生される
手段と、上記水平同期信号が再発生される手段の出力側
に連結されて出力される水平同期信号よりダブル水平同
期信号が発生される手段と、上記水平同期信号が再発生
される手段の出力側に連結されて出力される水平同期信
号から水平同期信号が発生される手段と、上記入力され
る垂直同期信号から垂直同期信号が再発生される手段
と、上記入力される水平同期信号、垂直同期信号及びダ
ブル水平同期信号の位相が同期されてラインロッキング
された信号及びバーストロッキングされた信号が共同に
出力される出力手段から成る標準映像信号のための同期
信号再発生回路にある。
【０００６】
【実施例】以下、本発明の一実施例を添付図面により詳
細に説明する。
細に説明する。
【０００７】図１は本発明による標準映像信号のための
同期信号再発生回路を示す。水平同期信号ｆH 、垂直同
期信号ｆｖ及び４倍のバーストロッキング信号４ｆｓｃ
が入力されて安定された水平同期信号が再発生される水
平同期信号再発生回路１０の出力側には、水平同期再発
生信号によりラインロッキングされた信号と位相が同期
されるバーストロッキングされた信号の水平同期信号と
ダブル水平同期信号が発生されるダブル水平同期信号発
生回路２０と水平同期信号発生回路３０が各々連結され
る。一方、入力される垂直同期信号ｆｖからラインロッ
キングされた垂直同期信号と位相が同期されるバースト
ロッキングされた信号の垂直同期信号が発生される垂直
同期信号発生回路４０が連結される。
同期信号再発生回路を示す。水平同期信号ｆH 、垂直同
期信号ｆｖ及び４倍のバーストロッキング信号４ｆｓｃ
が入力されて安定された水平同期信号が再発生される水
平同期信号再発生回路１０の出力側には、水平同期再発
生信号によりラインロッキングされた信号と位相が同期
されるバーストロッキングされた信号の水平同期信号と
ダブル水平同期信号が発生されるダブル水平同期信号発
生回路２０と水平同期信号発生回路３０が各々連結され
る。一方、入力される垂直同期信号ｆｖからラインロッ
キングされた垂直同期信号と位相が同期されるバースト
ロッキングされた信号の垂直同期信号が発生される垂直
同期信号発生回路４０が連結される。
【０００８】これを更に詳しく説明すると、入力される
水平同期信号ｆH により駆動され、垂直同期信号ｆｖの
ラインエッジ（立上り縁）が検出される水平同期信号再
発生回路１０の第１エッジ検出部１１の出力側には入力
される水平同期信号ｆｈにより駆動され、第１エッジ検
出部１１から出力されるライジングエッジから水平同期
数がカウンティングされる水平同期信号再発生回路１０
のカウンタ１２が連結される。そして、上記カウンタ１
２の出力側には入力される水平同期信号が２５６個カウ
ンティングされた後出力されるパルスのライジングエッ
ジが検出される水平同期信号再発生回路１０の第２エッ
ジ検出部１３が連結される。
水平同期信号ｆH により駆動され、垂直同期信号ｆｖの
ラインエッジ（立上り縁）が検出される水平同期信号再
発生回路１０の第１エッジ検出部１１の出力側には入力
される水平同期信号ｆｈにより駆動され、第１エッジ検
出部１１から出力されるライジングエッジから水平同期
数がカウンティングされる水平同期信号再発生回路１０
のカウンタ１２が連結される。そして、上記カウンタ１
２の出力側には入力される水平同期信号が２５６個カウ
ンティングされた後出力されるパルスのライジングエッ
ジが検出される水平同期信号再発生回路１０の第２エッ
ジ検出部１３が連結される。
【０００９】そして、上記水平同期信号再発生回路１０
の第２エッジ検出部１３の出力側には第２エッジ検出部
１３から出力される信号と４倍のバーストロッキング信
号４ｆｓｃにより駆動される分周器２２の出力信号と組
合されるダブル水平同期信号発生回路２０のＮＯＲゲー
ト２１が連結され、このＮＯＲゲート２１の出力側より
出力信号が発生する時分周器に３６４１の値が入力され
て４倍のバーストロッキング信号４ｆｓｃが４５５で分
周される分周器２２が連結される。上記分周器２１の出
力側には入力される４倍のバーストロッキング信号４ｆ
ｓｃが４５５で分周されて出力される２倍の水平同期信
号２ｆＨ’がバーストロッキングされた信号で出力され
るためのダブル水平同期信号発生回路２０のＤフリップ
フロップ２３が連結される。上記水平同期信号再発生回
路１０の第２エッジ検出部１３の出力側には４倍のバー
ストロッキング信号４ｆｓｃにより駆動され、正確な水
平同期信号が発生させるために１クロック遅延されて水
平同期信号発生回路３０のＤフリップフロップ３１，３
２が連結され、このＤフリップフロップ３２の出力側に
は出力される水平同期信号がバーストロッキングされた
信号と変換させる水平同期信号発生回路３０のＤフリッ
プフロップ３３が連結される。一方、上記入力される垂
直同期信号ｆｖのライジングエッジが検出される垂直同
期信号発生回路４０の第３エッジ検出部４１の出力側に
はダブル水平同期信号２ｆＨが６個出力されるあいだ垂
直同期信号が発生される同期信号再発生回路４０のカウ
ンタ器４２が連結され、このカウンタ器４２の出力側に
は出力される垂直同期信号がバーストロッキングされる
ようにする垂直同期信号発生回路４０のＤフリップフロ
ップ４３が連結される。
の第２エッジ検出部１３の出力側には第２エッジ検出部
１３から出力される信号と４倍のバーストロッキング信
号４ｆｓｃにより駆動される分周器２２の出力信号と組
合されるダブル水平同期信号発生回路２０のＮＯＲゲー
ト２１が連結され、このＮＯＲゲート２１の出力側より
出力信号が発生する時分周器に３６４１の値が入力され
て４倍のバーストロッキング信号４ｆｓｃが４５５で分
周される分周器２２が連結される。上記分周器２１の出
力側には入力される４倍のバーストロッキング信号４ｆ
ｓｃが４５５で分周されて出力される２倍の水平同期信
号２ｆＨ’がバーストロッキングされた信号で出力され
るためのダブル水平同期信号発生回路２０のＤフリップ
フロップ２３が連結される。上記水平同期信号再発生回
路１０の第２エッジ検出部１３の出力側には４倍のバー
ストロッキング信号４ｆｓｃにより駆動され、正確な水
平同期信号が発生させるために１クロック遅延されて水
平同期信号発生回路３０のＤフリップフロップ３１，３
２が連結され、このＤフリップフロップ３２の出力側に
は出力される水平同期信号がバーストロッキングされた
信号と変換させる水平同期信号発生回路３０のＤフリッ
プフロップ３３が連結される。一方、上記入力される垂
直同期信号ｆｖのライジングエッジが検出される垂直同
期信号発生回路４０の第３エッジ検出部４１の出力側に
はダブル水平同期信号２ｆＨが６個出力されるあいだ垂
直同期信号が発生される同期信号再発生回路４０のカウ
ンタ器４２が連結され、このカウンタ器４２の出力側に
は出力される垂直同期信号がバーストロッキングされる
ようにする垂直同期信号発生回路４０のＤフリップフロ
ップ４３が連結される。
【００１０】この時、上記ダブル水平同期信号発生回路
２０、水平同期信号発生回路３０、垂直同期信号発生回
路４０の出力側には出力されるダブル水平同期信号２ｆ
Ｈ’、水平同期信号ｆＨ’、垂直同期信号ｆｖ’の位相
を整列するためのＤフリップフロップ５０が連結され
る。
２０、水平同期信号発生回路３０、垂直同期信号発生回
路４０の出力側には出力されるダブル水平同期信号２ｆ
Ｈ’、水平同期信号ｆＨ’、垂直同期信号ｆｖ’の位相
を整列するためのＤフリップフロップ５０が連結され
る。
【００１１】図２は本発明による標準映像信号のための
同期信号再発生回路の動作状態を示すタイミング図であ
る。
同期信号再発生回路の動作状態を示すタイミング図であ
る。
【００１２】このように、構成された本発明の一実施例
を図１を参照して説明する。入力される垂直同期信号ｆ
ｖは水平同期信号再発生回路１０の第１エッジ検出部１
１によりライジングエッジが検出され、上記垂直同期信
号ｆｖのライジングエッジが検出された後には入力され
る水平同期信号ｆH が水平同期信号再発生回路１０のカ
ウンタ器Ｒによりカウンティングされる。ここで、上記
カウンティング数が２５６ならカウンタ器１２の出力信
号が出力される。そして上記カウンタ器１２より出力さ
れる信号は水平同期信号再発生回路１０の第２エッジ検
出部１３により信号のライジングエッジが検出される。
４倍のバーストロッキング信号４ｆｓｃが４５５で分周
されると、上記ダブル水平同期信号発生回路２０のＮＯ
Ｒゲート２１は低信号で出力される。
を図１を参照して説明する。入力される垂直同期信号ｆ
ｖは水平同期信号再発生回路１０の第１エッジ検出部１
１によりライジングエッジが検出され、上記垂直同期信
号ｆｖのライジングエッジが検出された後には入力され
る水平同期信号ｆH が水平同期信号再発生回路１０のカ
ウンタ器Ｒによりカウンティングされる。ここで、上記
カウンティング数が２５６ならカウンタ器１２の出力信
号が出力される。そして上記カウンタ器１２より出力さ
れる信号は水平同期信号再発生回路１０の第２エッジ検
出部１３により信号のライジングエッジが検出される。
４倍のバーストロッキング信号４ｆｓｃが４５５で分周
されると、上記ダブル水平同期信号発生回路２０のＮＯ
Ｒゲート２１は低信号で出力される。
【００１３】上記ＮＯＲゲート２１の出力信号によりダ
ブル水平同期信号発生回路２０の分周器２２は入力され
る４倍のバーストロッキング信号４ｆｓｃが４５５個数
えられる間１サイクルが成るように出力される。この時
上記分周器２２より出力される信号はＤフリップフロッ
プ２３により１クロック遅延されバーストロッキングさ
れて出力される。即ち、上記Ｄフリップフロップ２３よ
り出力される信号はｙ／ｃ処理装置あるいはｙ／ｃ補間
装置で使用されるダブル水平同期信号２ｆＨ’である。
ブル水平同期信号発生回路２０の分周器２２は入力され
る４倍のバーストロッキング信号４ｆｓｃが４５５個数
えられる間１サイクルが成るように出力される。この時
上記分周器２２より出力される信号はＤフリップフロッ
プ２３により１クロック遅延されバーストロッキングさ
れて出力される。即ち、上記Ｄフリップフロップ２３よ
り出力される信号はｙ／ｃ処理装置あるいはｙ／ｃ補間
装置で使用されるダブル水平同期信号２ｆＨ’である。
【００１４】上記水平同期信号再発生回路１０の第２エ
ッジ検出部１３から出力される信号は水平同期信号発生
回路３０のＤフリップフロップ３１，３２に印加されて
１クロック遅延され、ここで１クロックされた信号は水
平同期信号発生回路３０のＤフリップフロップ３３によ
りバーストロッキングされた信号で出力される。上記Ｄ
フリップフロップ３２から出力される信号はｙ／ｃ処理
装置及びｙ／ｃ補間装置で使用される水平同期信号であ
る。
ッジ検出部１３から出力される信号は水平同期信号発生
回路３０のＤフリップフロップ３１，３２に印加されて
１クロック遅延され、ここで１クロックされた信号は水
平同期信号発生回路３０のＤフリップフロップ３３によ
りバーストロッキングされた信号で出力される。上記Ｄ
フリップフロップ３２から出力される信号はｙ／ｃ処理
装置及びｙ／ｃ補間装置で使用される水平同期信号であ
る。
【００１５】一方、上記ダブル水平同期信号発生回路２
０の反転出力信号
０の反転出力信号
【００１６】
【数２】
【００１７】により駆動されて入力される垂直同期信号
ｆｖのライジングエッジが垂直同期信号発生回路４０の
第３エッジ検出部４１により検出され、上記垂直同期信
号のライジングエッジが検出された後には第３エッジ検
出部４１から出力される信号が上記垂直同期信号発生回
路４０のカウンタ器４２によりカウンティングされる。
この時上記カウンタ器４２はカウンティングされた数が
６になる時点から出力信号が反転され、上記反転された
出力信号はＤフリップフロップ４３により遅延された後
出力される。
ｆｖのライジングエッジが垂直同期信号発生回路４０の
第３エッジ検出部４１により検出され、上記垂直同期信
号のライジングエッジが検出された後には第３エッジ検
出部４１から出力される信号が上記垂直同期信号発生回
路４０のカウンタ器４２によりカウンティングされる。
この時上記カウンタ器４２はカウンティングされた数が
６になる時点から出力信号が反転され、上記反転された
出力信号はＤフリップフロップ４３により遅延された後
出力される。
【００１８】上記Ｄフリップフロップ４３から出力され
る信号はバーストロッキングされた垂直同期信号ｆｖで
ある。そして上記水平同期信号ｆＨ’、ダブル水平同期
信号２ｆＨ’、垂直同期信号ｆｖ’はＤフリップフロッ
プ５０により位相が定形された後ラインロッキングされ
バーストロッキングされる信号が出力される。
る信号はバーストロッキングされた垂直同期信号ｆｖで
ある。そして上記水平同期信号ｆＨ’、ダブル水平同期
信号２ｆＨ’、垂直同期信号ｆｖ’はＤフリップフロッ
プ５０により位相が定形された後ラインロッキングされ
バーストロッキングされる信号が出力される。
【００１９】上記説明した過程を図２を参照して詳細に
説明する。図２の（Ａ），（Ｂ）に示したように水平同
期信号ｆＨと垂直同期信号ｆｖが入力されると、入力さ
れる垂直同期信号ｆｖのライジングエッジが図１の水平
同期信号再発生回路１０の第１エッジ検出部１１により
検出され、入力される水平同期信号ｆＨの２５６個のラ
イジングエッジが水平同期信号再発生回路１０のカウン
タ器１２によりカウンティングされる。そして、上記カ
ウンタ器１２では入力される水平同期信号の２５６番目
のライジングエッジ検出後図２の（Ｄ）のように高信号
で出力される。この時、上記カウンタ器１２から出力さ
れる図２の（Ｄ）の信号のライジンクエッジは図２の
（Ｅ）で示したように入力される４倍のバーストロッキ
ング信号４ｆｓｃがライジングされる時点で検出され
る。そして、入力される図２の（Ｅ）の信号の４倍のバ
ーストロッキング信号４ｆｓｃにより駆動され、ダブル
水平同期信号発生回路２０のＮＯＲゲート２１の出力信
号の図２の（Ｆ）の信号を基準として４倍のバーストロ
ッキング信号が４５５で分周されてダブル水平同期信号
発生回路２０の分周器２２から図２の（Ｇ）の信号が出
力される。上記ダブル水平同期信号発生回路２０の分周
器２２から出力される図２の（Ｇ）の信号はダブル水平
同期信号発生回路２０のＤフリップフロップ２３により
１クロック遅延され、バーストロッキングされた図２の
（Ｈ）の信号で出力される。
説明する。図２の（Ａ），（Ｂ）に示したように水平同
期信号ｆＨと垂直同期信号ｆｖが入力されると、入力さ
れる垂直同期信号ｆｖのライジングエッジが図１の水平
同期信号再発生回路１０の第１エッジ検出部１１により
検出され、入力される水平同期信号ｆＨの２５６個のラ
イジングエッジが水平同期信号再発生回路１０のカウン
タ器１２によりカウンティングされる。そして、上記カ
ウンタ器１２では入力される水平同期信号の２５６番目
のライジングエッジ検出後図２の（Ｄ）のように高信号
で出力される。この時、上記カウンタ器１２から出力さ
れる図２の（Ｄ）の信号のライジンクエッジは図２の
（Ｅ）で示したように入力される４倍のバーストロッキ
ング信号４ｆｓｃがライジングされる時点で検出され
る。そして、入力される図２の（Ｅ）の信号の４倍のバ
ーストロッキング信号４ｆｓｃにより駆動され、ダブル
水平同期信号発生回路２０のＮＯＲゲート２１の出力信
号の図２の（Ｆ）の信号を基準として４倍のバーストロ
ッキング信号が４５５で分周されてダブル水平同期信号
発生回路２０の分周器２２から図２の（Ｇ）の信号が出
力される。上記ダブル水平同期信号発生回路２０の分周
器２２から出力される図２の（Ｇ）の信号はダブル水平
同期信号発生回路２０のＤフリップフロップ２３により
１クロック遅延され、バーストロッキングされた図２の
（Ｈ）の信号で出力される。
【００２０】かつ、水平同期信号再発生回路１０から出
力される図２の（Ｄ）の信号は水平同期信号発生回路３
０のＤフリップフロップ３１，３２により２クロック遅
延された後図２の（Ｈ）の信号で水平同期信号発生回路
３０のＤフリップフロップ３３に印加される。即ち、上
記Ｄフリップフロップ３２から出力される図２の（Ｍ）
の信号は水平同期信号発生回路３０のＤフリップフロッ
プ３３によりバーストロッキングされた信号と変換され
て図２の（Ｎ）の信号と出力され、上記Ｄフリップフロ
ップ３３から出力される図２の（Ｎ）の信号はＤフリッ
プフロップ５０により位相が定形された後ラインロッキ
ングされた信号と同一な水平同期信号が出力される。
力される図２の（Ｄ）の信号は水平同期信号発生回路３
０のＤフリップフロップ３１，３２により２クロック遅
延された後図２の（Ｈ）の信号で水平同期信号発生回路
３０のＤフリップフロップ３３に印加される。即ち、上
記Ｄフリップフロップ３２から出力される図２の（Ｍ）
の信号は水平同期信号発生回路３０のＤフリップフロッ
プ３３によりバーストロッキングされた信号と変換され
て図２の（Ｎ）の信号と出力され、上記Ｄフリップフロ
ップ３３から出力される図２の（Ｎ）の信号はＤフリッ
プフロップ５０により位相が定形された後ラインロッキ
ングされた信号と同一な水平同期信号が出力される。
【００２１】一方、上記図２の（Ｈ）の信号で出力され
る反転されたダブル水平同期信号
る反転されたダブル水平同期信号
【００２２】
【数３】
【００２３】により駆動され、入力される図２の（Ｂ）
の信号の垂直同期信号ｆｖのライジングエッジが垂直同
期信号発生回路４０の第３エッジ検出部４１により検出
された後図２の（Ｐ）の信号まで出力される。この時上
記図２の（Ｐ）の信号で出力される第３エッジ検出部４
１の垂直同期信号のラインエッジは垂直同期信号発生回
路４０のカウンタ器４２によりダブル水平同期信号２ｆ
Ｈを６個カウンティングした後図２の（Ｑ）の信号で出
力される。
の信号の垂直同期信号ｆｖのライジングエッジが垂直同
期信号発生回路４０の第３エッジ検出部４１により検出
された後図２の（Ｐ）の信号まで出力される。この時上
記図２の（Ｐ）の信号で出力される第３エッジ検出部４
１の垂直同期信号のラインエッジは垂直同期信号発生回
路４０のカウンタ器４２によりダブル水平同期信号２ｆ
Ｈを６個カウンティングした後図２の（Ｑ）の信号で出
力される。
【００２４】ここで、上記カウンタ器４２は入力される
垂直同期信号のライジングエッジを６までカウンティン
グした後出力される。上記垂直同期信号発生回路４０の
カウンタ器４２より出力される図２の（Ｑ）の信号は垂
直同期信号発生回路４０のＤフリップフロップ４３によ
りバーストロッキングされた後垂直同期信号の図２の
（Ｒ）の信号で出力される。
垂直同期信号のライジングエッジを６までカウンティン
グした後出力される。上記垂直同期信号発生回路４０の
カウンタ器４２より出力される図２の（Ｑ）の信号は垂
直同期信号発生回路４０のＤフリップフロップ４３によ
りバーストロッキングされた後垂直同期信号の図２の
（Ｒ）の信号で出力される。
【００２５】この時上記ダブル水平同期信号発生回路２
０、水平同期信号発生回路３０、垂直同期信号発生回路
４０から出力される同期信号ｆＨ’，２ｆＨ’，ｆｖ’
はフリップフロップ５０により位相が定形された後ライ
ンロッキングと共にバーストロッキングされた水平同期
信号、垂直同期信号、ダブル水平同期信号が出力され
る。
０、水平同期信号発生回路３０、垂直同期信号発生回路
４０から出力される同期信号ｆＨ’，２ｆＨ’，ｆｖ’
はフリップフロップ５０により位相が定形された後ライ
ンロッキングと共にバーストロッキングされた水平同期
信号、垂直同期信号、ダブル水平同期信号が出力され
る。
【００２６】
【発明の効果】以上のように本発明は入力される水平同
期信号、垂直同期信号及び４倍のバーストロッキング信
号からラインロッキングされ同時にバーストロッキング
信号の同期信号で発生されてすべてのディジタル映像処
理システムに容易に利用でき、かつ入力される標準映像
信号で常時ラインロッキングと共にバーストロッキング
された同期信号が再発生されて出力されるので、ライン
ロッキングが要求される処理ブロックでバーストロッキ
ング信号がラインロッキング信号と転換されるサンプル
比変換回路が除去される。よって、全体のシステムの大
きさを最小化及び軽量化させることのできる効果があ
る。
期信号、垂直同期信号及び４倍のバーストロッキング信
号からラインロッキングされ同時にバーストロッキング
信号の同期信号で発生されてすべてのディジタル映像処
理システムに容易に利用でき、かつ入力される標準映像
信号で常時ラインロッキングと共にバーストロッキング
された同期信号が再発生されて出力されるので、ライン
ロッキングが要求される処理ブロックでバーストロッキ
ング信号がラインロッキング信号と転換されるサンプル
比変換回路が除去される。よって、全体のシステムの大
きさを最小化及び軽量化させることのできる効果があ
る。
【図１】本発明による標準映像信号のための同期信号再
発生回路を示した詳細回路図である。
発生回路を示した詳細回路図である。
【図２】本発明による標準映像信号のための同期信号再
発生回路の動作形態を示したタイミング図である。
発生回路の動作形態を示したタイミング図である。
１０ 水平同期信号再発生回路 １１，１３，４１ エッジ検出部 １２，４２ カウンタ ２０ ダブル水平同期信号発生回路 ２１ ＮＯＲゲート ２２ 分周器 ３０ 水平同期信号発生回路 ３１，３２，４３，５０ Ｄフリップフロップ ４０ 垂直同期信号発生回路
Claims (6)
- 【請求項１】 バーストロッキングされた信号が基準信
号で処理されるｙ／ｃ分離のための装置と、ラインロッ
キングされた信号が基準信号で処理されるｙ／ｃ処理装
置及びｙ／ｃ補間装置とより構成されるディジタル映像
処理システムにおいて、入力される水平同期信号ｆH 、
垂直同期信号ＦV 及び４倍のバーストロッキング信号４
ｆｓｃから安定された水平同期信号を再発生させる手段
１０と、上記水平同期信号が再発生される手段の出力側
に連結されて出力される水平同期信号からダブル水平同
期信号を発生させる手段２０と、上記水平同期信号が再
発生される手段の出力側に連結されて出力される同期信
号から水平同期信号を発生させる手段３０と、上記入力
される垂直同期信号から垂直同期信号が再発生される手
段４０と、上記入力される水平同期信号Ｎ1 ’垂直同期
信号Ｒ及びダブル水平同期信号Ｈの位相が同期されてラ
インロッキングされた信号及びバーストロッキングされ
た信号が共同で出力される出力手段５０とからなる標準
映像信号のための同期信号再発生回路。 - 【請求項２】 出力手段５０は、出力される水平同期信
号Ｎ、ダブル水平同期信号Ｈ、垂直同期信号Ｒ等の位相
が定型されてバーストロッキングと同時にラインロッキ
ングされるＤフリップフロップ５０とから成る請求項１
記載の標準映像信号のための同期信号再発生回路。 - 【請求項３】 安定された水平同期信号が再発生される
手段は、入力される水平同期信号により駆動され、垂直
同期信号のライジングエッジが検出される第１エッジ検
出部１１と、上記第１エッジ検出部１１の出力側に連結
されて安定された基準水平同期信号を探すために入力さ
れる水平同期信号の数がカウンティングされるカウンタ
器１２と、上記カウンタ器１２の出力側に連結されてカ
ウンタのカウンティングされた数が２５６になる数から
入力される水平同期信号のライジングエッジが検出され
る第２エッジ検出部１３とから成る請求項１記載の標準
映像信号のための同期信号再発生回路。 - 【請求項４】 ダブル水平同期信号が発生される手段
は、上記安定された水平同期信号が再発生される手段の
第２エッジ検出部１３の出力側から出力される信号と４
倍のバーストロッキングされた信号４ fscが４５５で分
周され現われるキャリ信号が組合されるＮＯＲゲート２
１と、上記ＮＯＲゲート２１の出力側に連結されてＮＯ
Ｒゲート２１の出力信号により駆動され、入力される４
倍のバーストロッキングされた信号４fsc が４５５で分
周される分周器２２と、上記分周器２２の出力側に連結
されて分周された後出力される信号にバーストロッキン
グされるためのＤフリップフロップ２３とから成る請求
項１記載の標準映像信号のための同期信号再発生回路。 - 【請求項５】 上記垂直同期信号が発生される手段は、
入力される垂直同期信号ｆｖのライジングエッジが検出
され、反転されたダブル水平同期信号 【数１】 により駆動される第３エッジ検出部４１と、上記第３エ
ッジ検出部４１の出力側に連結されて入力されるダブル
水平同期信号がカウンティングされるカウンタ４２と、
上記カウンタ４２の出力側に連結されてカウンタ４２か
らカウンティングされた数が６になる場合出力される信
号がバーストロッキングされるようにするＤフリップフ
ロップ４３とから成る請求項１記載の標準映像信号のた
めの同期信号再発生回路。 - 【請求項６】 上記水平同期信号が発生される手段は、
上記第２エッジ検出部１３からの出力側に連結され正確
に駆動させるために１クロック遅延されるＤフリップフ
ロップ３１，３２と、上記Ｄフリップフロップ３２の出
力側に連結されて出力されるダブル水平同期信号が１／
２分周され、バーストロッキングされるＤフリップフロ
ップ３３とから成る請求項１記載の標準映像信号のため
の同期信号再発生回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1823/1991 | 1991-01-31 | ||
| KR1019910001823A KR930011431B1 (ko) | 1991-01-31 | 1991-01-31 | 표준 영상신호를 위한 동기신호 재발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05103347A true JPH05103347A (ja) | 1993-04-23 |
| JPH0775422B2 JPH0775422B2 (ja) | 1995-08-09 |
Family
ID=19310674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4014267A Expired - Fee Related JPH0775422B2 (ja) | 1991-01-31 | 1992-01-29 | 標準映像信号のための同期信号再発生回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5402243A (ja) |
| JP (1) | JPH0775422B2 (ja) |
| KR (1) | KR930011431B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2393085B (en) * | 2002-09-16 | 2004-12-08 | Lg Electronics Inc | Image signal restoring apparatus and method |
| US20050253793A1 (en) * | 2004-05-11 | 2005-11-17 | Liang-Chen Chien | Driving method for a liquid crystal display |
| US9060704B2 (en) * | 2008-11-04 | 2015-06-23 | Sarcos Lc | Method and device for wavelength shifted imaging |
| CN104151115B (zh) * | 2014-08-05 | 2016-08-31 | 广州科律合成材料技术有限公司 | 一种易敏化复合乳化剂及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS631284A (ja) * | 1986-06-20 | 1988-01-06 | Hitachi Ltd | 信号処理回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2556903B1 (fr) * | 1983-12-15 | 1986-04-11 | Telediffusion Fse | Procede et circuits de regeneration d'instants significatifs d'un signal periodique |
| US4636861A (en) * | 1985-04-01 | 1987-01-13 | Rca Corporation | Two-loop line deflection system |
| US4769704A (en) * | 1985-06-04 | 1988-09-06 | Matsushita Electric Industrial Co., Ltd. | Synchronization signal generator |
| US5043813A (en) * | 1990-03-26 | 1991-08-27 | Thomson Consumer Electronics, Inc. | Display locked timing signals for video processing |
-
1991
- 1991-01-31 KR KR1019910001823A patent/KR930011431B1/ko not_active IP Right Cessation
-
1992
- 1992-01-29 JP JP4014267A patent/JPH0775422B2/ja not_active Expired - Fee Related
- 1992-01-31 US US07/828,758 patent/US5402243A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS631284A (ja) * | 1986-06-20 | 1988-01-06 | Hitachi Ltd | 信号処理回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930011431B1 (ko) | 1993-12-06 |
| US5402243A (en) | 1995-03-28 |
| JPH0775422B2 (ja) | 1995-08-09 |
| KR920015331A (ko) | 1992-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05103347A (ja) | 標準映像信号のための同期信号再発生回路 | |
| JPS58201469A (ja) | フイ−ルド識別装置 | |
| JPS58707B2 (ja) | 垂直同期信号検出方法および回路 | |
| EP0454153B1 (en) | Synchronizing circuit | |
| US5534939A (en) | Digital video clock generation system | |
| JP2529288B2 (ja) | 映像信号サンプリングクロック発生装置 | |
| JP2502757B2 (ja) | 複合ｐａｌビデオトランスレ―タ | |
| JPS62175073A (ja) | テレビジヨン信号のフレ−ム検出回路 | |
| KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
| JPS5930371A (ja) | 同期信号処理回路 | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| JPH0628383B2 (ja) | フレーム同期パターン分離回路 | |
| JPS625515B2 (ja) | ||
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JP3114180B2 (ja) | 同期不連続検知装置 | |
| JPH0728787Y2 (ja) | ビデオデイスク再生装置のタイムベース補正回路 | |
| KR930003690Y1 (ko) | 영상신호 샘플링회로 | |
| JP2588368Y2 (ja) | 非標準信号検出装置 | |
| JPH0822046B2 (ja) | 映像信号読取装置 | |
| JPS625550B2 (ja) | ||
| JPS60182280A (ja) | 画像処理装置 | |
| JPH04890A (ja) | 色副搬送波発生装置 | |
| GB2084424A (en) | Generating Clock Pulses for Sampling PAL Colour Television Signals | |
| JPH05207325A (ja) | 画像信号の水平同期信号発生回路 | |
| JPS603256B2 (ja) | 同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |