JPH05207325A - 画像信号の水平同期信号発生回路 - Google Patents
画像信号の水平同期信号発生回路Info
- Publication number
- JPH05207325A JPH05207325A JP4010774A JP1077492A JPH05207325A JP H05207325 A JPH05207325 A JP H05207325A JP 4010774 A JP4010774 A JP 4010774A JP 1077492 A JP1077492 A JP 1077492A JP H05207325 A JPH05207325 A JP H05207325A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal synchronizing
- gate
- synchronizing signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 本発明は画像信号の生成、表示、印刷等にお
いて、画像信号を授受する場合の同期を確実にするため
の水平同期信号発生回路に関し、その目的とするところ
は、入力される水平同期信号が垂直同期期間中欠けても
異なっても画像信号を確実に伝達することを可能とする
ものである。 【構成】 画像信号の授受において、垂直同期信号を受
け取る直前の水平同期信号と同じ周期を持つ水平同期信
号を自動生成する手段と、垂直同期期間中に該自動生成
された水平同期信号をドットクロック発生回路に出力す
る手段を備えて構成される。
いて、画像信号を授受する場合の同期を確実にするため
の水平同期信号発生回路に関し、その目的とするところ
は、入力される水平同期信号が垂直同期期間中欠けても
異なっても画像信号を確実に伝達することを可能とする
ものである。 【構成】 画像信号の授受において、垂直同期信号を受
け取る直前の水平同期信号と同じ周期を持つ水平同期信
号を自動生成する手段と、垂直同期期間中に該自動生成
された水平同期信号をドットクロック発生回路に出力す
る手段を備えて構成される。
Description
【０００１】
【産業上の利用分野】本発明は画像信号の生成、表示、
印刷等において、画像信号を授受する場合の同期を確実
にするための水平同期信号発生回路に関するものであ
る。
印刷等において、画像信号を授受する場合の同期を確実
にするための水平同期信号発生回路に関するものであ
る。
【０００２】
【従来の技術】従来、画像信号の生成、表示、印刷等の
技術分野では、画像を生成する機器、表示する機器、印
刷する機器等色々の機能を持つものが個々に生産されて
おり、目的に応じてそれらの機器を接続して用いるのが
普通である。その場合、画像信号の授受において送り側
の走査と受け側の走査が完全に一致する必要があり、こ
のため、同期信号の授受が確実に行なわれる必要があ
る。しかし、個々の機器は異なった同期方式を採用して
いることが多く、同期信号の授受に問題があった。特に
垂直同期期間内での水平信号の形式は機器により異なっ
ており、これを元にして一定繰り返しの水平信号を生成
することには困難があった。したがって一つの受け側の
機器によって何種類もの送り側機器に対応することには
困難があった。 図４は従来例のブロック図である。図
４において、ディスプレイ／画像メモリに取り込まれる
画像の例えば、外部信号が入力端子１−（ａ）、１−
（ｂ）、１−（ｃ）、１−（ｄ）を介して、セパレータ
２、セパレータ３及びセレクタ４に入力される。セパレ
ータ２は入力された信号から垂直同期信号反転ＶＳＹＮ
Ｃ１、反転ＨＳＹＮＣ１及び映像信号を抽出してセレク
タ回路４及びディスプレイ／画像メモリ６に出力する。
技術分野では、画像を生成する機器、表示する機器、印
刷する機器等色々の機能を持つものが個々に生産されて
おり、目的に応じてそれらの機器を接続して用いるのが
普通である。その場合、画像信号の授受において送り側
の走査と受け側の走査が完全に一致する必要があり、こ
のため、同期信号の授受が確実に行なわれる必要があ
る。しかし、個々の機器は異なった同期方式を採用して
いることが多く、同期信号の授受に問題があった。特に
垂直同期期間内での水平信号の形式は機器により異なっ
ており、これを元にして一定繰り返しの水平信号を生成
することには困難があった。したがって一つの受け側の
機器によって何種類もの送り側機器に対応することには
困難があった。 図４は従来例のブロック図である。図
４において、ディスプレイ／画像メモリに取り込まれる
画像の例えば、外部信号が入力端子１−（ａ）、１−
（ｂ）、１−（ｃ）、１−（ｄ）を介して、セパレータ
２、セパレータ３及びセレクタ４に入力される。セパレ
ータ２は入力された信号から垂直同期信号反転ＶＳＹＮ
Ｃ１、反転ＨＳＹＮＣ１及び映像信号を抽出してセレク
タ回路４及びディスプレイ／画像メモリ６に出力する。
【０００３】またセパレータ３は、入力された信号から
垂直同期信号反転ＶＳＹＮＣ２及び反転ＨＳＹＮＣ２を
抽出して、セレクタ回路４に出力する。セレクタ回路４
は入力された各同期信号のうち一本の垂直同期信号反転
ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣを選択し、ＰＬ
Ｌ５及びディスプレイ／画像メモリ６に出力する。ＰＬ
Ｌ５は入力された水平同期信号ＨＳＹＮＣからドットク
ロックを生成し、ディスプレイ／画像メモリ６に出力す
る。
垂直同期信号反転ＶＳＹＮＣ２及び反転ＨＳＹＮＣ２を
抽出して、セレクタ回路４に出力する。セレクタ回路４
は入力された各同期信号のうち一本の垂直同期信号反転
ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣを選択し、ＰＬ
Ｌ５及びディスプレイ／画像メモリ６に出力する。ＰＬ
Ｌ５は入力された水平同期信号ＨＳＹＮＣからドットク
ロックを生成し、ディスプレイ／画像メモリ６に出力す
る。
【０００４】
【発明が解決しようとする課題】前述の従来技術では、
ＰＬＬを正常にロックさせる場合、水平同期信号はたえ
ず一定周波数で入力しなければロックがはずれ、ドット
クロックを正常に生成できなくなるという問題点があっ
た。本発明の目的は以上の問題点を解決し、入力される
水平同期信号が垂直同期期間中に欠けたりその周波数が
異なったりしていてもロックがはずれずにドットクロッ
クを正常に生成できる垂直同期期間内の水平同期信号発
生回路を得ることにある。
ＰＬＬを正常にロックさせる場合、水平同期信号はたえ
ず一定周波数で入力しなければロックがはずれ、ドット
クロックを正常に生成できなくなるという問題点があっ
た。本発明の目的は以上の問題点を解決し、入力される
水平同期信号が垂直同期期間中に欠けたりその周波数が
異なったりしていてもロックがはずれずにドットクロッ
クを正常に生成できる垂直同期期間内の水平同期信号発
生回路を得ることにある。
【０００５】
【課題を解決するための手段】本発明は上記の目的を達
成するため垂直同期期間に一定繰り返しの水平同期信号
を極めて簡単な回路で得られるようにするものである。
本発明では、垂直同期期間の始まる以前に、その直前の
水平同期信号とさらにその一つ前の水平同期信号の時間
間隔を測定し、このデータをもとにして一定繰り返しの
水平同期信号を作り、これを垂直同期期間中ドットクロ
ック発生回路に供給し続けることにより、安定なドット
クロックを発生するようにしたものである。
成するため垂直同期期間に一定繰り返しの水平同期信号
を極めて簡単な回路で得られるようにするものである。
本発明では、垂直同期期間の始まる以前に、その直前の
水平同期信号とさらにその一つ前の水平同期信号の時間
間隔を測定し、このデータをもとにして一定繰り返しの
水平同期信号を作り、これを垂直同期期間中ドットクロ
ック発生回路に供給し続けることにより、安定なドット
クロックを発生するようにしたものである。
【０００６】
【作用】本発明によれば、入力される水平同期信号が垂
直同期期間中に欠けたりその周波数が異なっていても、
垂直同期期間内の水平同期信号は垂直同期信号を受け取
る直前の水平同期信号に基づいて生成されるため、一定
繰返しの水平同期信号が得られる。
直同期期間中に欠けたりその周波数が異なっていても、
垂直同期期間内の水平同期信号は垂直同期信号を受け取
る直前の水平同期信号に基づいて生成されるため、一定
繰返しの水平同期信号が得られる。
【０００７】
【実施例】図１は本発明の一実施例である画像信号授受
回路のブロック図、図２は垂直同期期間内の水平同期信
号発生回路である。水平同期発生回路２０はセレクタ４
とＰＬＬ５の間の部分に挿入され、新たに反転ＶＳＹＮ
Ｃ信号をもらい、垂直同期期間中にあらたな水平同期信
号を挿入し、出力することを特徴とする。
回路のブロック図、図２は垂直同期期間内の水平同期信
号発生回路である。水平同期発生回路２０はセレクタ４
とＰＬＬ５の間の部分に挿入され、新たに反転ＶＳＹＮ
Ｃ信号をもらい、垂直同期期間中にあらたな水平同期信
号を挿入し、出力することを特徴とする。
【０００８】図２の回路の動作を図２及び図３に示す動
作波形図により説明する。図３において〇印付符号は図
２の対応する符号の信号を示す。入力されて来る２つの
反転ＶＳＹＮＣ入力７とＨＳＹＮＣ入力８をゲート９の
各第１、第２入力端子で受けて、反転ＨＳＹＮＣ信号の
垂直同期期間だけを除いたＨＳＹＮＣ信号を生成し、エ
ッジ検出１０とゲート１８の第２入力端子に送る。エッ
ジ検出１０は、入力されて来る信号を、クロック発生１
１から来るクロックで同期をとり、立下りエッジで、１
クロック幅のパルスを出力し、同期測定カウンタ１２と
測定値レジスタ１３及びゲート１５の第１入力端子に送
る。周期測定カウンタ１２は、入力されてくる信号をク
ロックで受け取りカウンタをリセットし、次の信号が入
力されるまでカウントを行う。カウントされた値は測定
値レジスタ１３にたえず送る。測定値レジスタ１３で
は、周期測定カウンタ１２から送られて来るカウント値
をエッジ検出１０から送られてきた信号でラッチする。
これによりたえず周期測定カウンタ１２のカウント値が
測定値レジスタに保持される。ラッチされたカウント値
は補間信号生成カウンタ１４に送られる。補間信号生成
カウンタ１４は測定値レジスタ１３から送られてた信号
をゲート１５から送られて来る信号で、クロックに同期
を取ってラッチする。ラッチされたカウント値はただち
に次のクロックでカウントダウンし、ゼロでボロー信号
を出力する。この信号が新しく作られる水平同期信号と
なる。一方このボロー信号はゲート１５の第２入力端子
に入り、ふたたびゲート１５の出力となり、測定値レジ
スタ１３から送られて来る信号をクロックに同期を取っ
てラッチする信号となる。またボロー信号は再度クロッ
クに同期を取り直すため、同期１６に入力され、同期１
６出力はゲート１７の第１端子に入力される。このゲー
ト１７の第２入力端子は反転ＶＳＹＮＣ入力１で、この
信号と条件を取ることで、水平同期信号に垂直同期期間
中に新しく作られた水平同期信号を挿入し、ゲート１７
から出力させ、ゲート１８の第１入力端子に送る。ゲー
ト１８は送られて来た第１入力端子の信号に第２入力端
子の信号を加えて新しいＨＳＹＮＣ出力１９に出力す
る。
作波形図により説明する。図３において〇印付符号は図
２の対応する符号の信号を示す。入力されて来る２つの
反転ＶＳＹＮＣ入力７とＨＳＹＮＣ入力８をゲート９の
各第１、第２入力端子で受けて、反転ＨＳＹＮＣ信号の
垂直同期期間だけを除いたＨＳＹＮＣ信号を生成し、エ
ッジ検出１０とゲート１８の第２入力端子に送る。エッ
ジ検出１０は、入力されて来る信号を、クロック発生１
１から来るクロックで同期をとり、立下りエッジで、１
クロック幅のパルスを出力し、同期測定カウンタ１２と
測定値レジスタ１３及びゲート１５の第１入力端子に送
る。周期測定カウンタ１２は、入力されてくる信号をク
ロックで受け取りカウンタをリセットし、次の信号が入
力されるまでカウントを行う。カウントされた値は測定
値レジスタ１３にたえず送る。測定値レジスタ１３で
は、周期測定カウンタ１２から送られて来るカウント値
をエッジ検出１０から送られてきた信号でラッチする。
これによりたえず周期測定カウンタ１２のカウント値が
測定値レジスタに保持される。ラッチされたカウント値
は補間信号生成カウンタ１４に送られる。補間信号生成
カウンタ１４は測定値レジスタ１３から送られてた信号
をゲート１５から送られて来る信号で、クロックに同期
を取ってラッチする。ラッチされたカウント値はただち
に次のクロックでカウントダウンし、ゼロでボロー信号
を出力する。この信号が新しく作られる水平同期信号と
なる。一方このボロー信号はゲート１５の第２入力端子
に入り、ふたたびゲート１５の出力となり、測定値レジ
スタ１３から送られて来る信号をクロックに同期を取っ
てラッチする信号となる。またボロー信号は再度クロッ
クに同期を取り直すため、同期１６に入力され、同期１
６出力はゲート１７の第１端子に入力される。このゲー
ト１７の第２入力端子は反転ＶＳＹＮＣ入力１で、この
信号と条件を取ることで、水平同期信号に垂直同期期間
中に新しく作られた水平同期信号を挿入し、ゲート１７
から出力させ、ゲート１８の第１入力端子に送る。ゲー
ト１８は送られて来た第１入力端子の信号に第２入力端
子の信号を加えて新しいＨＳＹＮＣ出力１９に出力す
る。
【０００９】以上説明したように垂直同期期間内の水平
同期信号周波数が異なる場合でも、新しい水平同期信号
を発生させるため、ＰＬＬのロックがはずれることな
く、ドットクロックが生成でき、ディスプレイおよび画
像メモリはきっちりとした映像信号を受信することがで
きる。
同期信号周波数が異なる場合でも、新しい水平同期信号
を発生させるため、ＰＬＬのロックがはずれることな
く、ドットクロックが生成でき、ディスプレイおよび画
像メモリはきっちりとした映像信号を受信することがで
きる。
【００１０】
【発明の効果】本発明の方式によれば垂直同期期間内の
水平同期信号が欠けても、また異なっても必要な水平同
期信号を連続して生成するため、ＰＬＬのロックがはず
れることがなくなり、ディスプレイおよび画像メモリは
きっちりとした画像信号を取り込むことができる。
水平同期信号が欠けても、また異なっても必要な水平同
期信号を連続して生成するため、ＰＬＬのロックがはず
れることがなくなり、ディスプレイおよび画像メモリは
きっちりとした画像信号を取り込むことができる。
【図１】 本発明の一実施例である画像信号授受回路の
ブロック図である。
ブロック図である。
【図２】 図１に示す垂直同期期間内の水平同期信号発
生回路のブロック図である。
生回路のブロック図である。
【図３】 図２の回路の動作波形図である。
【図４】 従来の画像信号授受回路を示すブロック図で
ある。
ある。
９ ゲート １０ エッジ検出回路 １１ クロック発生回路 １２ 周期測定カウンタ １３ 測定値レジスタ １４ 補間信号生成カウンタ １５ ゲート １６ 同期回路 １７，１８ ゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 市川 善二郎 東京都小平市喜平町１丁目５番10号 株式 会社リンク内
Claims (1)
- 【請求項１】 画像信号の授受において、垂直同期信号
を受け取る直前の第一の水平同期信号と同じ周期を持つ
第二の水平同期信号を自動生成する手段と、垂直同期期
間中第一の水平同期信号のかわりに第二の水平同期信号
をドットクロック発生回路に連続出力する手段とを備え
たことを特徴とする画像信号の水平同期信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010774A JPH05207325A (ja) | 1992-01-24 | 1992-01-24 | 画像信号の水平同期信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010774A JPH05207325A (ja) | 1992-01-24 | 1992-01-24 | 画像信号の水平同期信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05207325A true JPH05207325A (ja) | 1993-08-13 |
Family
ID=11759680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4010774A Withdrawn JPH05207325A (ja) | 1992-01-24 | 1992-01-24 | 画像信号の水平同期信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05207325A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08111789A (ja) * | 1994-09-28 | 1996-04-30 | Internatl Business Mach Corp <Ibm> | 水平同期信号安定化方法及び装置 |
-
1992
- 1992-01-24 JP JP4010774A patent/JPH05207325A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08111789A (ja) * | 1994-09-28 | 1996-04-30 | Internatl Business Mach Corp <Ibm> | 水平同期信号安定化方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4400717A (en) | Color slow-scan TV system and method | |
| US5068717A (en) | Method and apparatus for synchronization in a digital composite video system | |
| JP2008005123A (ja) | 映像データ送信装置、映像データ受信装置および映像データ伝送システム | |
| JPH05207325A (ja) | 画像信号の水平同期信号発生回路 | |
| KR100212152B1 (ko) | 공중파 방송의 데이터 검출회로 | |
| KR0147851B1 (ko) | 위상 고정 부반송파 재생기 | |
| JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
| US6108043A (en) | Horizontal sync pulse minimum width logic | |
| JP3871901B2 (ja) | 映像表示装置 | |
| US5282035A (en) | 1-Field memory synchronizer and synchronizing method | |
| JP3219160B2 (ja) | テレビジョン信号処理装置 | |
| JP2001352317A (ja) | 位相同期回路 | |
| JPH05103347A (ja) | 標準映像信号のための同期信号再発生回路 | |
| US4952952A (en) | Method and apparatus for video signal transmission using modulation | |
| JP3083031B2 (ja) | 文字放送装置 | |
| JPH0628383B2 (ja) | フレーム同期パターン分離回路 | |
| KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
| JP2743428B2 (ja) | バーストゲートパルス発生回路 | |
| KR100189063B1 (ko) | 데이터 및 제어신호 전송회로 | |
| KR890007495Y1 (ko) | 등화펄스 검출회로 | |
| KR100311367B1 (ko) | 티브이시스템의라인선택및필드검출장치 | |
| JP2699370B2 (ja) | Ｐｌｌ装置 | |
| US5844626A (en) | HDTV compatible vertical sync separator | |
| JPH07307727A (ja) | データ信号のサンプリング方法及びその回路 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |