KR100189063B1 - 데이터 및 제어신호 전송회로 - Google Patents

데이터 및 제어신호 전송회로 Download PDF

Info

Publication number
KR100189063B1
KR100189063B1 KR1019960015916A KR19960015916A KR100189063B1 KR 100189063 B1 KR100189063 B1 KR 100189063B1 KR 1019960015916 A KR1019960015916 A KR 1019960015916A KR 19960015916 A KR19960015916 A KR 19960015916A KR 100189063 B1 KR100189063 B1 KR 100189063B1
Authority
KR
South Korea
Prior art keywords
signal
processing means
analog
signal processing
data
Prior art date
Application number
KR1019960015916A
Other languages
English (en)
Other versions
KR970078462A (ko
Inventor
박승호
Original Assignee
이해규
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이해규, 삼성항공산업주식회사 filed Critical 이해규
Priority to KR1019960015916A priority Critical patent/KR100189063B1/ko
Publication of KR970078462A publication Critical patent/KR970078462A/ko
Application granted granted Critical
Publication of KR100189063B1 publication Critical patent/KR100189063B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Communication Control (AREA)
  • Television Systems (AREA)

Abstract

이 발명은 데이터 및 제어신호 전송회로에 관한 것으로서, 영상신호를 입력받아 아날로그 영상처리를 하며, 이 아날로그 영상신호를 디지털 영상신호로 변환시켜 출력하고, 또 영상신호의 디스플레이에 필요한 제어신호를 출력하는 아날로그 처리수단, 상기한 아날로그 신호처리수단으로부터 입력된, 시간적으로 변화하는 디지털 영상신호 데이터를 일시적으로 유지하고 있다가 상기한 아날로그 신호처리수단으로부터 입력된 특정신호에 동기시켜 원하는 시각에 출력하는 제1임시 기억수단, 상기한 아날로그 신호처리수단으로부터 입력된 제어신호를 일시적으로 유지하고 있다가 상기한 아날로그 신호처리수단으로부터 입력된 특정신호에 동기시켜 원하는 시각에 출력하는 제2임시 기억수단, 상기한 제1임시 기억수단으로부터 출력된 디지털 영상신호 데이터와 상기한 제2임시 기억수단으로부터 출력된 제어신호를 입력받아, 디지털 영상신호처리를 하여 상기한 아날로그 신호처리수단으로부터 입력된 특정신호에 동기시켜 원하는 시각에 출력하는 디지털 신호처리수단을 포함하여 이루어져서, 데이터 신호 뿐만 아니라 제어신호도 래치를 통하여 동일한 시간 간격으로 동기를 맞춰 송수신하므로써 왜곡없는 정확한 신호전달과 송수신의 투명성 보장, 이에 따른 선명한 화질의 영상신호를 얻을 수 있는 효과를 가진 데이터 및 제어신호 전송회로에 관한 것이다.

Description

데이터 및 제어신호 전송회로
제1도는 종래에 사용한 데이터 및 제어신호 전송회로를 나타낸 블록도이다.
제2도는 이 발명의 실시에에 따른 데이터 및 제어신호 전송회로를 나타낸 블록도이다.
제3도는 이 발명의 실시예에 따른 데이터 및 제어신호 전송회로를 외부장치와 접속하는 형태를 나타낸 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
21 : 아날로그 신호처리수단 22 : 제1래치부
23 : 제2래치부 24 : 디지털 신호처리수단
이 발명은 데이터 및 제어신호 전송회로에 관한 것으로서, 더욱 상세하게 말하자면 비디오 어플리케이션 장치에서 래치(latch)를 사용하여 신호를 정확하게 전송하도록 하는 데이터 및 제어신호 전송회로에 관한 것이다.
일반적으로 디지털 스틸 카메라, 디지털 캠코더, 디지털 CCD(Charge Coupled Device) 카메라 또는 이와 동등한 각종 비디오 어플리케이션 장치에서 사용하는 영상신호처리 기술이 아날로그 영상처리에서 디지털 영상처리로 발전해 가면서 아날로그 신호와 디지털 신호의 인터페이스 기술이 필요하게 되었으며, 아날로그 신호에서 디지털 신호로 변환된 신호를 디지털 신호처리수단으로 전송할때는 보통 래치라고 불리는 소자(보통 TTL)를 사용하여 전송한다.
이하, 첨부된 도면을 참조로 하여 종래에 디지털 CCD 카메라에서 사용한, 아날로그 신호처리수단에서 디지털 신호처리수단으로 데이터 및 제어신호 전송회로에 대하여 설명한다.
제1도는 종래에 사용한 데이터 및 제어신호 전송회로를 나타낸 블록도이다.
제1도에 도시되어 있듯이 종래에 사용한 데이터 및 제어신호 전송회로는 아날로그 신호처리수단(11), 래치부(12), 디지털 신호처리수단(13)으로 이루어진다. 각 구성요소의 동작을 설명하면, 아날로그 신호처리수단(11)은 CCD로부터 영상신호를 입력받아 아날로그 영상처리를 하며, 이 아날로그 영상신호를 디지털 영상신호로 변환시켜 출력하고, 또 영상신호의 디스플레이에 필요한 제어신호(③, ④, ⑤, ⑥, ⑦, ⑧)를 출력한다. 래치부(12)는 상기한 아날로그 신호처리수단(11)으로부터 입력된, 시간적으로 변화하는 8비트의 디지털 영상신호 데이터(①)를 일시적으로 유지하고 있다가 상기한 아날로그 신호처리수단(11)으로부터 입력된 시스템 클록(system clock, ③)에 동기시켜 원하는 시각에 출력한다. 그리고 디지털 신호처리수단(13)은 상기한 래치부(12)로부터 입력된 8비트의 디지털 영상신호 데이터(②)와 상기한 아날로그 신호처리수단(11)으로부터 입력된 제어신호(③, ④, ⑤, ⑥, ⑦, ⑧)로 디지털 영상신호처리를 하여 출력한다.
그러나 상기한 종래의 기술은 영상신호처리에 있어서 중요한 제어신호가 노이즈(noise)의 영향을 받아 신호가 왜곡되거나 또는 동기가 맞지 않게 되거나, 시스템 구성상 아날로그 신호처리수단과 디지털 신호처리수단이 서로 다른 인쇄회로기판(PCB;Printed Circuit Board)에 위치할 때 신호라인이 길어져서 송수신의 투명성을 잃는 문제점이 있다.
하나의 예로 영상신호처리, 즉 텔레비전(TV)이나 모니터로 영상신호를 출력하는 경우, 제어신호의 일종인 동기신호에 의해 송신측과 수신측에서 수평주사와 수직주사를 완전히 일치시킬 필요가 있다. 이때 주사선을 결정하는 수평동기신호(HD 또는 HSYNC), 각 필드(Field)의 시작점을 결정하는 수직동기신호(VD 또는 VSYNC)는 영상신호의 귀선소거기간(Blanking) 중에 영상신호와 반대극성의 신호로 삽입되어 전송되는데, 이런 동기신호가 정확하게 전송되지 않거나 수신되지 않을 경우에는 안정된 영상신호처리를 할 수 있다.
따라서 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로써, 데이터 신호 뿐만 아니라 제어신호도 래치를 통하여 일정한 시간 간격으로 동기를 맞춰 송수신하는 데이터 및 제어신호 전송회로를 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 수단으로써 이 발명의 구성은, 영상신호를 입력받아 아날로그 영상처리를 하며, 이 아날로그 영상신호를 디지털 영상신호로 변환시켜 출력하고, 또 영상신호의 디스플레이에 필요한 제어신호를 출력하는 아날로그 신호처리수단, 상기한 아날로그 신호처리수단으로부터 입력된, 시간적으로 변화하는 디지털 영상신호 데이터를 일시적으로 유지하고 있다가 상기한 아날로그 신호처리수단으로부터 입력된 특정신호에 동기시켜 원하는 시각에 출력하는 제1임시 기억수단, 상기한 아날로그 신호처리수단으로부터 입력된 제어신호를 일시적으로 유지하고 있다가 상기한 아날로그 신호처리수단으로부터 입력된 특정신호에 동기시켜 원하는 시각에 출력하는 제2임시 기억수단, 상기한 제1임시 기억수단으로부터 출력된 디지털 영상신호 데이터와 상기한 제2임시 기억수단으로부터 출력된 제어신호를 입력받아, 디지털 영상신호처리를 하여 상기한 아날로그 신호처리수단으로부터 입력된 특정신호에 동기시켜 원하는 시각에 출력하는 디지털 신호처리수단을 포함하여 이루어진다.
상기한 구성에 의하여, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.
제2도는 이 발명의 실시예에 따른 데이터 및 제어신호 전송회로를 나타낸 블록도이다.
제2도에 도시되어 있듯이 이 발명의 실시예에 다른 데이터 및 제어신호 전송회로는, 영상신호를 입력받아 아날로그 영상처리를 하며, 이 아날로그 영상신호를 8비트의 디지털 영상신호(①)로 변환시켜 출력하고, 또 영상신호의 디스플레이에 필요한 제어신호(③, ④, ⑤, ⑥, ⑦, ⑧)를 출력하는 아날로그 신호처리수단(21), 상기한 아날로그 신호처리수단(21)으로부터 입력된, 시간적으로 변화하는 8비트의 디지털 영상신호 데이터(①)를 일시적으로 유지하고 있다가 상기한 아날로그 신호처리수단(21)으로부터 입력된 시스템 클록(③)에 동기시켜 원하는 시각에 출력(②)하는 제1래치부(22), 상기한 아날로그 신호처리수단(21)으로부터 입력되는 제어신호(④, ⑤, ⑥, ⑦, ⑧)를 일시적으로 유지하고 있다가 상기한 아날로그 신호처리수단(21)으로부터 입력된 시스템 클록(③)에 동기시켜 원하는 시각에 출력(⑨, ⑩, ⑪, ⑫, ⑬)하는 제2래치부(23)와, 상기한 제1래치부(22)로부터 출력된 8비트의 디지털 영상신호 데이터(②)와 상기한 제2래치부(23)로부터 출력된 제어신호력(⑨, ⑩, ⑪, ⑫, ⑬)를 입력받아, 디지털 영상신호처리를 하여 상기한 아날로그 신호처리수단(21)으로부터 입력된 시스템 클록(③)에 동기시켜 원하는 시각에 출력하는 디지털 신호처리수단(24)을 포함하여 이루어진다.
상기한 구성에 의한, 이 발명의 실시예에 따른 작용을 제2도를 참조하며 설명하면 다음과 같다.
이 발명은 디지털 CCD카메라에서 사용하는 데이터 및 제어신호 전송회로의 실시예이며, 아날로그 신호처리수단(21)은 CCD로부터 영상신호를 입력받아 CDS, AGC등의 프리 앰프(Pre-Amp) 집적회로(Ic;Integrated Circuit)에 의해 아날로그 영상처리를 하며, 이 아날로그 영상신호를 8비트의 디지털 영상신호(①)로 변환시켜 출력하고, 또 영상신호의 디스플레이에 필요한 제어신호(③, ④, ⑤, ⑥, ⑦, ⑧)를 출력한다.
제1래치부(22)는 아날로그 신호처리수단(21)으로부터 입력된, 시간적으로 변화하는 8비트의 디지털 영상신호 데이터(①)를 일시적으로 유지하고 있다가 아날로그 신호처리수단(21)으로부터 입력된 시스템 클록(③)에 동기시켜 원하는 시각에 출력(②)한다. 제2래치부(23)는 아날로그 신호처리수단(21)으로부터 입력된 제어신호(④, ⑤, ⑥, ⑦, ⑧)를 일시적으로 유지하고 있다가 아날로그 신호처리수단(21)으로부터 입력된 시스템 클록(③)에 동기시켜 원하는 시각에 출력(⑨, ⑩, ⑪, ⑫, ⑬)한다. 즉, 제1래치부(22)와 제2래치부(23)는 입력된 정보나 데이터를 시스템 클록 펄스(③)의 상승(또는 하강) 시점에서 샘플링하여 입력하고, 이 입력을 그 이후의 입력에 관계없이 그 다음 클록 펄스(③)까지 보존했다가 출력하는 기능을 수행한다.
디지털 신호처리수단(24)은 제1래치부(22)로부터 출력된 8비트의 디지털 영상신호 데이터(②)와 상기한 제2래치부(23)로부터 출력된 제어신호(⑨, ⑩, ⑪, ⑫, ⑬)를 입력받아, 미국 등에서 사용하는 NTSC(National Television System Committ ee)방식 또는 유럽 등에서 사용하는 PAL(Phase Alternation by Line) 방식에 맞는 디지털 영상신호처리를 하여 상기한 아날로그 신호처리수단(21)으로부터 입력된 시스템 클록(③)에 동기시켜 원하는 시각에 출력한다.
참고로 여기에서 사용된 각 신호에 대해 상세하게 설명한다.
③은 시스템 클록으로 시스템에 있어서 각 구성요소(21, 22, 23, 24) 상호간의 동작에 시간적 기준점을 주었을 때 동기를 맞추기 위해서 주기적으로 발생하는 신호이고,
④는 CBLANK(Composite Blanking) 신호로 원하는 시간 간격만큼 수평과 수직으로 영상신호가 나타나지 않게 하는 신호이고, ⑤는 CSYNC(Composite Synchron izing) 신호로 영상신호에 있어서 수평신호와 수직신호의 완전한 일치를 위해 사용하는 신호이고, ⑥은 VD(Vertical Drive 또는 Vertical Synchronizing) 신호로 각 필드의 시작점을 결정하는 신호이고, ⑦은 HD(Horizental Drive 또는 Horizental Synchroni zing) 신호로 인터레이스(interlace)에 있어서 각 주사선의 시작점을 결정하는 신호이고, ⑧은 FIELD(Even/Odd) 신호로 영상신호가 짝수 필드(Even Field)인지 홀수(Odd) 필드인지를 판별할 수 있도록 해주는 신호이다.
한편, 제3도는 이 발명의 실시예에 다른 데이터 및 제어신호 전송회로를 외부장치와 접속하는 형태를 나타낸 블록도이다.
제3도에 도시되어 있듯이 데이터 및 제어신호 전송회로의 구성 및 동작은 앞에 설명한 것과 같으므로, 외부장치와 접속하는 구성요소에 대해 설명한다.
디지털 신호처리수단(24)에서 출력된 8비트의 디지털 영상신호 RED(ⓐ), 8비트의 디지털 영상신호 BLUE(ⓑ), 8비트의 디지털 영상신호 GREEN(ⓒ)이 외부장치 접속을 위하여 제3래치부(31)에 입력되고, 이 제3래치부(31)에 입력된 신호(ⓐ, ⓑ, ⓒ)가 아날로그 신호처리수단(21)으로부터 입력된 시스템 클록(③)에 동기되어 출력된 신호가 각각 8비트의 신호(ⓘ, ⓙ, ⓚ)이다. 컴퓨터 또는 디지털 RED, BLUE, GREEN 신호를 입력으로 하는 장치는 이 8비트의 신호(ⓘ, ⓙ, ⓚ)이를 입력원으로하여 목적에 맞는 영상신호처리를 한다. 이때 디지털 신호처리수단(24)에서 출력된 제어신호 CBLANK(ⓓ), CSYNC(ⓔ), VD(ⓕ), HD(ⓖ), FIELD(ⓗ)는 데이터 신호(ⓐ, ⓑ, ⓒ)와 마찬가지로 제4래치부(32)에 입력되며, 아날로그 신호처리수단(21)으로부터 입력된 동일한 시스템 클록(③)에 동기되어 출력된 제어신호가 각각 CBLANK(ⓛ), CSYNC(ⓜ), VDⓝ), HD(ⓞ), FIELD(ⓟ) 신호이다. 이 신호(ⓛ, ⓜ, ⓝ, ⓞ, ⓟ)가 컴퓨터나 디지털 RED, BLUE, GREEN 신호를 사용하는 장치에 입력되어 특정 시간 간격에 신호들을 일치시켜 선명한 영상신호를 얻도록 한다.
이상에서와 같이 이 발명의 실시예는 데이터 신호 뿐만 아니라 제어신호도 래치를 통하여 동일한 시간 간격으로 동기를 맞춰 송수신하므로써 왜곡없는 정확한 신호전달과 송수신의 투명성 보장, 이에 다른 선명한 화질의 영상신호를 얻을 수 있는 효과를 가진 데이터 및 제어신호 전송회로를 제공할 수 있다.
이 발명의 이러한 효과는 디지털 스틸 카메라, 디지털 캠코더, 디지털 CCD 카메라 또는 이와 동등한 각종 비디오 어플리케이션 장치에 이용될 수 있다.

Claims (3)

  1. 영상신호를 입력받아 아날로그 영상처리를 하며, 이 아날로그 영상신호를 디지털 영상신호로 변환시켜 출력하고, 또 영상신호의 디스플레이에 필요한 제어신호를 출력하는 아날로그 처리수단, 상기한 아날로그 신호처리수단으로부터 입력된, 시간적으로 변화하는 디지털 영상신호 데이터를 일시적으로 유지하고 있다가 상기한 아날로그 신호처리수단으로부터 입력된 특정신호에 동기시켜 원하는 시각에 출력하는 제1임시 기억수단, 상기한 아날로그 신호처리수단으로부터 입력된 제어신호를 일시적으로 유지하고 있다가 상기한 아날로그 신호처리수단으로부터 입력된 특정신호에 동기시켜 원하는 시각에 출력하는 제2임시 기억수단, 상기한 제1임시 기억수단으로부터 출력된 디지털 영상신호 데이터와 상기한 제2임시 기억수단으로부터 출력된 제어신호를 입력받아, 디지털 영상신호처리를 하여 상기한 아날로그 신호처리수단으로부터 입력된 특정신호에 동기시켜 원하는 시각에 출력하는 디지털 신호처리수단을 포함하여 이루어지는 데이터 및 제어신호 전송회로.
  2. 제1항에 있어서, 상기한 제1임시 기억수단과 상기한 제2임시 기억수단은 래치로 이루어지는 데이터 및 제어신호 전송회로.
  3. 제1항에 있어서, 상기한 특정신호는 시스템 클록인 데이터 및 제어신호 전송회로.
KR1019960015916A 1996-05-14 1996-05-14 데이터 및 제어신호 전송회로 KR100189063B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960015916A KR100189063B1 (ko) 1996-05-14 1996-05-14 데이터 및 제어신호 전송회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015916A KR100189063B1 (ko) 1996-05-14 1996-05-14 데이터 및 제어신호 전송회로

Publications (2)

Publication Number Publication Date
KR970078462A KR970078462A (ko) 1997-12-12
KR100189063B1 true KR100189063B1 (ko) 1999-06-01

Family

ID=19458578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015916A KR100189063B1 (ko) 1996-05-14 1996-05-14 데이터 및 제어신호 전송회로

Country Status (1)

Country Link
KR (1) KR100189063B1 (ko)

Also Published As

Publication number Publication date
KR970078462A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
US5249051A (en) Method and apparatus for converting synchronizing signal for television cameras
KR100332329B1 (ko) 영상신호변환장치
KR100189063B1 (ko) 데이터 및 제어신호 전송회로
US6967691B2 (en) Color difference signal processing
JPH0652943B2 (ja) 映像機器
KR930009866B1 (ko) 텔레비젼 수신장치
KR100246401B1 (ko) 영상신호처리장치 및 방법
US3436469A (en) Method for synchronizing color television signals
KR200246560Y1 (ko) 영상신호의 라인 더블러 장치
JPH0461491A (ja) 固体撮像装置
KR100982679B1 (ko) 비디오 장치
JP3710358B2 (ja) 画面表示制御方法および装置
KR100291345B1 (ko) 고화질텔레비전의호환클램프신호발생회로
US4845546A (en) Composite pal video translator
JP2823234B2 (ja) 画面表示装置
JP2003060974A (ja) テレビジョンカメラ装置
KR0164255B1 (ko) 비디오 촬영용 영상신호 변환장치
JP3662997B2 (ja) デジタルエンコーダとフレームバッファー間の映像制御信号出力装置
JPH05110894A (ja) コントロール電圧伝送方法
JP2846870B2 (ja) クランプ回路
JP3440491B2 (ja) スーパーインポーズ装置
KR100304891B1 (ko) 평판형 표시장치 시스템
JP2662465B2 (ja) 静止画像伝送システム
JPH0279635A (ja) データ伝送方式
JPH1013703A (ja) 垂直位相調整回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee