JP2790282B2 - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JP2790282B2 JP2790282B2 JP63090422A JP9042288A JP2790282B2 JP 2790282 B2 JP2790282 B2 JP 2790282B2 JP 63090422 A JP63090422 A JP 63090422A JP 9042288 A JP9042288 A JP 9042288A JP 2790282 B2 JP2790282 B2 JP 2790282B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- counter
- frequency
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S348/00—Television
- Y10S348/91—Flicker reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】 本発明は、第１フィールド周波数を有する第１テレビ
ジョンン信号を第２フィールド周波数を有する第２テレ
ビジョン信号に変換するフィールド数変換回路と、第１
テレビジョン信号の第１水平および垂直同期信号から第
２テレビジョン信号の第２水平および垂直同期信号を取
出す同期信号変換回路とを具える画像表示装置であっ
て、前記同期信号変換回路が、 第１水平同期信号（H1）の倍数でありこの第１水平同
期信号に位相ロックされた周波数で発振器信号を発生す
る発振器を有する位相ロックグループおよびこの発振器
信号から第２水平同期信号（H2）を取出す手段と、 第１垂直同期信号（V1）から第２垂直同期信号（V2）
を取出す分周回路であって、この分周回路が前記の発振
器の出力端に結合された入力端を有している当該分周回
路とを具えている当該画像表示装置に関するものであ
る。
ジョンン信号を第２フィールド周波数を有する第２テレ
ビジョン信号に変換するフィールド数変換回路と、第１
テレビジョン信号の第１水平および垂直同期信号から第
２テレビジョン信号の第２水平および垂直同期信号を取
出す同期信号変換回路とを具える画像表示装置であっ
て、前記同期信号変換回路が、 第１水平同期信号（H1）の倍数でありこの第１水平同
期信号に位相ロックされた周波数で発振器信号を発生す
る発振器を有する位相ロックグループおよびこの発振器
信号から第２水平同期信号（H2）を取出す手段と、 第１垂直同期信号（V1）から第２垂直同期信号（V2）
を取出す分周回路であって、この分周回路が前記の発振
器の出力端に結合された入力端を有している当該分周回
路とを具えている当該画像表示装置に関するものであ
る。
この種類の画像表示装置は国際出願の国際公開80/023
51に記載されており既知である。この国際出願に記載さ
れた画像表示装置の分周回路は１フィールド当り標準の
ライン数を有する標準テレビジョン信号を処理するよう
に適合されている。ビデオレコーダやビデオゲームから
のテレビジョン信号のような、１フィールド当りのライ
ン数が標準のライン数と相違しているテレビジョン信号
がこの分周回路に供給されると、ローリング画像或いは
垂直ジッタのような妨害現象が生じる。
51に記載されており既知である。この国際出願に記載さ
れた画像表示装置の分周回路は１フィールド当り標準の
ライン数を有する標準テレビジョン信号を処理するよう
に適合されている。ビデオレコーダやビデオゲームから
のテレビジョン信号のような、１フィールド当りのライ
ン数が標準のライン数と相違しているテレビジョン信号
がこの分周回路に供給されると、ローリング画像或いは
垂直ジッタのような妨害現象が生じる。
本発明の目的は、このような妨害現象を生じることな
く、非標準の（場合によっては飛越し走査の）テレビジ
ョン信号を処理しうるようにすることにある。
く、非標準の（場合によっては飛越し走査の）テレビジ
ョン信号を処理しうるようにすることにある。
本発明は、第１フィールド周波数を有する第１テレビ
ジョンン信号を第２フィールド周波数を有する第２テレ
ビジョン信号に変換するフィールド数変換回路と、第１
テレビジョン信号の第１水平および垂直同期信号から第
２テレビジョン信号の第２水平および垂直同期信号を取
出す同期信号変換回路とを具える画像表示装置であっ
て、前記同期信号変換回路が、 第１水平同期信号の倍数でありこの第１水平同期信号
に位相ロックされた周波数で発振器信号を発生する発振
器を有する位相ロックグループおよび、この発振器信号
から第２水平同期信号を取出す手段と、 第１垂直同期信号から第２垂直同期信号を取出す分周
回路であって、この分周回路が前記発振器の出力端に結
合された入力端を有している当該分周回路とを具えてい
る当該画像表示装置において、 前記分周回路が第１カウンタ回路を有しており、 前記同期信号変換回路が更に、 第１垂直同期信号が供給されるリセット信号入力端
と、第２水平同期信号を受けるクロック信号入力端と、
計数値を生じる出力端とを有する第２カウンタ回路と、 第１垂直同期信号を受けるクロック信号入力端と、前
記第２カウンタ回路の前記出力端に結合され、前記第１
垂直同期信号のパルスが前記クロック信号入力端に供給
された際に前記第２カウンタ回路の計数値を記憶する入
力端と、この記憶した計数値を前記第１カウンタ回路の
入力端に供給する出力端とを有する記憶回路と、 第１垂直同期信号が供給される第１入力端と、前記第
１カウンタ回路の予め決定した位置信号の出力端に結合
された第２入力端と、第２垂直同期信号を生じる出力端
とを有するOR回路と を具えていることを特徴とする。
ジョンン信号を第２フィールド周波数を有する第２テレ
ビジョン信号に変換するフィールド数変換回路と、第１
テレビジョン信号の第１水平および垂直同期信号から第
２テレビジョン信号の第２水平および垂直同期信号を取
出す同期信号変換回路とを具える画像表示装置であっ
て、前記同期信号変換回路が、 第１水平同期信号の倍数でありこの第１水平同期信号
に位相ロックされた周波数で発振器信号を発生する発振
器を有する位相ロックグループおよび、この発振器信号
から第２水平同期信号を取出す手段と、 第１垂直同期信号から第２垂直同期信号を取出す分周
回路であって、この分周回路が前記発振器の出力端に結
合された入力端を有している当該分周回路とを具えてい
る当該画像表示装置において、 前記分周回路が第１カウンタ回路を有しており、 前記同期信号変換回路が更に、 第１垂直同期信号が供給されるリセット信号入力端
と、第２水平同期信号を受けるクロック信号入力端と、
計数値を生じる出力端とを有する第２カウンタ回路と、 第１垂直同期信号を受けるクロック信号入力端と、前
記第２カウンタ回路の前記出力端に結合され、前記第１
垂直同期信号のパルスが前記クロック信号入力端に供給
された際に前記第２カウンタ回路の計数値を記憶する入
力端と、この記憶した計数値を前記第１カウンタ回路の
入力端に供給する出力端とを有する記憶回路と、 第１垂直同期信号が供給される第１入力端と、前記第
１カウンタ回路の予め決定した位置信号の出力端に結合
された第２入力端と、第２垂直同期信号を生じる出力端
とを有するOR回路と を具えていることを特徴とする。
第１テレビジョン信号の１フィールド当りのライン数
は第２カウンタ回路によって計数でき、この計数結果に
より第１カウンタ回路を制御し、第２テレビジョン信号
の同数のライン後に第２垂直同期信号V2のパルスを生ぜ
しめるようにすることができるという点で本発明が成立
つ。この本発明の手段によれば、第１テレビジョン信号
のライン数の変化に極めて迅速に続いて、第２テレビジ
ョン信号のライン数がこれに適合される為、前述した妨
害現象が可成り減少するという利点が得られる。
は第２カウンタ回路によって計数でき、この計数結果に
より第１カウンタ回路を制御し、第２テレビジョン信号
の同数のライン後に第２垂直同期信号V2のパルスを生ぜ
しめるようにすることができるという点で本発明が成立
つ。この本発明の手段によれば、第１テレビジョン信号
のライン数の変化に極めて迅速に続いて、第２テレビジ
ョン信号のライン数がこれに適合される為、前述した妨
害現象が可成り減少するという利点が得られる。
本発明の実施例では、第２フィールドの周波数を第１
フィールド周波数の２倍にする。このようにすることに
より、標準および非標準の双方のテレビジョン信号に対
し、可能な飛越し走査を保ってフィールド数を２倍にす
ることができる。
フィールド周波数の２倍にする。このようにすることに
より、標準および非標準の双方のテレビジョン信号に対
し、可能な飛越し走査を保ってフィールド数を２倍にす
ることができる。
図面につき本発明を説明する。
第１図に示す本発明による画像表示装置の一例におい
て、この画像表示装置の入力端100には第１テレビジョ
ン信号が供給されるものであり、この入力端100は同期
信号分離器103の入力端101とフィールド数変換回路114
の入力端113とに接続されている。同期信号分離器103は
第１水平同期信号H1の為の出力端105と、第１垂直同期
信号V1の為の出力端107とを有している。同期信号分離
器103の出力端105は同期信号変換回路４の入力端５とフ
ィールド数変換回路114の入力端115とに接続されてい
る。同期信号分離器103の出力端107は同期信号変換回路
４の入力端７とフィールド数変換回路114の入力端117と
に接続されている。同期信号変換回路４の第２水平同期
信号H2に対する出力端６はフィールド数変換回路114の
入力端116に接続されている。同期信号変換回路４の第
２垂直同期信号V2に対する出力端８はフィールド数変換
回路114の入力端118に接続されている。フィールド数変
換回路114の倍数ビデオ信号出力端120は画像表示管124
の倍数ビデオ信号入力端122に接続されている。フィー
ルド数変換回路114の水平偏向信号H2′用の出力端126は
画像表示管124の偏向回路130の入力端128に接続されて
いる。フィールド数変換回路114の垂直偏向信号V2′用
の出力端132は偏向回路130の入力端134に接続されてい
る。
て、この画像表示装置の入力端100には第１テレビジョ
ン信号が供給されるものであり、この入力端100は同期
信号分離器103の入力端101とフィールド数変換回路114
の入力端113とに接続されている。同期信号分離器103は
第１水平同期信号H1の為の出力端105と、第１垂直同期
信号V1の為の出力端107とを有している。同期信号分離
器103の出力端105は同期信号変換回路４の入力端５とフ
ィールド数変換回路114の入力端115とに接続されてい
る。同期信号分離器103の出力端107は同期信号変換回路
４の入力端７とフィールド数変換回路114の入力端117と
に接続されている。同期信号変換回路４の第２水平同期
信号H2に対する出力端６はフィールド数変換回路114の
入力端116に接続されている。同期信号変換回路４の第
２垂直同期信号V2に対する出力端８はフィールド数変換
回路114の入力端118に接続されている。フィールド数変
換回路114の倍数ビデオ信号出力端120は画像表示管124
の倍数ビデオ信号入力端122に接続されている。フィー
ルド数変換回路114の水平偏向信号H2′用の出力端126は
画像表示管124の偏向回路130の入力端128に接続されて
いる。フィールド数変換回路114の垂直偏向信号V2′用
の出力端132は偏向回路130の入力端134に接続されてい
る。
同期信号変換回路４の入力端５は位相ロックループ11
の入力端９に接続され、この入力端９は位相比較回路19
の一方の入力端13に接続されている。この位相比較回路
19の他方の入力端15は第１分周器29の出力端31に接続さ
れている。位相比較回路19の出力端17は発振器23の制御
信号入力端21に接続されている。この発振器23の出力端
25は第１分周器29の入力端27および位相ロックループ11
の出力端32に接続されており、従ってこの位相ロックル
ープ11は位相比較回路19と、発振器23と、第１分周器29
とを以って構成されている。位相ロックループ11の出力
端32は第２分周器35の入力端33および第１カウンタ41の
形態の可制御計数回路のクロック信号入力端39に接続さ
れている。第２分周器35の出力端37は第２カウンタ57の
クロック信号入力端55に接続されており、この入力端55
に第２水平同期信号H2を供給する。この信号は同期信号
変換回路４の出力端６にも供給される。同期信号変換回
路４の入力端７は第２カウンタ57のリセット信号入力端
59と、記憶回路45のクロック信号入力端51と、OR回路73
の形態の出力回路の第１入力端63とに接続されている。
記憶回路45の組合せ入力端49は第２カウンタ57の組合せ
出力端53に接続されている。記憶回路45の組合せ出力端
47は第１カウンタ41の組合せ入力端43に接続されてい
る。第１カウンタ41の負荷信号入力端67はOR回路73の出
力端65に結合され、このOR回路が上記の入力端67に第２
垂直同期信号V2を供給する。この信号は同期信号変換回
路４の出力端８にも供給される。OR回路73の第２入力端
71は第１カウンタ41の零位置信号出力端69に接続されて
いる。
の入力端９に接続され、この入力端９は位相比較回路19
の一方の入力端13に接続されている。この位相比較回路
19の他方の入力端15は第１分周器29の出力端31に接続さ
れている。位相比較回路19の出力端17は発振器23の制御
信号入力端21に接続されている。この発振器23の出力端
25は第１分周器29の入力端27および位相ロックループ11
の出力端32に接続されており、従ってこの位相ロックル
ープ11は位相比較回路19と、発振器23と、第１分周器29
とを以って構成されている。位相ロックループ11の出力
端32は第２分周器35の入力端33および第１カウンタ41の
形態の可制御計数回路のクロック信号入力端39に接続さ
れている。第２分周器35の出力端37は第２カウンタ57の
クロック信号入力端55に接続されており、この入力端55
に第２水平同期信号H2を供給する。この信号は同期信号
変換回路４の出力端６にも供給される。同期信号変換回
路４の入力端７は第２カウンタ57のリセット信号入力端
59と、記憶回路45のクロック信号入力端51と、OR回路73
の形態の出力回路の第１入力端63とに接続されている。
記憶回路45の組合せ入力端49は第２カウンタ57の組合せ
出力端53に接続されている。記憶回路45の組合せ出力端
47は第１カウンタ41の組合せ入力端43に接続されてい
る。第１カウンタ41の負荷信号入力端67はOR回路73の出
力端65に結合され、このOR回路が上記の入力端67に第２
垂直同期信号V2を供給する。この信号は同期信号変換回
路４の出力端８にも供給される。OR回路73の第２入力端
71は第１カウンタ41の零位置信号出力端69に接続されて
いる。
以下に、一例として第２フィールド周波数を第１フィ
ールド周波数の２倍とした場合につき回路の動作を説明
する。この場合、図示の回路では、発振器23を第１水平
同期信号H1の周波数の４倍の周波数で発振せしめること
ができる。或いはまた、他の回路素子をも適合せしめれ
ば、この発振器を上記の倍数である周波数で発振せしめ
ることもできる。発振器23が第１水平同期信号H1の周波
数の４倍の周波数で発振する場合には、第１分周器29は
４分周器であり、第２分周器35は２分周器である。第２
カウンタ57はクロック信号入力端55で第１水平同期信号
H1の周波数の２倍の周波数の信号を受け、リセット信号
入力端59で第１垂直同期信号V1を受ける為、この第２カ
ウンタ57は第１垂直同期信号V1の２つのパルス間毎に第
１テレビジョン信号の１フィールドのライン数の２倍の
数を計数する。この計数された数は第１垂直同期信号V1
のパルスがクロック信号入力端51に存在する場合に記憶
回路45に記憶される。これと同じパルスV1がOR回路73を
経て第１カウンタ41の負荷信号入力端67に供給される
為、記憶回路45に丁度記憶されたこの数が第１カウンタ
41内にも入れられる。この第１カウンタ41は第１水平同
期信号H1の周波数の４倍の周波数でクロック信号入力端
39で信号を受ける為、この第１カウンタ41はこの第１カ
ウンタに丁度入れられた数を、ライン数の２倍を計数す
る第２カウンタ57の２倍の速度で零まで逆計数する。従
って、第１カウンタ41は第１テレビジョン信号の１フィ
ールドの半分で零に達し、次いで第２テレビジョン信号
に対する第２垂直同期信号V2のパルスをOR回路73を経て
供給する。従って、OR回路73の出力端65は第１カウンタ
41の負荷信号入力端67に接続される為、この第１カウン
タ41には記憶回路45に記憶された数が入れられ、この第
１カウンタはこの数から零まで再び逆計数する。従って
以下の数値例で説明するように飛越し走査が達成され
る。第１テレビジョン信号が１フィールド当り312.5ラ
イン有する場合には、第２カウンタ57は位置625に達す
るまで計数する。第１カウンタ41のクロック信号の周波
数は第１水平同期信号H1の周波数の４倍である為、パル
スV2は第１テレビジョン信号の156.25ライン後に、従っ
て第２水平同期信号H2の２つのパルス間の中間がパルス
H2と一致する際に生ぜしめられる。
ールド周波数の２倍とした場合につき回路の動作を説明
する。この場合、図示の回路では、発振器23を第１水平
同期信号H1の周波数の４倍の周波数で発振せしめること
ができる。或いはまた、他の回路素子をも適合せしめれ
ば、この発振器を上記の倍数である周波数で発振せしめ
ることもできる。発振器23が第１水平同期信号H1の周波
数の４倍の周波数で発振する場合には、第１分周器29は
４分周器であり、第２分周器35は２分周器である。第２
カウンタ57はクロック信号入力端55で第１水平同期信号
H1の周波数の２倍の周波数の信号を受け、リセット信号
入力端59で第１垂直同期信号V1を受ける為、この第２カ
ウンタ57は第１垂直同期信号V1の２つのパルス間毎に第
１テレビジョン信号の１フィールドのライン数の２倍の
数を計数する。この計数された数は第１垂直同期信号V1
のパルスがクロック信号入力端51に存在する場合に記憶
回路45に記憶される。これと同じパルスV1がOR回路73を
経て第１カウンタ41の負荷信号入力端67に供給される
為、記憶回路45に丁度記憶されたこの数が第１カウンタ
41内にも入れられる。この第１カウンタ41は第１水平同
期信号H1の周波数の４倍の周波数でクロック信号入力端
39で信号を受ける為、この第１カウンタ41はこの第１カ
ウンタに丁度入れられた数を、ライン数の２倍を計数す
る第２カウンタ57の２倍の速度で零まで逆計数する。従
って、第１カウンタ41は第１テレビジョン信号の１フィ
ールドの半分で零に達し、次いで第２テレビジョン信号
に対する第２垂直同期信号V2のパルスをOR回路73を経て
供給する。従って、OR回路73の出力端65は第１カウンタ
41の負荷信号入力端67に接続される為、この第１カウン
タ41には記憶回路45に記憶された数が入れられ、この第
１カウンタはこの数から零まで再び逆計数する。従って
以下の数値例で説明するように飛越し走査が達成され
る。第１テレビジョン信号が１フィールド当り312.5ラ
イン有する場合には、第２カウンタ57は位置625に達す
るまで計数する。第１カウンタ41のクロック信号の周波
数は第１水平同期信号H1の周波数の４倍である為、パル
スV2は第１テレビジョン信号の156.25ライン後に、従っ
て第２水平同期信号H2の２つのパルス間の中間がパルス
H2と一致する際に生ぜしめられる。
本発明による回路は標準および非標準信号の双方に適
している。その理由は、第２垂直同期信号V2のパルス
は、第１垂直同期信号V1の２つのパルス間のライン数が
標準数からずれた場合でも第１垂直同期信号V1の２つの
パルスの中間に生じる為である。その理由は、第２カウ
ンタはどのくらいの数の半ラインが第１テレビジョン信
号の１フィールド中に含まれるかを測定する為であり、
また第１カウンタは第２カウンタの２倍の速度で計数す
るために第２テレビジョン信号に対するパルスV2は第１
テレビジョン信号の１フィールドの中間で生ぜしめられ
る為である。飛越し走査を保つ必要がない場合には、第
１テレビジョン信号の１フィールド当たの全ライン数を
計数すれば充分である。
している。その理由は、第２垂直同期信号V2のパルス
は、第１垂直同期信号V1の２つのパルス間のライン数が
標準数からずれた場合でも第１垂直同期信号V1の２つの
パルスの中間に生じる為である。その理由は、第２カウ
ンタはどのくらいの数の半ラインが第１テレビジョン信
号の１フィールド中に含まれるかを測定する為であり、
また第１カウンタは第２カウンタの２倍の速度で計数す
るために第２テレビジョン信号に対するパルスV2は第１
テレビジョン信号の１フィールドの中間で生ぜしめられ
る為である。飛越し走査を保つ必要がない場合には、第
１テレビジョン信号の１フィールド当たの全ライン数を
計数すれば充分である。
第２図において、第１図と対応する素子に同一符号を
付した。第２図による第２垂直同期信号用の出力回路
は、第１カウンタ41の負荷信号入力端67が同期信号変換
回路４の入力端７に直接接続されており、この第２図で
もOR回路73の形態とした出力回路の出力端65が上記の負
荷信号入力端67に接続されていない為に第１カウンタ41
に対する負荷信号はこの第１カウンタ41の零位置信号出
力端69における零位置信号にもはや依存しないという点
で第１図に示す回路と相違する。この場合第１カウンタ
は41は、第１テレビジョン信号の２つのパルスV1間で１
つのパルスV2をOR回路73を経て供給する為にこれら２つ
のパルスV1間で１度だけ零に逆計数する。またパルスV1
自体がパルスV2としてこのOR回路73を通る。第１テレビ
ジョン信号が標準テレビジョン信号から可成りずれてい
る場合には、第１図の回路では、第１カウンタ41の零位
置信号出力端69における零位置信号から生ぜしめられた
第１のパルスと第１垂直同期信号V1から生ぜしめられた
第２のパルスとの２つのパルスV2が互いの後にすぐに現
われるようになる。この現象は、第１テレビジョン信号
のフィールド当りのライン数がフィールド毎に変化する
場合に生じる。上述した実施例は２つのパルスV2が前述
したように互いに後にすぐに生じるのを防止する。この
実施例は第２フィールド周波数が第１フィールド周波数
の２倍である場合に特に好ましい。第２フィールド周波
数が第１フィールド周波数の他の倍数である場合には、
第１カウンタの零位置信号出力端から生じるパルス数を
カウンタ回路により計数することができる。フィールド
数倍数がｎ倍である場合には、このカウンタ回路は位置
ｎ−１に達した際に信号を第１カウンタ41の禁止信号入
力端に供給し、これにより２つのパルスV2が互いの後に
すぐに現われないようにすることができる。
付した。第２図による第２垂直同期信号用の出力回路
は、第１カウンタ41の負荷信号入力端67が同期信号変換
回路４の入力端７に直接接続されており、この第２図で
もOR回路73の形態とした出力回路の出力端65が上記の負
荷信号入力端67に接続されていない為に第１カウンタ41
に対する負荷信号はこの第１カウンタ41の零位置信号出
力端69における零位置信号にもはや依存しないという点
で第１図に示す回路と相違する。この場合第１カウンタ
は41は、第１テレビジョン信号の２つのパルスV1間で１
つのパルスV2をOR回路73を経て供給する為にこれら２つ
のパルスV1間で１度だけ零に逆計数する。またパルスV1
自体がパルスV2としてこのOR回路73を通る。第１テレビ
ジョン信号が標準テレビジョン信号から可成りずれてい
る場合には、第１図の回路では、第１カウンタ41の零位
置信号出力端69における零位置信号から生ぜしめられた
第１のパルスと第１垂直同期信号V1から生ぜしめられた
第２のパルスとの２つのパルスV2が互いの後にすぐに現
われるようになる。この現象は、第１テレビジョン信号
のフィールド当りのライン数がフィールド毎に変化する
場合に生じる。上述した実施例は２つのパルスV2が前述
したように互いに後にすぐに生じるのを防止する。この
実施例は第２フィールド周波数が第１フィールド周波数
の２倍である場合に特に好ましい。第２フィールド周波
数が第１フィールド周波数の他の倍数である場合には、
第１カウンタの零位置信号出力端から生じるパルス数を
カウンタ回路により計数することができる。フィールド
数倍数がｎ倍である場合には、このカウンタ回路は位置
ｎ−１に達した際に信号を第１カウンタ41の禁止信号入
力端に供給し、これにより２つのパルスV2が互いの後に
すぐに現われないようにすることができる。
第１および２図に示す双方の実施例では、例えば、第
１カウンタ41の組合せ出力端に接続された組合せ入力端
を有するAND回路の出力端を第１カウンタ41の零位置信
号出力端69の代りに用いることができる。また、第１カ
ウンタ41の零位置信号出力端69の代りに、記憶回路45の
組合せ出力端47に接続された第１組合せ入力端と、第１
カウンタ41の組合せ出力端に接続された第２入力端とを
有する比較回路の出力端を用い、第１カウンタ41が零か
ら順方向に計数するようにすることもできる。この場
合、この第１カウンタ41の負荷信号入力端67に供給され
る信号をこの第１カウンタ41のリセット信号入力端に供
給する必要がある。
１カウンタ41の組合せ出力端に接続された組合せ入力端
を有するAND回路の出力端を第１カウンタ41の零位置信
号出力端69の代りに用いることができる。また、第１カ
ウンタ41の零位置信号出力端69の代りに、記憶回路45の
組合せ出力端47に接続された第１組合せ入力端と、第１
カウンタ41の組合せ出力端に接続された第２入力端とを
有する比較回路の出力端を用い、第１カウンタ41が零か
ら順方向に計数するようにすることもできる。この場
合、この第１カウンタ41の負荷信号入力端67に供給され
る信号をこの第１カウンタ41のリセット信号入力端に供
給する必要がある。
或いはまた、発振器23の発振周波数と、分周器29およ
び35の分周比を適切に調整することにより、同期信号変
換器をフィールド数２倍以外のフィールド数変換器に適
したように構成することもできること勿論である。一般
には、発振器23を第１水平同期信号H1の周波数の2n倍に
等しい周波数で発振させ、第１分周器29を2n分周器とし
て構成し、第２分周器35をｎ分周器として構成すること
によりフィールド数のｎ倍を実現しうる。この場合2nを
整数とする必要がある。
び35の分周比を適切に調整することにより、同期信号変
換器をフィールド数２倍以外のフィールド数変換器に適
したように構成することもできること勿論である。一般
には、発振器23を第１水平同期信号H1の周波数の2n倍に
等しい周波数で発振させ、第１分周器29を2n分周器とし
て構成し、第２分周器35をｎ分周器として構成すること
によりフィールド数のｎ倍を実現しうる。この場合2nを
整数とする必要がある。
第１図は、本発明による同期信号変換回路を設けたフィ
ールド数変換回路を具える画像表示装置の一例を示すブ
ロック線図 第２図は、本発明の他の例による第１図の同期信号変換
回路の第２垂直同期信号V2に対する出力回路を示すブロ
ック線図である。 ４……同期信号変換回路 11……位相ロックループ 19……位相比較回路、23……発振器 29,35……分周器、41,57……カウンタ 45……記憶回路、73……OR回路 103……同期信号分離器 114……フィールド数変換回路 124……画像表示管 130……偏向回路
ールド数変換回路を具える画像表示装置の一例を示すブ
ロック線図 第２図は、本発明の他の例による第１図の同期信号変換
回路の第２垂直同期信号V2に対する出力回路を示すブロ
ック線図である。 ４……同期信号変換回路 11……位相ロックループ 19……位相比較回路、23……発振器 29,35……分周器、41,57……カウンタ 45……記憶回路、73……OR回路 103……同期信号分離器 114……フィールド数変換回路 124……画像表示管 130……偏向回路
Claims (5)
- 【請求項１】第１フィールド周波数を有する第１テレビ
ジョン信号を第２フィールド周波数を有する第２テレビ
ジョン信号に変換するフィールド数変換回路（114）
と、第１テレビジョン信号の第１水平および垂直同期信
号（H1およびV1）から第２テレビジョン信号の第２水平
および垂直同期信号（H2およびV2）を取出す同期信号変
換回路（４）とを具える画像表示装置であって、前記同
期信号変換回路（４）が、 第１水平同期信号（H1）の倍数でありこの第１水平同期
信号（H1）に位相ロックされた周波数で発振器信号を発
生する発振器（23）を有する位相ロックグループ（11）
および、この発振器信号から第２水平同期信号（H2）を
取出す手段（35）と、 第１垂直同期信号（V1）から第２垂直同期信号（V2）を
取出す分周回路であって、この分周回路が前記発振器
（23）の出力端に結合された入力端を有している当該分
周回路とを具えている当該画像表示装置において、 前記分周回路が第１カウンタ回路（41）を有しており、 前記同期信号変換回路（４）が更に、 第１垂直同期信号（V1）が供給されるリセット信号入力
端（59）と、第２水平同期信号（H2）を受けるクロック
信号入力端（55）と、計数値を生じる出力端（53）とを
有する第２カウンタ回路（57）と、 第１垂直同期信号（V1）を受けるクロック信号入力端
（51）と、前記第２カウンタ回路（57）の前記出力端
（53）に結合され、前記第１垂直同期信号（V1）のパル
スが前記クロック信号入力端（51）に供給された際に前
記第２カウンタ回路（57）の計数値を記憶する入力端
（49）と、この記憶した計数値を前記第１カウンタ回路
（41）の入力端（43）に供給する出力端（41）とを有す
る記憶回路（45）と、 第１垂直同期信号（V1）が供給される第１入力端（63）
と、前記第１カウンタ回路（41）の予め決定した位置信
号の出力端（69）に結合された第２入力端（71）と、第
２垂直同期信号（V2）を生じる出力端（65）とを有する
OR回路（73）と を具えていることを特徴とする画像表示装置。 - 【請求項２】請求項１に記載の画像表示装置において、
前記第１カウンタ回路（41）の予め決定した位置信号の
出力端（69）がこの第１カウンタ回路（41）の零位置信
号出力端であることを特徴とする画像表示装置。 - 【請求項３】請求項１または２に記載の画像表示装置に
おいて、前記第２フィールド周波数が前記第１フィール
ド周波数の２倍であることを特徴とする画像表示装置。 - 【請求項４】請求項３に記載の画像表示装置において、
前記発振器（23）の周波数が第１水平同期信号（H1）の
４倍であることを特徴とする画像表示装置。 - 【請求項５】請求項１に記載の画像表示装置において、
前記第１カウンタ回路が、前記発振器（23）の出力端に
結合されたクロック信号入力端（39）と、前記同期信号
変換回路（４）の垂直同期信号入力端（７）に結合され
たリセット信号入力端とを有し、零から計数する第１カ
ウンタ（41）と、 前記記憶回路（45）から前記記憶した計数値を受けるよ
うに結合された第１入力端と、前記第１カウンタ（41）
の計数値出力端に結合された第２入力端と、前記予め決
定した位置信号の出力端（69）に結合された出力端とを
有する比較回路と を具えていることを特徴とする画像表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8700903A NL8700903A (nl) | 1987-04-16 | 1987-04-16 | Beeldweergeefinrichting met een rastertalomzetter. |
| NL8700903 | 1987-04-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63280587A JPS63280587A (ja) | 1988-11-17 |
| JP2790282B2 true JP2790282B2 (ja) | 1998-08-27 |
Family
ID=19849869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63090422A Expired - Lifetime JP2790282B2 (ja) | 1987-04-16 | 1988-04-14 | 画像表示装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4851907A (ja) |
| EP (1) | EP0287168B1 (ja) |
| JP (1) | JP2790282B2 (ja) |
| KR (1) | KR960010485B1 (ja) |
| DE (1) | DE3874793T2 (ja) |
| ES (1) | ES2035240T3 (ja) |
| FI (1) | FI84546C (ja) |
| NL (1) | NL8700903A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135995A (ja) * | 1988-11-17 | 1990-05-24 | Sony Corp | テレビジョン受像機 |
| DE3940811A1 (de) * | 1989-12-09 | 1991-06-13 | Thomson Brandt Gmbh | Schaltung zur steuerung eines bildsignalspeichers |
| FR2750279B1 (fr) * | 1996-06-19 | 1998-08-07 | Thomson Multimedia Sa | Procede et dispositif de modification de la frequence-trame d'un signal de television |
| EP1592245A1 (en) * | 2004-04-27 | 2005-11-02 | Matsushita Electric Industrial Co., Ltd. | Adaptive generation of synchronization signals |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3806644A (en) * | 1973-02-23 | 1974-04-23 | Bell Telephone Labor Inc | Video format converter |
| US4047204A (en) * | 1974-12-20 | 1977-09-06 | American Optical Corporation | Variable interlace display |
| DE2915359A1 (de) * | 1979-04-14 | 1980-10-16 | Standard Elektrik Lorenz Ag | Fernsehempfaenger |
| AU560269B2 (en) * | 1982-09-22 | 1987-04-02 | Philips Electronics N.V. | Field number conversion |
| JPS60100887A (ja) * | 1983-11-07 | 1985-06-04 | Sony Corp | テレビジヨン受像機 |
| US4680632A (en) * | 1985-07-31 | 1987-07-14 | Rca Corporation | Television display system with flicker reduction processor having burst locked clock and skew correction |
| US4760455A (en) * | 1985-11-29 | 1988-07-26 | Canon Kabushiki Kaisha | Picture output device |
-
1987
- 1987-04-16 NL NL8700903A patent/NL8700903A/nl not_active Application Discontinuation
-
1988
- 1988-04-07 US US07/178,704 patent/US4851907A/en not_active Expired - Fee Related
- 1988-04-11 ES ES198888200687T patent/ES2035240T3/es not_active Expired - Lifetime
- 1988-04-11 DE DE8888200687T patent/DE3874793T2/de not_active Expired - Fee Related
- 1988-04-11 EP EP88200687A patent/EP0287168B1/en not_active Expired - Lifetime
- 1988-04-13 FI FI881710A patent/FI84546C/fi not_active IP Right Cessation
- 1988-04-13 KR KR1019880004178A patent/KR960010485B1/ko not_active IP Right Cessation
- 1988-04-14 JP JP63090422A patent/JP2790282B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63280587A (ja) | 1988-11-17 |
| KR880013402A (ko) | 1988-11-30 |
| FI84546B (fi) | 1991-08-30 |
| ES2035240T3 (es) | 1993-04-16 |
| US4851907A (en) | 1989-07-25 |
| EP0287168A1 (en) | 1988-10-19 |
| FI881710A0 (fi) | 1988-04-13 |
| NL8700903A (nl) | 1988-11-16 |
| DE3874793D1 (de) | 1992-10-29 |
| FI84546C (fi) | 1991-12-10 |
| KR960010485B1 (ko) | 1996-08-01 |
| FI881710A (fi) | 1988-10-17 |
| DE3874793T2 (de) | 1993-04-08 |
| EP0287168B1 (en) | 1992-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3520082B2 (ja) | ビデオ処理のための表示ロックされたタイミング信号 | |
| US4268852A (en) | Sync generator for a color television system | |
| EP0109099B1 (en) | Field number conversion circuit | |
| KR100315246B1 (ko) | 디지털 표시 장치용 위상 동기 루프 회로 | |
| JP2790282B2 (ja) | 画像表示装置 | |
| JPH0644818B2 (ja) | 表示装置 | |
| US5036293A (en) | Oscillator for use with video signal time scaling apparatus | |
| EP0186433B1 (en) | Sync signal reproducing circuit for television receivers | |
| US5329367A (en) | Horizontal blanking | |
| KR100256160B1 (ko) | 다중 주사 비율 동작을 위한 수평 블랭킹 신호 발생 장치 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JPS6161755B2 (ja) | ||
| KR0124723Y1 (ko) | Tbc회로의 리드클록 발생장치 | |
| JP2588584B2 (ja) | ディジタルコンバーゼンス補正装置 | |
| JP2573727B2 (ja) | ビデオ信号用ｐｌｌ回路 | |
| JPH05344377A (ja) | タイミング発生装置 | |
| JPH0580736A (ja) | キヤラクタジエネレータ | |
| JPH0126596B2 (ja) | ||
| JPH05300399A (ja) | Ｐｌｌ回路 | |
| JPH07105897B2 (ja) | 垂直同期信号作成回路 | |
| JPS6184981A (ja) | 走査変換装置 | |
| JPH05110552A (ja) | データ伝送装置 | |
| JPH069381B2 (ja) | 走査線位置制御装置 | |
| JPH1093993A (ja) | ２次元／３次元映像変換装置 | |
| JPH07264481A (ja) | 文字発生回路の垂直および水平同期信号発生回路および文字発生回路の垂直および水平同期信号発生方法 |