JPS63280587A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS63280587A JPS63280587A JP63090422A JP9042288A JPS63280587A JP S63280587 A JPS63280587 A JP S63280587A JP 63090422 A JP63090422 A JP 63090422A JP 9042288 A JP9042288 A JP 9042288A JP S63280587 A JPS63280587 A JP S63280587A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- frequency
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S348/00—Television
- Y10S348/91—Flicker reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、第１フィールド周波数を有する第１テレビジ
ョン信号を第２フィールド周波数を有する第２テレビジ
ョン信号に変換するフィールド数変換回路と、第１テレ
ビジョン信号の第１水平および垂直同期信号から第２テ
レビジョン信号の第２水平および垂直同期信号を取出す
同期信号変換回路とを具える画像表示装置であって、こ
の画像表示装置が、 第１水平同期信号（Ｈ１）の倍数でありこの第１水平同
期信号に位相ロックされた周波数で信号を発生する発振
器を有し、この発振器の出力信号から第２水平同期信号
（Ｈ２）を取出すようにした位相ロックループと、 第１垂直同期信号（ｖ１）から第２垂直同期信号（Ｖ２
）を取出す分周回路であって、この分周回路が前記の発
振器の出力端に結合された入力端を有している当該分周
回路とを具えている当該画像表示装置に関するものであ
る。
ョン信号を第２フィールド周波数を有する第２テレビジ
ョン信号に変換するフィールド数変換回路と、第１テレ
ビジョン信号の第１水平および垂直同期信号から第２テ
レビジョン信号の第２水平および垂直同期信号を取出す
同期信号変換回路とを具える画像表示装置であって、こ
の画像表示装置が、 第１水平同期信号（Ｈ１）の倍数でありこの第１水平同
期信号に位相ロックされた周波数で信号を発生する発振
器を有し、この発振器の出力信号から第２水平同期信号
（Ｈ２）を取出すようにした位相ロックループと、 第１垂直同期信号（ｖ１）から第２垂直同期信号（Ｖ２
）を取出す分周回路であって、この分周回路が前記の発
振器の出力端に結合された入力端を有している当該分周
回路とを具えている当該画像表示装置に関するものであ
る。
この種類の画像表示装置は国際出願の国際公開８０１０
２３５１に記載されており既知である。この国際出願に
記載された画像表示装置の分周回路は１フィールド当り
標準のライン数を有する標準テレビジョン信号を処理す
るように適合されている。
２３５１に記載されており既知である。この国際出願に
記載された画像表示装置の分周回路は１フィールド当り
標準のライン数を有する標準テレビジョン信号を処理す
るように適合されている。
ビデオレコーダやビデオゲームからのテレビジョン信号
のような、１フィールド当りのライン数が標準のライン
数と相違しているテレビジョン信号がこの分周回路に供
給されると、ローリング画像或いは垂直ジッタのような
妨害現象が生じる。
のような、１フィールド当りのライン数が標準のライン
数と相違しているテレビジョン信号がこの分周回路に供
給されると、ローリング画像或いは垂直ジッタのような
妨害現象が生じる。
本発明の目的は、このような妨害現象を生じることなく
、非標準の（場合によっては飛越し走査の）テレビジョ
ン信号を処理しうるようにすることにある。
、非標準の（場合によっては飛越し走査の）テレビジョ
ン信号を処理しうるようにすることにある。
本発明は、第１フィールド周波数を有する第１テレビジ
ョン信号を第２フィールド周波数各有する第２テレビジ
ョン信号に変換するフィールド数変換回路と、第１テレ
ビジョン信号の第１水平および垂直同期信号から第２テ
レビジョン信号の第２水平および垂直同期信号を取出す
同期信号変換回路とを具える画像表示装置であって、こ
の画像表示装置が、 第１水平同期信号（Ｈ１）の倍数でありこの第１水平同
期信号に位相ロックされた周波数で信号を発生する発振
器を有し、この発振器の出力信号から第２水平同期信号
（Ｈ２）を取出すようにした位相ロックループと、 第１垂直同期信号（Ｖ１）から第２垂直同期信号（Ｖ２
）を取出す分周回路であって、この分周回路が前記の発
振器の出力端に結合された入力端を有している当該分周
回路とを具えている当該画像表示装置において、前記の
分周回路が可制御カウンタ回路であり、画像表示装置が
更に、第１垂直同期信号（Ｖ１）が供給される消去信号
入力端と前記の発振器の出力端に結合されたクロック信
号入力端とを有するカウンタと、このカウンタの組合せ
出力端に結合された組合せ入力端と、第１垂直同期信号
（Ｖ１）が供給されるクロック信号入力端と、前記の可
制御カウンタ回路の組合せ入力端に結合された組合せ出
力端とを有する記憶回路と、 第１垂直同期信号（Ｖ１）が供給される入力端と、前記
の可制御カウンタ回路の出力端に結合された入力端とを
有する出力回路であって、この出力回路の出力から第２
垂直同期信号（Ｖ２）を得るようにした当該出力回路と
を具えていることを特徴とする。
ョン信号を第２フィールド周波数各有する第２テレビジ
ョン信号に変換するフィールド数変換回路と、第１テレ
ビジョン信号の第１水平および垂直同期信号から第２テ
レビジョン信号の第２水平および垂直同期信号を取出す
同期信号変換回路とを具える画像表示装置であって、こ
の画像表示装置が、 第１水平同期信号（Ｈ１）の倍数でありこの第１水平同
期信号に位相ロックされた周波数で信号を発生する発振
器を有し、この発振器の出力信号から第２水平同期信号
（Ｈ２）を取出すようにした位相ロックループと、 第１垂直同期信号（Ｖ１）から第２垂直同期信号（Ｖ２
）を取出す分周回路であって、この分周回路が前記の発
振器の出力端に結合された入力端を有している当該分周
回路とを具えている当該画像表示装置において、前記の
分周回路が可制御カウンタ回路であり、画像表示装置が
更に、第１垂直同期信号（Ｖ１）が供給される消去信号
入力端と前記の発振器の出力端に結合されたクロック信
号入力端とを有するカウンタと、このカウンタの組合せ
出力端に結合された組合せ入力端と、第１垂直同期信号
（Ｖ１）が供給されるクロック信号入力端と、前記の可
制御カウンタ回路の組合せ入力端に結合された組合せ出
力端とを有する記憶回路と、 第１垂直同期信号（Ｖ１）が供給される入力端と、前記
の可制御カウンタ回路の出力端に結合された入力端とを
有する出力回路であって、この出力回路の出力から第２
垂直同期信号（Ｖ２）を得るようにした当該出力回路と
を具えていることを特徴とする。
第１テレビジョン信号の１フィールド当りのライン数は
カウンタによって計数でき、この計数結果により可制御
カウンタ回路を制御し、第２テレビジョン信号の同数の
ライン後に第２垂直同期信号■２のパルスを生せしめる
ようにすることができるという点で本発明が成立つ。こ
の本発明の手段によれば、第１テレビジョン信号のライ
ン数の変化に極めて迅速に続いて、第２テレビジョン信
号のライン数がこれに適合される為、前述した妨害現象
が可成り減少するという利点が得られる。
カウンタによって計数でき、この計数結果により可制御
カウンタ回路を制御し、第２テレビジョン信号の同数の
ライン後に第２垂直同期信号■２のパルスを生せしめる
ようにすることができるという点で本発明が成立つ。こ
の本発明の手段によれば、第１テレビジョン信号のライ
ン数の変化に極めて迅速に続いて、第２テレビジョン信
号のライン数がこれに適合される為、前述した妨害現象
が可成り減少するという利点が得られる。
本発明の実施例では、第２フィールド周波数を第１フィ
ールド周波数の２倍にする。このようにすることにより
、標準および非標準の双方のテレビジョン信号に対し、
可能な飛越し走査を保ってフィールド数を２倍にするこ
とができる。
ールド周波数の２倍にする。このようにすることにより
、標準および非標準の双方のテレビジョン信号に対し、
可能な飛越し走査を保ってフィールド数を２倍にするこ
とができる。
図面につき本発明を説明する。
第１図に示す本発明による画像表示装置の一例において
、この画像表示装置の入力端１００には第１テレビジョ
ン信号が供給されるものであり、この入力端１００は同
期信号分離器１０３の入力端１０１とフィールド数変換
回路１１４の入力端１１３とに接続されている。同期信
号分離器１０３は第１水平同期信号Ｈ１の為の出力端１
０５と、第１垂直同期信号Ｖ１の為の出力端１０７とを
有している。同期信号分離器１０３の出力端１０５は同
期信号変換回路４の入力端５とフィールド数変換回路１
１４の入力端１１５とに接続されている。同期信号分離
器１０３の出力端１０７は同期信号変換回路４の入力端
７とフィールド数変換回路１１４の入力端１１７とに接
続されている。同期信号変換回路４の第２水平同期信号
１］２に対する出力端６はフィールド数変換回路１１４
の入力端１１６に接続されている。同期信号変換回路４
の第２垂直同期信号■２に対する出力端８はフィールド
数変換回路１１４の入力端１１８に接続されている。フ
ィールド数変換回路１１４の倍数ビデオ信号出力端１２
０は画像表示管１２４の倍数ビデオ信号入力端１２２に
接続されている。フィールド数変換回路１１４の水平偏
向信号Ｈ２’用の出力端１２６は画像表示管１２４の偏
向回路１３０の入力端１２８に接続されている。フィー
ルド数変換回路１１４の垂直偏向信号Ｖ２”用の出力端
１３２は偏向回路１３０の入力端１３４に接続されてい
る。
、この画像表示装置の入力端１００には第１テレビジョ
ン信号が供給されるものであり、この入力端１００は同
期信号分離器１０３の入力端１０１とフィールド数変換
回路１１４の入力端１１３とに接続されている。同期信
号分離器１０３は第１水平同期信号Ｈ１の為の出力端１
０５と、第１垂直同期信号Ｖ１の為の出力端１０７とを
有している。同期信号分離器１０３の出力端１０５は同
期信号変換回路４の入力端５とフィールド数変換回路１
１４の入力端１１５とに接続されている。同期信号分離
器１０３の出力端１０７は同期信号変換回路４の入力端
７とフィールド数変換回路１１４の入力端１１７とに接
続されている。同期信号変換回路４の第２水平同期信号
１］２に対する出力端６はフィールド数変換回路１１４
の入力端１１６に接続されている。同期信号変換回路４
の第２垂直同期信号■２に対する出力端８はフィールド
数変換回路１１４の入力端１１８に接続されている。フ
ィールド数変換回路１１４の倍数ビデオ信号出力端１２
０は画像表示管１２４の倍数ビデオ信号入力端１２２に
接続されている。フィールド数変換回路１１４の水平偏
向信号Ｈ２’用の出力端１２６は画像表示管１２４の偏
向回路１３０の入力端１２８に接続されている。フィー
ルド数変換回路１１４の垂直偏向信号Ｖ２”用の出力端
１３２は偏向回路１３０の入力端１３４に接続されてい
る。
同期信号変換回路４の入力端５は位相ロックループ１１
の入力端９に接続され、この入力端９は位相比較回路１
９の一方の入力端１３に接続されている。
の入力端９に接続され、この入力端９は位相比較回路１
９の一方の入力端１３に接続されている。
この位相比較回路１９の他方の入力端１５は第１分周器
２９の出力端３１に接続されている。位相比較回路１９
の出力端１７は発振器２３の制御信号入力端２１に接続
されている。この発振器２３の出力端２５は第１分周器
２９の入力端２７および位相ロックループ１１の出力端
３２に接続されており、従ってこの位相口・ンクループ
１１は位相比較回路１９と、発振器２３と、第１分周器
２９とを以って構成されている。位相ロックループ１１
の出力端３２は第２分周器３５の入力端３３および第１
カウンタ４１の形態の可制御計数回路のクロック信号入
力端３９に接続されている。第２分周器３５の出力端３
７は第２カウンタ５７のクロ・ンク信号入力端５５に接
続されており、この入力＠５５に第２水平同期信号Ｈ２
を供給する。この信号は同期信号変換回路４の出力端６
にも供給される。同期信号変換回路４の入力端７は第２
カウンタ５７の消去信号入力端５９と、記憶回路４５の
クロック信号入力端５１と、ＯＲ回路７３の形態の出力
回路の第１入力端６３とに接続されている。記憶回路４
５の組合せ入力端４９は第２カウンタ５７の組合せ出力
端５３に接続されている。記憶回路４５の組合せ出力端
４７は第１カウンタ４１の組合せ入力端４３に接続され
ている。
２９の出力端３１に接続されている。位相比較回路１９
の出力端１７は発振器２３の制御信号入力端２１に接続
されている。この発振器２３の出力端２５は第１分周器
２９の入力端２７および位相ロックループ１１の出力端
３２に接続されており、従ってこの位相口・ンクループ
１１は位相比較回路１９と、発振器２３と、第１分周器
２９とを以って構成されている。位相ロックループ１１
の出力端３２は第２分周器３５の入力端３３および第１
カウンタ４１の形態の可制御計数回路のクロック信号入
力端３９に接続されている。第２分周器３５の出力端３
７は第２カウンタ５７のクロ・ンク信号入力端５５に接
続されており、この入力＠５５に第２水平同期信号Ｈ２
を供給する。この信号は同期信号変換回路４の出力端６
にも供給される。同期信号変換回路４の入力端７は第２
カウンタ５７の消去信号入力端５９と、記憶回路４５の
クロック信号入力端５１と、ＯＲ回路７３の形態の出力
回路の第１入力端６３とに接続されている。記憶回路４
５の組合せ入力端４９は第２カウンタ５７の組合せ出力
端５３に接続されている。記憶回路４５の組合せ出力端
４７は第１カウンタ４１の組合せ入力端４３に接続され
ている。
第１カウンタ４１の負荷信号入力端６７はＯＲ回路７３
の出力端６５に結合され、このＯＲ回路が上記の入力端
６７に第２垂直同期信号■２を供給する。この信号は同
期信号変換回路４の出力端８にも供給される。ＯＲ回路
７３の第２入力端７１は第１カウンタ４１の零位置信号
出力端６９に接続されている。
の出力端６５に結合され、このＯＲ回路が上記の入力端
６７に第２垂直同期信号■２を供給する。この信号は同
期信号変換回路４の出力端８にも供給される。ＯＲ回路
７３の第２入力端７１は第１カウンタ４１の零位置信号
出力端６９に接続されている。
以下に、−例として第２フィールド周波数を第１フィー
ルド周波数の２倍とした場合につき回路の動作を説明す
る。この場合、図示の回路では、発振器２３を第１水平
同期信号Ｈ１の周波数の４倍の周波数で発振せしめるこ
とができる。或いはまた、他の回路素子をも適合せしめ
れば、この発振器を上記の倍数である周波数で発振せし
めることもできる。発振器２３が第１水平同期信号Ｈ１
の周波数の４倍の周波数で発振する場合には、第１分周
器２９は４分周器であり、第２分周器３５は２分周器で
ある。第２カウンタ５７はクロック信号入力端５５で第
１水平同期信号Ｈ１の周波数の２倍の周波数の信号を受
け、消去信号入力端５９で第１垂直同期信号■１を受け
る為、この第２カウンタ５７は第１垂直同期信号Ｖ１の
２つのパルス間毎に第１テレビジョン信号の１フイール
ドのライン数の２倍の数を計数する。この計数された数
は第１垂直同期信号■１のパルスがクロック信号入力端
５１に存在する場合に記憶回路４５に記憶される。これ
と同シハルスＶ１がＯＲ回路７３を経て第１カウンタ４
１の負荷信号入力端６７に供給される為、記憶回路４５
に丁度記憶されたこの数が第１カウンタ４１内にも入れ
られる。この第１カウンタ４１は第１水平同期信号Ｈ１
の周波数の４倍の周波数でクロック信号入力端３９で信
号を受ける為、この第１カウンタ４１はこの第１カウン
タに丁度入れられた数を、ライン数の２倍を計数する第
２カウンタ５７の２倍の速度で零まで逆計数する。従っ
て、第１カウンタ４１は第１テレビジョン信号の１フイ
ールドの半分で零に達し、次いで第２テレビジョン信号
に対する第２垂直同期信号〜２のパルスをＯＲ回路７３
を経て供給する。従っ−ｄ、ＯＲ回路７３の出力端６５
は第１カウンタ４１の負荷信号入力端６７に接続されて
いる為、この第１カウンタ４１には記憶回路４５に記憶
された数が入れられ、この第１カウンタはこの数から零
まで再び逆ｇ４′数する。従って以下の数値例で説明づ
るように飛越し走査が達成され、乙７第ｊテＩ／ヒジョ
ンイ言号が１フィールド当Ｑ３１２．５ ’ｊイン有す
る場合には１．第２カウンタ５７は位置６２５に達する
まで計数する。第１カウンタ４１のクロック信号の周波
数は第１水平同期信号Ｈ１の周波数の４倍である為、パ
ルス■２は第１テレビジョン信号の１５６．２５ライン
後に、従って第２水平同期信号Ｈ２の２つのパルス間の
中間がパルスＨ２と一敗する際に生ぜし、ぬられる。
ルド周波数の２倍とした場合につき回路の動作を説明す
る。この場合、図示の回路では、発振器２３を第１水平
同期信号Ｈ１の周波数の４倍の周波数で発振せしめるこ
とができる。或いはまた、他の回路素子をも適合せしめ
れば、この発振器を上記の倍数である周波数で発振せし
めることもできる。発振器２３が第１水平同期信号Ｈ１
の周波数の４倍の周波数で発振する場合には、第１分周
器２９は４分周器であり、第２分周器３５は２分周器で
ある。第２カウンタ５７はクロック信号入力端５５で第
１水平同期信号Ｈ１の周波数の２倍の周波数の信号を受
け、消去信号入力端５９で第１垂直同期信号■１を受け
る為、この第２カウンタ５７は第１垂直同期信号Ｖ１の
２つのパルス間毎に第１テレビジョン信号の１フイール
ドのライン数の２倍の数を計数する。この計数された数
は第１垂直同期信号■１のパルスがクロック信号入力端
５１に存在する場合に記憶回路４５に記憶される。これ
と同シハルスＶ１がＯＲ回路７３を経て第１カウンタ４
１の負荷信号入力端６７に供給される為、記憶回路４５
に丁度記憶されたこの数が第１カウンタ４１内にも入れ
られる。この第１カウンタ４１は第１水平同期信号Ｈ１
の周波数の４倍の周波数でクロック信号入力端３９で信
号を受ける為、この第１カウンタ４１はこの第１カウン
タに丁度入れられた数を、ライン数の２倍を計数する第
２カウンタ５７の２倍の速度で零まで逆計数する。従っ
て、第１カウンタ４１は第１テレビジョン信号の１フイ
ールドの半分で零に達し、次いで第２テレビジョン信号
に対する第２垂直同期信号〜２のパルスをＯＲ回路７３
を経て供給する。従っ−ｄ、ＯＲ回路７３の出力端６５
は第１カウンタ４１の負荷信号入力端６７に接続されて
いる為、この第１カウンタ４１には記憶回路４５に記憶
された数が入れられ、この第１カウンタはこの数から零
まで再び逆ｇ４′数する。従って以下の数値例で説明づ
るように飛越し走査が達成され、乙７第ｊテＩ／ヒジョ
ンイ言号が１フィールド当Ｑ３１２．５ ’ｊイン有す
る場合には１．第２カウンタ５７は位置６２５に達する
まで計数する。第１カウンタ４１のクロック信号の周波
数は第１水平同期信号Ｈ１の周波数の４倍である為、パ
ルス■２は第１テレビジョン信号の１５６．２５ライン
後に、従って第２水平同期信号Ｈ２の２つのパルス間の
中間がパルスＨ２と一敗する際に生ぜし、ぬられる。
本発明による回路は標準および非標準信号の双方に適し
ている。その理由は、第２垂直同期信号■２のパルスは
、第１垂直同期信号■１の２つのパルス間のライン数が
標準数からずれた場合でも第１垂直同期信号ｖ１の２つ
のパルスの中間に生じる為である。その理由は、第２カ
ウンタはどのくらいの数の半ラインが第１テレビジョン
信号の１フイールド中に含まれるかを測定する為であり
、また第１カウンタは第２カウンタの２倍の速度で計数
するために第２テレビジョン信号に対するパルスｖ２は
第１テレビジョン信号の１フイールドの中間で生ぜしめ
られる為である。飛越し走査を保つ必要がない場合には
、第１テレビジョン信号の１フイールド当たの全ライン
数を計数すれば充分である。
ている。その理由は、第２垂直同期信号■２のパルスは
、第１垂直同期信号■１の２つのパルス間のライン数が
標準数からずれた場合でも第１垂直同期信号ｖ１の２つ
のパルスの中間に生じる為である。その理由は、第２カ
ウンタはどのくらいの数の半ラインが第１テレビジョン
信号の１フイールド中に含まれるかを測定する為であり
、また第１カウンタは第２カウンタの２倍の速度で計数
するために第２テレビジョン信号に対するパルスｖ２は
第１テレビジョン信号の１フイールドの中間で生ぜしめ
られる為である。飛越し走査を保つ必要がない場合には
、第１テレビジョン信号の１フイールド当たの全ライン
数を計数すれば充分である。
第２図において、第１図と対応する素子に同一符号を付
した。第２図による第２垂直同期信号用の出力回路は、
第１カウンタ４１の負荷信号入力端６７が同期信号変換
回路４の入力端７に直接接続されており、この第２図で
もＯＲ回路７３の形態とした出力回路の出力端６５が上
記の負荷信号入力端６７に接続されていない為に第１カ
ウンタ４１に対する負荷信号はこの第１カウンタ４１の
零位置信号出力端６９における零位置信号にもはや依存
しないという点で第１図に示す回路と相違する。この場
合第１カウンタ４１は、第１テレビジョン信号の２つの
パルスｖｔｔ’Ｊで１つのパルスＶ２をＯＲ回路７３ヲ
経て供給する為に、れら２つのパルス■〕間で１度だけ
零に逆計数する。またパルスリ１自体がノ“ごルス■２
としてこのＯＲ回路７３を通る、第１テしビジョン信号
が標準テレビジョン信号から可成りずれている場合には
、第１図の回路では、第１カウンタ４）、の零位置信号
出力端６９における零位置信号から生ぜしめられた第１
のパルスと第１垂直同期信号■１から生ぜしめられた第
２のパルスとの２つのパルスＶ２が互いの後にすぐに現
われるようになる。この現象は、第１テレビジョン信号
のフィールド当りのライン数がフィールド毎に変化する
場合に生じる。上述した実施例は２つのパルス■２が前
述したように互いの後にすぐに生じるのを防止する。こ
の実施例は第２フィールド周波数゛が第１フィールド周
波数の２倍である場合に特に好ましい。第２フィールド
周波数が第１フィールド周波数の他の倍数である場合に
は、第１カウンタの零位置信号出力端から生じるパルス
数をカウンタ回路により計数するよ・うにすることがで
きる。フィールド数倍数がｎ倍である場合には、とのカ
ウンタ回路は位置ｎ−Ｈこ達した際に信号を第１カウン
ク４１の禁止信号入力端に供給し１、こ比により２つの
パルス■２が互いの後にすぐに現われないようにするこ
とができる。
した。第２図による第２垂直同期信号用の出力回路は、
第１カウンタ４１の負荷信号入力端６７が同期信号変換
回路４の入力端７に直接接続されており、この第２図で
もＯＲ回路７３の形態とした出力回路の出力端６５が上
記の負荷信号入力端６７に接続されていない為に第１カ
ウンタ４１に対する負荷信号はこの第１カウンタ４１の
零位置信号出力端６９における零位置信号にもはや依存
しないという点で第１図に示す回路と相違する。この場
合第１カウンタ４１は、第１テレビジョン信号の２つの
パルスｖｔｔ’Ｊで１つのパルスＶ２をＯＲ回路７３ヲ
経て供給する為に、れら２つのパルス■〕間で１度だけ
零に逆計数する。またパルスリ１自体がノ“ごルス■２
としてこのＯＲ回路７３を通る、第１テしビジョン信号
が標準テレビジョン信号から可成りずれている場合には
、第１図の回路では、第１カウンタ４）、の零位置信号
出力端６９における零位置信号から生ぜしめられた第１
のパルスと第１垂直同期信号■１から生ぜしめられた第
２のパルスとの２つのパルスＶ２が互いの後にすぐに現
われるようになる。この現象は、第１テレビジョン信号
のフィールド当りのライン数がフィールド毎に変化する
場合に生じる。上述した実施例は２つのパルス■２が前
述したように互いの後にすぐに生じるのを防止する。こ
の実施例は第２フィールド周波数゛が第１フィールド周
波数の２倍である場合に特に好ましい。第２フィールド
周波数が第１フィールド周波数の他の倍数である場合に
は、第１カウンタの零位置信号出力端から生じるパルス
数をカウンタ回路により計数するよ・うにすることがで
きる。フィールド数倍数がｎ倍である場合には、とのカ
ウンタ回路は位置ｎ−Ｈこ達した際に信号を第１カウン
ク４１の禁止信号入力端に供給し１、こ比により２つの
パルス■２が互いの後にすぐに現われないようにするこ
とができる。
第１および２図に示す双方の実施例では、例えば、第１
カウンタ４１の組合せ出力端に接続された組合せ入力端
を有するＡＮＤ回路の出力端を第１カウンタ４１の零位
置信号出力端６９の代りに用いることができる。また、
第１カウンタ４１のこの零位置信号出力端６９の代りに
、記憶回路４５０組合せ出力端４７に接続された第１組
合せ入力端と、第１カウンタ４１の組合せ出力端に接続
された第２入力端とを有する比較回路の出力端を用い、
第１カウンタ４１が零から順方向に計数するようにする
ごともできる。この場合、この第１カウンク４１の負荷
信号入力端６７に供給される信号をこの第１カウンタ４
１の消去信号入力端に供給する必要がある。
カウンタ４１の組合せ出力端に接続された組合せ入力端
を有するＡＮＤ回路の出力端を第１カウンタ４１の零位
置信号出力端６９の代りに用いることができる。また、
第１カウンタ４１のこの零位置信号出力端６９の代りに
、記憶回路４５０組合せ出力端４７に接続された第１組
合せ入力端と、第１カウンタ４１の組合せ出力端に接続
された第２入力端とを有する比較回路の出力端を用い、
第１カウンタ４１が零から順方向に計数するようにする
ごともできる。この場合、この第１カウンク４１の負荷
信号入力端６７に供給される信号をこの第１カウンタ４
１の消去信号入力端に供給する必要がある。
或いはまた、発振器２３の発振周波数と、分周器２９お
よび３５の分周比を適切に調整することにより、同期信
号変換器をフィールド数２倍以外のフィールド数変換器
に適したように構成することもできること勿論である。
よび３５の分周比を適切に調整することにより、同期信
号変換器をフィールド数２倍以外のフィールド数変換器
に適したように構成することもできること勿論である。
一般には、発振器２３を第１水平同期信号Ｈ１の周波数
の２ｎ倍に等しい周波数で発振させ、第１分周器２９を
２ｎ分周器として構成し、第２分周器３５をｎ分周器と
して構成することによりフィールド数のｎ倍を実現しう
る。この場合２ｎを整数とする必要がある。
の２ｎ倍に等しい周波数で発振させ、第１分周器２９を
２ｎ分周器として構成し、第２分周器３５をｎ分周器と
して構成することによりフィールド数のｎ倍を実現しう
る。この場合２ｎを整数とする必要がある。
第１図は、本発明による同期信号変換回路を設けたフィ
ールド数変換回路を具える画像表示装置の一例を示すブ
ロック線図 第２図は、本発明の他の例による第１図の同期信号変換
回路の第２垂直同期信号■２に対する出力回路を示すブ
ロック線図である。 ４・・・同期信号変換回路 １１・・・位相ロックループ １９・・・位相比較回路 ２３・・・発振器２９．
３５・・・分周器 ４Ｌ５７・・・カウンタ４５
・・・記憶回路 ７３・・・ＯＲ回路１０３・
・・同期信号分離器 １１４・・・フィールド数変換回路 １２４・・・画像表示管 １３０・・・偏向回路 特許出願人 エヌ・ベー・フィリップス・フルーイ
ランペンファブリケン 代理人弁理士 杉 村 暁 鍔間 弁理士
杉 村 興 作ＦＩＧ、Ｉ Ｆ！６．２
ールド数変換回路を具える画像表示装置の一例を示すブ
ロック線図 第２図は、本発明の他の例による第１図の同期信号変換
回路の第２垂直同期信号■２に対する出力回路を示すブ
ロック線図である。 ４・・・同期信号変換回路 １１・・・位相ロックループ １９・・・位相比較回路 ２３・・・発振器２９．
３５・・・分周器 ４Ｌ５７・・・カウンタ４５
・・・記憶回路 ７３・・・ＯＲ回路１０３・
・・同期信号分離器 １１４・・・フィールド数変換回路 １２４・・・画像表示管 １３０・・・偏向回路 特許出願人 エヌ・ベー・フィリップス・フルーイ
ランペンファブリケン 代理人弁理士 杉 村 暁 鍔間 弁理士
杉 村 興 作ＦＩＧ、Ｉ Ｆ！６．２
Claims (1)
- 【特許請求の範囲】 １、第１フィールド周波数を有する第１テレビジョン信
号を第２フィールド周波数を有する第２テレビジョン信
号に変換するフィールド数変換回路と、第１テレビジョ
ン信号の第１水平および垂直同期信号から第２テレビジ
ョン信号の第２水平および垂直同期信号を取出す同期信
号変換回路とを具える画像表示装置であって、この画像
表示装置が、 第１水平同期信号（Ｈ１）の倍数でありこ の第１水平同期信号に位相ロックされた周波数で信号を
発生する発振器を有し、この発振器の出力信号から第２
水平同期信号（Ｈ２）を取出すようにした位相ロックル
ープと、 第１垂直同期信号（Ｖ１）から第２垂直同 期信号（Ｖ２）を取出す分周回路であって、この分周回
路が前記の発振器の出力端に結合された入力端を有して
いる当該分周回路とを具えている当該画像表示装置にお
いて、前記の分周回路が可制御カウンタ回路であり、画
像表示装置が更に、 第１垂直同期信号（Ｖ１）が供給される消 去信号入力端と前記の発振器の出力端に結合されたクロ
ック信号入力端とを有するカウンタと、 このカウンタの組合せ出力端に結合された 組合せ入力端と、第１垂直同期信号（Ｖ１）が供給され
るクロック信号入力端と、前記の可制御カウンタ回路の
組合せ入力端に結合された組合せ出力端とを有する記憶
回路と、 第１垂直同期信号（Ｖ１）が供給される入 力端と、前記の可制御カウンタ回路の出力端に結合され
た入力端とを有する出力回路であって、この出力回路の
出力から第２垂直同期信号（Ｖ２）を得るようにした当
該出力回路と を具えていることを特徴とする画像表示装置。 ２、請求項１に記載の画像表示装置において、前記の可
制御カウンタ回路の出力端が零位置信号出力端であるこ
とを特徴とする画像表示装置。 ３、請求項１または２に記載の画像表示装置において、
前記の第２フィールド周波数が前記の第１フィールド周
波数の２倍であることを特徴とする画像表示装置。 ４、請求項３に記載の画像表示装置において、前記の発
振器の周波数が第１水平同期信号 （Ｈ１）の４倍であることを特徴とする画像表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8700903 | 1987-04-16 | ||
| NL8700903A NL8700903A (nl) | 1987-04-16 | 1987-04-16 | Beeldweergeefinrichting met een rastertalomzetter. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63280587A true JPS63280587A (ja) | 1988-11-17 |
| JP2790282B2 JP2790282B2 (ja) | 1998-08-27 |
Family
ID=19849869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63090422A Expired - Lifetime JP2790282B2 (ja) | 1987-04-16 | 1988-04-14 | 画像表示装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4851907A (ja) |
| EP (1) | EP0287168B1 (ja) |
| JP (1) | JP2790282B2 (ja) |
| KR (1) | KR960010485B1 (ja) |
| DE (1) | DE3874793T2 (ja) |
| ES (1) | ES2035240T3 (ja) |
| FI (1) | FI84546C (ja) |
| NL (1) | NL8700903A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135995A (ja) * | 1988-11-17 | 1990-05-24 | Sony Corp | テレビジョン受像機 |
| DE3940811A1 (de) * | 1989-12-09 | 1991-06-13 | Thomson Brandt Gmbh | Schaltung zur steuerung eines bildsignalspeichers |
| FR2750279B1 (fr) * | 1996-06-19 | 1998-08-07 | Thomson Multimedia Sa | Procede et dispositif de modification de la frequence-trame d'un signal de television |
| EP1592245A1 (en) * | 2004-04-27 | 2005-11-02 | Matsushita Electric Industrial Co., Ltd. | Adaptive generation of synchronization signals |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3806644A (en) * | 1973-02-23 | 1974-04-23 | Bell Telephone Labor Inc | Video format converter |
| US4047204A (en) * | 1974-12-20 | 1977-09-06 | American Optical Corporation | Variable interlace display |
| DE2915359A1 (de) * | 1979-04-14 | 1980-10-16 | Standard Elektrik Lorenz Ag | Fernsehempfaenger |
| AU560269B2 (en) * | 1982-09-22 | 1987-04-02 | Philips Electronics N.V. | Field number conversion |
| JPS60100887A (ja) * | 1983-11-07 | 1985-06-04 | Sony Corp | テレビジヨン受像機 |
| US4680632A (en) * | 1985-07-31 | 1987-07-14 | Rca Corporation | Television display system with flicker reduction processor having burst locked clock and skew correction |
| US4760455A (en) * | 1985-11-29 | 1988-07-26 | Canon Kabushiki Kaisha | Picture output device |
-
1987
- 1987-04-16 NL NL8700903A patent/NL8700903A/nl not_active Application Discontinuation
-
1988
- 1988-04-07 US US07/178,704 patent/US4851907A/en not_active Expired - Fee Related
- 1988-04-11 ES ES198888200687T patent/ES2035240T3/es not_active Expired - Lifetime
- 1988-04-11 DE DE8888200687T patent/DE3874793T2/de not_active Expired - Fee Related
- 1988-04-11 EP EP88200687A patent/EP0287168B1/en not_active Expired - Lifetime
- 1988-04-13 FI FI881710A patent/FI84546C/fi not_active IP Right Cessation
- 1988-04-13 KR KR1019880004178A patent/KR960010485B1/ko not_active IP Right Cessation
- 1988-04-14 JP JP63090422A patent/JP2790282B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FI881710A (fi) | 1988-10-17 |
| KR960010485B1 (ko) | 1996-08-01 |
| DE3874793T2 (de) | 1993-04-08 |
| KR880013402A (ko) | 1988-11-30 |
| FI84546C (fi) | 1991-12-10 |
| EP0287168A1 (en) | 1988-10-19 |
| NL8700903A (nl) | 1988-11-16 |
| DE3874793D1 (de) | 1992-10-29 |
| FI84546B (fi) | 1991-08-30 |
| US4851907A (en) | 1989-07-25 |
| EP0287168B1 (en) | 1992-09-23 |
| FI881710A0 (fi) | 1988-04-13 |
| JP2790282B2 (ja) | 1998-08-27 |
| ES2035240T3 (es) | 1993-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2120479A (en) | Horizontal scanning frequency multiplying circuit | |
| JP3520082B2 (ja) | ビデオ処理のための表示ロックされたタイミング信号 | |
| US4587557A (en) | Field number conversion circuit | |
| KR20000023800A (ko) | 주사 변환 장치 및 주사 변환 방법 | |
| JPS581785B2 (ja) | 陰極線管の表示装置 | |
| US4646136A (en) | Television signal synchronizing apparatus with sync phase control for video signal | |
| US4970588A (en) | Video monitoring apparatus with plural inputs | |
| JPS63280587A (ja) | 画像表示装置 | |
| JPH0644818B2 (ja) | 表示装置 | |
| US5036293A (en) | Oscillator for use with video signal time scaling apparatus | |
| US4851908A (en) | Field number doubling circuit for a television signal | |
| JPS6298976A (ja) | のこぎり波状信号発生用回路 | |
| JP2692112B2 (ja) | 映像信号の判別回路 | |
| JP3118809B2 (ja) | 同期回路 | |
| JPS6161755B2 (ja) | ||
| JPH0580736A (ja) | キヤラクタジエネレータ | |
| JP2588584B2 (ja) | ディジタルコンバーゼンス補正装置 | |
| JPS6184981A (ja) | 走査変換装置 | |
| JPS6211546B2 (ja) | ||
| JPH07105897B2 (ja) | 垂直同期信号作成回路 | |
| JPS625550B2 (ja) | ||
| JPH0322767A (ja) | 映像処理装置 | |
| JPH0250596A (ja) | 映像スキャンコンバータ | |
| JPH01137779A (ja) | 位相同期ループ回路 | |
| JPH05344377A (ja) | タイミング発生装置 |