JPH0322767A - 映像処理装置 - Google Patents
映像処理装置Info
- Publication number
- JPH0322767A JPH0322767A JP15701389A JP15701389A JPH0322767A JP H0322767 A JPH0322767 A JP H0322767A JP 15701389 A JP15701389 A JP 15701389A JP 15701389 A JP15701389 A JP 15701389A JP H0322767 A JPH0322767 A JP H0322767A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- signal
- period
- frequency
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 68
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 238000009499 grossing Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 abstract description 8
- 230000005764 inhibitory process Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 9
- 241000110058 Candidatus Phytoplasma pini Species 0.000 description 3
- 238000007664 blowing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 244000178827 Leea guineensis Species 0.000 description 1
- 240000006365 Vitis vinifera Species 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009940 knitting Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は,ピクチャ・イン・ピクチャs理等の吠像信号
のデジタル処理に用いられる吹像処理装置に関する。
のデジタル処理に用いられる吹像処理装置に関する。
従来.fVビ!)ヨン受像機,ビデオテープレコーダ等
には、親画面の映像信号に1又は坊数の映像信号の8E
絹画面(子画面)を挿入したピクチャ・イン・ピクチャ
(以下PinPという)画面又は複数のlEEa画面を
合戊したマルチ分割画面の映像信号等ヲ形或するため、
フレームメモリ.フィールドメモリ等のメモリを用いて
映像信号のデジタ/l/処理を行うものがある。
には、親画面の映像信号に1又は坊数の映像信号の8E
絹画面(子画面)を挿入したピクチャ・イン・ピクチャ
(以下PinPという)画面又は複数のlEEa画面を
合戊したマルチ分割画面の映像信号等ヲ形或するため、
フレームメモリ.フィールドメモリ等のメモリを用いて
映像信号のデジタ/l/処理を行うものがある。
そして、例えばPinPの子画面の訣像信号の形或は,
第5図に示すように子画面の元のV像信号の水平走査期
間Hsync (= 68.5 ttset ) ,垂
直走査期間Vsync(= 262.5 }1 ’)に
かいて,設定された水平サンプリング期間HwX垂直サ
ンプリング期間Vw K 8% 像信号のデジタルデー
タをメモリに書込むとともに2第6図に示すように親画
面の映像信号の1又は複数の子画面表示期間,例えば表
示期間HrIXVrt , Hr+ XVr2, Hr
2XVr+ ,kir2XVr2 にメモリを高速に読
出して行われる。
第5図に示すように子画面の元のV像信号の水平走査期
間Hsync (= 68.5 ttset ) ,垂
直走査期間Vsync(= 262.5 }1 ’)に
かいて,設定された水平サンプリング期間HwX垂直サ
ンプリング期間Vw K 8% 像信号のデジタルデー
タをメモリに書込むとともに2第6図に示すように親画
面の映像信号の1又は複数の子画面表示期間,例えば表
示期間HrIXVrt , Hr+ XVr2, Hr
2XVr+ ,kir2XVr2 にメモリを高速に読
出して行われる。
このメモリの書込み,読出しは,電圧制御発振器(以下
VCOという)の動作クロックでA/D変換,D/Af
換を行う書込み.読出し用の映像処理装置を用いて行わ
れる。
VCOという)の動作クロックでA/D変換,D/Af
換を行う書込み.読出し用の映像処理装置を用いて行わ
れる。
そして.VCOを一般的なPLL回路を用いて制御する
と,その位相比較等に極めて複雑な回路を要し,構或が
複雑化して高価になる。
と,その位相比較等に極めて複雑な回路を要し,構或が
複雑化して高価になる。
そこで,この種書込み,読出し用の訣像処理装置は第7
図.第9図に示すように構戊され,VCO(1) ,
(2)に対し,毎水平走査(以下水平ラインという)の
発振開始タイミングのみを制御するようになっている。
図.第9図に示すように構戊され,VCO(1) ,
(2)に対し,毎水平走査(以下水平ラインという)の
発振開始タイミングのみを制御するようになっている。
すなわち,第7図の書込み用の瞥像処理装置は,第8図
(a)に示す映像入力端子(3)の映像信号がA/D変
換器(4)に供給されるとともに,入力端子(3)の映
像信号に含筐れた同図(b)の水平同期信号が同期入力
端子(5)を介してV C O (1)の停止制御端子
(stop)に供給される。
(a)に示す映像入力端子(3)の映像信号がA/D変
換器(4)に供給されるとともに,入力端子(3)の映
像信号に含筐れた同図(b)の水平同期信号が同期入力
端子(5)を介してV C O (1)の停止制御端子
(stop)に供給される。
この制御端子(stop)がローレベルになる同期信号
期間τSKVCO (1)が発振出力を停止し,毎ライ
ンの始端,すなわち毎ラインの同}νj信号後縁tsに
同期してV C O (1)がA/l)変換器(4)に
弟8図(C)の動作クロックckの供給を開始する。
期間τSKVCO (1)が発振出力を停止し,毎ライ
ンの始端,すなわち毎ラインの同}νj信号後縁tsに
同期してV C O (1)がA/l)変換器(4)に
弟8図(C)の動作クロックckの供給を開始する。
そして,動作クロックckに基きA/D2換器(4)が
入力端子(3)の11,L像信号をA/υ変換し、A/
D変換器(4)から書込み制御凹路(6)にA/Df換
のデジタルデータが供給される。
入力端子(3)の11,L像信号をA/υ変換し、A/
D変換器(4)から書込み制御凹路(6)にA/Df換
のデジタルデータが供給される。
1た,同期入力端子(5)の水平同期信号が書込みゲー
ト部(7)のゲート制御回路(8)に供給され、この制
御回路(8)からカウンタ(9)のリセット端子(rS
t)にts’のタイミングでリセットパルスが供給され
,カウンタ(9)が瞬時リセットされる。
ト部(7)のゲート制御回路(8)に供給され、この制
御回路(8)からカウンタ(9)のリセット端子(rS
t)にts’のタイミングでリセットパルスが供給され
,カウンタ(9)が瞬時リセットされる。
このリセットに基きカウンク(9)が動作クロックck
の計数を開始するとともに,前記水平サンプリング期間
Hwに相当する書込み期間T1の始端taのカウンタ(
9)のカウント出力に基き,ゲート制御回路(8)がゲ
ート回路00にオンゲート信号を出力する。
の計数を開始するとともに,前記水平サンプリング期間
Hwに相当する書込み期間T1の始端taのカウンタ(
9)のカウント出力に基き,ゲート制御回路(8)がゲ
ート回路00にオンゲート信号を出力する。
そして,オンゲート信号に基き,始端ta以降の動作ク
ロックckがゲート回路arJを介して書込み制御回路
(6)に供給され,この制御回路(6》が書込み制御を
実行する。
ロックckがゲート回路arJを介して書込み制御回路
(6)に供給され,この制御回路(6》が書込み制御を
実行する。
この書込み制御により、制御回路(6)が動作クロック
ckに同期してA/D変換器(4)のデジタルデータと
書込みアドレスとをフィールドメモリとしてのRAMQ
I)に供給し,RAMαυに書込み期間TIのデジタル
データが書込筐れる。
ckに同期してA/D変換器(4)のデジタルデータと
書込みアドレスとをフィールドメモリとしてのRAMQ
I)に供給し,RAMαυに書込み期間TIのデジタル
データが書込筐れる。
さらに、書込み期間T1の終端tbに達すると,カウン
タ(9)のカウント出力に基き、ゲート制御回路(8)
のオンゲート信号が遮断され,ゲート回路aOがオフし
てRAMQ1)の1ラインの書込みが終了する。
タ(9)のカウント出力に基き、ゲート制御回路(8)
のオンゲート信号が遮断され,ゲート回路aOがオフし
てRAMQ1)の1ラインの書込みが終了する。
そして、次の水平同期信号前縁tsに達すると、V C
O (1)の発振が後縁ts’まで停止する。
O (1)の発振が後縁ts’まで停止する。
以降,同様の動作がくり逼えされ、RAMQυに所定の
フィールド又は毎フィールドの前記Hw X Vwのデ
ジタルデータが書込1れる。
フィールド又は毎フィールドの前記Hw X Vwのデ
ジタルデータが書込1れる。
したがって,毎ラインのts − ts (=τS)
の発振停止により, VCO(1)は発振開始が水平同
期信号終端ts’に同期するように制御されて自走発振
し、この自走発振で形威された動作クロックckに基き
、吠像信号がA/D変換されてRAMQυに書込筐れる
。
の発振停止により, VCO(1)は発振開始が水平同
期信号終端ts’に同期するように制御されて自走発振
し、この自走発振で形威された動作クロックckに基き
、吠像信号がA/D変換されてRAMQυに書込筐れる
。
なh, 第s図の1゛0ぱtS′〜tsの動作クロック
ckの出力期間(=A/D変担器への供給期間)を示し
、1’2 td ts ’〜tbの書込み制Q1回路(
6)のクロック供給期間(=書込みに必要なクロック期
間)を示し,〕゛3vitb−tsの動作クロックck
の不使用期間を示す。
ckの出力期間(=A/D変担器への供給期間)を示し
、1’2 td ts ’〜tbの書込み制Q1回路(
6)のクロック供給期間(=書込みに必要なクロック期
間)を示し,〕゛3vitb−tsの動作クロックck
の不使用期間を示す。
一方.第9図の読出し用の映像処州j装置は,弟IO図
(a)のi画向の峡像情号に含捷れた同図(b)の水平
向14Ai号が同期入力端子叫を介してv c O (
2)の停止制御端子( s top)に供袷される。
(a)のi画向の峡像情号に含捷れた同図(b)の水平
向14Ai号が同期入力端子叫を介してv c O (
2)の停止制御端子( s top)に供袷される。
ソL テ, VCO(2)カD11記V’CO(1)ト
Z 様VC UdJ ff L .V C O (2)
からD/A変換器OJに第10図(C)の動作クロック
ck’が供給される。
Z 様VC UdJ ff L .V C O (2)
からD/A変換器OJに第10図(C)の動作クロック
ck’が供給される。
壕た.同期入力端子(自)の水平同期信号が書込みゲー
ト部(7)と同様の読出しゲート部(14lのゲート制
佃回路Q5に供給され,この制御回路aS技びカウンタ
U6l,ゲート回路(17)により.前記水平表示期間
Hr+ , Hr2を含む読出し可能な期間,すなわち
書込み期間TIに相当するta′〜tb’の読出し期間
Tl′の動作クロックck’が読出し制御回路(ト)に
供給される。
ト部(7)と同様の読出しゲート部(14lのゲート制
佃回路Q5に供給され,この制御回路aS技びカウンタ
U6l,ゲート回路(17)により.前記水平表示期間
Hr+ , Hr2を含む読出し可能な期間,すなわち
書込み期間TIに相当するta′〜tb’の読出し期間
Tl′の動作クロックck’が読出し制御回路(ト)に
供給される。
この読出し制御回路αQによシ、表示期間Tr+ ,T
r2のタイミングでRAM(1υのデータが間引きなが
ら高速に読出される。
r2のタイミングでRAM(1υのデータが間引きなが
ら高速に読出される。
そして、RAMQυから読出されたデジタルデータが読
出し制御回路rsを介してD/A変換器α1に供給され
てD/Af換され.D/A変換器03から映像出力端子
09に、時間圧縮された子画面の映像信号が出力される
。
出し制御回路rsを介してD/A変換器α1に供給され
てD/Af換され.D/A変換器03から映像出力端子
09に、時間圧縮された子画面の映像信号が出力される
。
したがって、V C O (2)も発振開始が水平同期
信号終端ts’に同期するように制御されて自走発振し
,この自走発振で形或された動作クロックck’に基き
,RAMQI)のデータが読出されてD/A変換される
。
信号終端ts’に同期するように制御されて自走発振し
,この自走発振で形或された動作クロックck’に基き
,RAMQI)のデータが読出されてD/A変換される
。
なお、弟lO図のT”o ’, T2 , Taは第8
図の1゛0,1゜2,T3に相当する動作クロックck
’の出力期間,読出し制御回路(6)のクロック供給期
間,動作クロックck’の不使用期間を示す。
図の1゛0,1゜2,T3に相当する動作クロックck
’の出力期間,読出し制御回路(6)のクロック供給期
間,動作クロックck’の不使用期間を示す。
筐た,特開昭62−84678号公報(HO4N 5/
907)にはi’ VCO(1) , (2)に相当す
るクロック発生部によb,A/D変換,D/A変換の動
作クロックを形戊し,映像信号をデジタル処理するテレ
ビジョン受像機が記載されている。
907)にはi’ VCO(1) , (2)に相当す
るクロック発生部によb,A/D変換,D/A変換の動
作クロックを形戊し,映像信号をデジタル処理するテレ
ビジョン受像機が記載されている。
前記従来の両映像処理装置の場合、VCO(1),(2
)の発振周波数は,一般的なVCOと同様,周囲温度の
影響を受けて変動し,高l品になると周波数が次第に低
下し,低雛になると周波数が次第に上昇する。
)の発振周波数は,一般的なVCOと同様,周囲温度の
影響を受けて変動し,高l品になると周波数が次第に低
下し,低雛になると周波数が次第に上昇する。
そして、VCO(υ.(2)の発振周波数が変化すると
.この変化に基く動作クロックck,ck’の変動が,
その1″tA/D変換, L)/A変換の変動として生
じる。
.この変化に基く動作クロックck,ck’の変動が,
その1″tA/D変換, L)/A変換の変動として生
じる。
すなわち、書込み用の吠像処理装置においては,動作ク
ロックckの変動に基き、A/D変換器(4)の動作及
び第8図の期間TI〜〕゛3が変動してA/D変抛が変
動し, RAMQυの書込みが不安定になる問題点があ
る。
ロックckの変動に基き、A/D変換器(4)の動作及
び第8図の期間TI〜〕゛3が変動してA/D変抛が変
動し, RAMQυの書込みが不安定になる問題点があ
る。
そして,RAMQυの書込みが不安定になると.読出し
が安定に行われても,例えば再生された子画面内の画像
揺れ等が生じる。
が安定に行われても,例えば再生された子画面内の画像
揺れ等が生じる。
筐た,読出し用の映像処理装置においては、動作クロッ
クck’の変動に基き、D/A変換器0の動作及び第1
0図の期間−r, /〜]゛8′が変動してD/A変換
が変動し, RAMQI)の読出しが不安定になる問題
点がある。
クck’の変動に基き、D/A変換器0の動作及び第1
0図の期間−r, /〜]゛8′が変動してD/A変換
が変動し, RAMQI)の読出しが不安定になる問題
点がある。
そして、RAMQI)の読出しが不安定になると,書込
みが安定に行われても、例えば再生された子画面の挿入
位置等が変動する。
みが安定に行われても、例えば再生された子画面の挿入
位置等が変動する。
本発明は.A/D変換又はL)/A変換に用いられるV
COの発振周波数の変化を,カウンタを用いた簡単な構
或で防止するようにした映像処理装置を提供することを
目的とする。
COの発振周波数の変化を,カウンタを用いた簡単な構
或で防止するようにした映像処理装置を提供することを
目的とする。
前記目的を達或するため,本発明の映像処理装置は,映
像信号のA/D変換又dD/A変換の動作クロックを出
力するVCOと, 水平同期信号に同期して毎フィンの前記動作クロックを
計数し,計数値が1ラインの基準値に達したときに停止
指令信号を出力するカウンタと,前記停止指令信号の入
力時に許可レベpから禁止レベルに反転しつぎのライン
の始端で前記許可レベルに戻る発振制御信号を荊記■C
Oの停止制御端子に供給し,前記禁止レベルによって前
記VCOを発振停止に制御する発振制御一路と,前記発
振制御悟号を積分平滑した電圧信号を前記v(00周波
数制御端子に供給し,前記禁止レベルの期間の長,短に
応じて前記VCOの発振周波数を低.高可変するローパ
スフィルタとを備える。
像信号のA/D変換又dD/A変換の動作クロックを出
力するVCOと, 水平同期信号に同期して毎フィンの前記動作クロックを
計数し,計数値が1ラインの基準値に達したときに停止
指令信号を出力するカウンタと,前記停止指令信号の入
力時に許可レベpから禁止レベルに反転しつぎのライン
の始端で前記許可レベルに戻る発振制御信号を荊記■C
Oの停止制御端子に供給し,前記禁止レベルによって前
記VCOを発振停止に制御する発振制御一路と,前記発
振制御悟号を積分平滑した電圧信号を前記v(00周波
数制御端子に供給し,前記禁止レベルの期間の長,短に
応じて前記VCOの発振周波数を低.高可変するローパ
スフィルタとを備える。
前記のように構或された本発明の抄像処理装置の場合,
毎ラインの始端で発振制御回路の発振制御信号が許可レ
ベルになってvCOが動作クロックを出力するとともに
,カウンタが動作クロックを計数する。
毎ラインの始端で発振制御回路の発振制御信号が許可レ
ベルになってvCOが動作クロックを出力するとともに
,カウンタが動作クロックを計数する。
また,発振制御信号を積分平滑したローパスフィルタの
電圧信号に基き,VCOの発振周波数が制・御される。
電圧信号に基き,VCOの発振周波数が制・御される。
そして,カウンタの計数値が基準値に達すると、カウン
クの停止指令信号に基き,発振制御信号が禁止レベルに
反転して■COが動作クロックの出力を停止する。
クの停止指令信号に基き,発振制御信号が禁止レベルに
反転して■COが動作クロックの出力を停止する。
この停止がつぎのラインの始端筐で続き.つぎのライン
の始端に達すると、発振制御信号が再び許可レベルにな
ってvC0が発振する。
の始端に達すると、発振制御信号が再び許可レベルにな
ってvC0が発振する。
そして、発振制御信号の禁止レベルの期間がV(0の発
振周波数の高,低によって短,長に変化するとともに.
禁止レベルの期間の長,短によってつぎのラインのロー
パスフィルタの電圧信号が低.高に変化し.この変化に
比例して発振周波数は禁止レベルの期間が一定になるよ
うに制御される。
振周波数の高,低によって短,長に変化するとともに.
禁止レベルの期間の長,短によってつぎのラインのロー
パスフィルタの電圧信号が低.高に変化し.この変化に
比例して発振周波数は禁止レベルの期間が一定になるよ
うに制御される。
そのため、動作クロックをカウンタで計数する簡単かつ
安価な構成によ!),VCOの発振周波数が毎フィンに
ほぼ同じになるようにフィードバック制御され,周囲温
度の変化に基く動作クロックの変動が防止され,A/D
変換又ぱD/A変換が安定に行われる。
安価な構成によ!),VCOの発振周波数が毎フィンに
ほぼ同じになるようにフィードバック制御され,周囲温
度の変化に基く動作クロックの変動が防止され,A/D
変換又ぱD/A変換が安定に行われる。
実施例について,第1図ないし第4図を参照して以下に
説明する。
説明する。
(1実施例)
1実施例について,弟1図,弟2図を参照して説明する
。
。
弟1図はA/D変換を行う書込み用の映像処理装置を示
し,同図にかいて,(7)ほ弟7図のV’ C O (
1)に相当するVCOであり、停止制御端子(stop
) &び周波数制御端子(cont)を有する。Cυは
VCOHの動作クロックckを計数するカウンタであり
,リセット端子(rst)にゲート制御回路(8)のリ
セットパルスが供給される。
し,同図にかいて,(7)ほ弟7図のV’ C O (
1)に相当するVCOであり、停止制御端子(stop
) &び周波数制御端子(cont)を有する。Cυは
VCOHの動作クロックckを計数するカウンタであり
,リセット端子(rst)にゲート制御回路(8)のリ
セットパルスが供給される。
@は同期入力端子(5)の水平同期信号がセット端子(
set)に供給される発振制御回路であり,例えばフリ
ツプフロツプからなり、カウンタQυの停止指令信号と
してのカウントパルスで出力レベルが許可レベ/l/(
ハイレペ/l/)かラ崇止レベ/V(ローレベル)に反
転する。
set)に供給される発振制御回路であり,例えばフリ
ツプフロツプからなり、カウンタQυの停止指令信号と
してのカウントパルスで出力レベルが許可レベ/l/(
ハイレペ/l/)かラ崇止レベ/V(ローレベル)に反
転する。
翰は発振制御回路@の出力信号を積分平滑するローパス
フィルタであり,積分平滑で形威した電圧信号を周波数
制御端子(cont)に供給する。
フィルタであり,積分平滑で形威した電圧信号を周波数
制御端子(cont)に供給する。
そして,映像入力端子(3).同期入力端子(5)に第
8図(a) , (b)の信号と同様の第2図(a)
. (b) +2)映像信号,水平同期信号が供給され
ると,同期入力端子(5)の水平同期信号が立上る水平
同期信号後縁ts’に発振制御回路@がセットされ、こ
の発振制御回路@からvCO(1)の停止制御端子(s
top) ,ローパスフィルタ(自)に第2図(C)の
発振制御信号が供給される。
8図(a) , (b)の信号と同様の第2図(a)
. (b) +2)映像信号,水平同期信号が供給され
ると,同期入力端子(5)の水平同期信号が立上る水平
同期信号後縁ts’に発振制御回路@がセットされ、こ
の発振制御回路@からvCO(1)の停止制御端子(s
top) ,ローパスフィルタ(自)に第2図(C)の
発振制御信号が供給される。
このとき,VCO(1)が第2図(d)の動作クロック
ckの出力を開始し,この動作クロックckがA/D変
換″W(4).ゲート回路On及びカウンタ(9) ,
C’υに供給される。
ckの出力を開始し,この動作クロックckがA/D変
換″W(4).ゲート回路On及びカウンタ(9) ,
C’υに供給される。
1た、発振制御信号を積分平滑したローバスフイpタ(
至)の電圧信号がVCO翰の周波数制御端子(cont
)に供給され、VCO翰の発振周波数が電圧信号に比例
して可変される。
至)の電圧信号がVCO翰の周波数制御端子(cont
)に供給され、VCO翰の発振周波数が電圧信号に比例
して可変される。
そして,カウンタ(9〉のカウント出力に基き第8図の
taに相当するtxに,ゲート制御回路〈8)からゲー
ト回路■にオンゲート信号が供給され、ゲート回路(1
0を介した動作クロックckにより,第7図の場合と同
様にしてRAMQI)にA/D変換器(4)のデジ?ル
データが書込1れる。
taに相当するtxに,ゲート制御回路〈8)からゲー
ト回路■にオンゲート信号が供給され、ゲート回路(1
0を介した動作クロックckにより,第7図の場合と同
様にしてRAMQI)にA/D変換器(4)のデジ?ル
データが書込1れる。
一方動作クロックckを計数するカウンクc2υに、標
準温度のときの書込み期間(標準書込み期間)に相当す
る計数値が基準値として設定されている。
準温度のときの書込み期間(標準書込み期間)に相当す
る計数値が基準値として設定されている。
そして,カウンタQυの計数値が基準値K達するtyに
、カウンタI21)から発振制御回路@にカウンタパ)
vスが出力され.このカウンクパルスのリセットに基き
,発振制御回路■■■の発振制御信号が楚止レベルに反
転する。
、カウンタI21)から発振制御回路@にカウンタパ)
vスが出力され.このカウンクパルスのリセットに基き
,発振制御回路■■■の発振制御信号が楚止レベルに反
転する。
この反転に基きv(0(4)の動作クロックckが遮断
され, RAMQI)の害込みが終了する。
され, RAMQI)の害込みが終了する。
そして、つぎのラインの水平同期信号終端ts’になる
と,水平同期信号の立上りに基き、カウンタ(9) ,
2υがリセットされるとともに発振制軸回路翰がセッ
トされ,VCO(ホ)が再び動作クロックckを出力す
る。
と,水平同期信号の立上りに基き、カウンタ(9) ,
2υがリセットされるとともに発振制軸回路翰がセッ
トされ,VCO(ホ)が再び動作クロックckを出力す
る。
このトキ,ローパスフィルタ(自)の電圧信号がtx〜
ts’の禁止期間の長,短によって低,高に変化すると
ともに,電圧信号に比例してVCO(4)の発振周波数
が可変され,動作クロックckの周波数が可変される。
ts’の禁止期間の長,短によって低,高に変化すると
ともに,電圧信号に比例してVCO(4)の発振周波数
が可変され,動作クロックckの周波数が可変される。
なお、第2図のTxは第8図のT+に相当するtx−t
yの書込み期間,1゛yはty − ts ’の禁止期
間, Tzは第8図のT2に相当するts’〜tyの動
作クロックckの出方期間を示す。
yの書込み期間,1゛yはty − ts ’の禁止期
間, Tzは第8図のT2に相当するts’〜tyの動
作クロックckの出方期間を示す。
したがって、周囲温度が上昇してvCO(ホ)の発振周
波数が低下すると.禁止期間Tyが短くなって動作クロ
ックckの周波数が上昇し、周囲温度が低下して■CO
(ト)の発振周波数が上昇すると,禁止期間Tyが長く
なって動作クロックckの周波数が低下し,禁止期間]
゛yが所定の標準期間になるように動作クロックckの
周波数が可変される。
波数が低下すると.禁止期間Tyが短くなって動作クロ
ックckの周波数が上昇し、周囲温度が低下して■CO
(ト)の発振周波数が上昇すると,禁止期間Tyが長く
なって動作クロックckの周波数が低下し,禁止期間]
゛yが所定の標準期間になるように動作クロックckの
周波数が可変される。
そのため%動作クロックckをカウンタCυで,ttl
&する簡単かつ安価なフィードバック制御にょう,vC
O(4)の動作クロックckの周波数変動が防止されて
毎ラインの期間Tx , Tyが安定化され,RAM(
lυの書込みが安定化し,例えばP inPの子画面の
デジタルデータ処理に適用すると,再生時の子画面内の
画像揺れ等が防止される。
&する簡単かつ安価なフィードバック制御にょう,vC
O(4)の動作クロックckの周波数変動が防止されて
毎ラインの期間Tx , Tyが安定化され,RAM(
lυの書込みが安定化し,例えばP inPの子画面の
デジタルデータ処理に適用すると,再生時の子画面内の
画像揺れ等が防止される。
(他の実施例)
他の実施例について、第3図,第4図を参照して説明す
る。
る。
第3図rl: D/A変換を行う読出し用の映像処理装
置を示し,同図において,c24は第9図のV C O
(2)に相当するvCOであり、停止制御端子(st
op)及び周波数制御端子(cont)を有する。@は
VCO(財)の動作クロックck’を計数するカウンタ
であり,リセット端子(rst)にゲート制御回路05
のリセットパルスが供給される。
置を示し,同図において,c24は第9図のV C O
(2)に相当するvCOであり、停止制御端子(st
op)及び周波数制御端子(cont)を有する。@は
VCO(財)の動作クロックck’を計数するカウンタ
であり,リセット端子(rst)にゲート制御回路05
のリセットパルスが供給される。
(4)は同期入力端子(5)の水平同期信号がセット端
子(set)に供給される発振制御回路であり.例えば
フリツププロップからなり,カウンターの停止指令信号
としてのカウントパルスで出力レベルカ許可レベ)V
(ハイレベル)から禁止レベル(ローレベ/I/)に反
転する。
子(set)に供給される発振制御回路であり.例えば
フリツププロップからなり,カウンターの停止指令信号
としてのカウントパルスで出力レベルカ許可レベ)V
(ハイレベル)から禁止レベル(ローレベ/I/)に反
転する。
@は発振制御回路(自)の出力信号を積分平滑するロー
パスフィルタであシ,積分平滑で形成した電圧信号を周
波数制御端子(cont)に供給する。
パスフィルタであシ,積分平滑で形成した電圧信号を周
波数制御端子(cont)に供給する。
そして,第10図(a)の信号と同様の弟4図(a)の
映像信号に含筐れた同図(b)の水平同期信号に基き.
?ウンタ(ホ),発振制御回路(ホ).ローパスフィル
タの等が第1図のカウンタc2υ,発振制御回路@,ロ
ーパスフィルタ(至)等と同漆に動作し.発振制御回路
@の発振制御信号が弟4図(C)に示すように変化する
。
映像信号に含筐れた同図(b)の水平同期信号に基き.
?ウンタ(ホ),発振制御回路(ホ).ローパスフィル
タの等が第1図のカウンタc2υ,発振制御回路@,ロ
ーパスフィルタ(至)等と同漆に動作し.発振制御回路
@の発振制御信号が弟4図(C)に示すように変化する
。
そして、発振制御信号に基き,VCO(財)が第4図(
d)に示すように動作クロックck’を出力し,このク
ロックck’■によりRAMQI)のデジタルデークが
読出されてD/A変換器a3で映像信号に変一換される
。
d)に示すように動作クロックck’を出力し,このク
ロックck’■によりRAMQI)のデジタルデークが
読出されてD/A変換器a3で映像信号に変一換される
。
なお、弟4図のtx’,ty’は第2図のtx , t
yに相当し,1”x’は読出し期間、Ty′は禁止期間
,Tz’はクロック信号ck’の出力期間を示す。
yに相当し,1”x’は読出し期間、Ty′は禁止期間
,Tz’はクロック信号ck’の出力期間を示す。
そして、第1図の場合と同様,動作クロックck’をカ
ウンタ(ハ)で計数する簡単かつ安価なフィードバック
制御によp,vco(至)の動作クロックCk′の周波
数変動が防止されて毎ラインの期間Tx’,Ty’が安
定化され, RAMQI)の読出しが安定に行われ,例
えばPinPの子画面のデジタル処理に適用すると、再
生された子画面の挿入位置等の変動が防止される。
ウンタ(ハ)で計数する簡単かつ安価なフィードバック
制御によp,vco(至)の動作クロックCk′の周波
数変動が防止されて毎ラインの期間Tx’,Ty’が安
定化され, RAMQI)の読出しが安定に行われ,例
えばPinPの子画面のデジタル処理に適用すると、再
生された子画面の挿入位置等の変動が防止される。
さらに,第1図,弟2図の装置を用いて}’inPの子
o1面のデジタル処理等を行うことにより,RAMQυ
の書込み,読出しが安定化し,周囲温度の変化の影響を
受けることなく.極めて良好に,子画面の映像信号が形
或される。
o1面のデジタル処理等を行うことにより,RAMQυ
の書込み,読出しが安定化し,周囲温度の変化の影響を
受けることなく.極めて良好に,子画面の映像信号が形
或される。
1た、発振制御回路@,(ホ)の構威等ri実施例に限
定されるものでほない。
定されるものでほない。
そして.映像信号の種々のデジタル処坤のA/D変換,
D/A変換に適用できるのは勿論である。
D/A変換に適用できるのは勿論である。
本発明は、以上説明したようにM h’j. 8れてい
るため,以下に記載する効果を奏する。
るため,以下に記載する効果を奏する。
カウンタによって電圧制御発振器の動作クロックを計数
し,カウンタの計数値が基準値に達したときに,発振制
御回路の発振制御信号が許可レベルから禁止レベルに反
転して発振器の動作クロックが遮断され,つぎの水平走
査の始端で発振制御信号が再び許可レベルに反転して発
振器が動作クロックを出力する。
し,カウンタの計数値が基準値に達したときに,発振制
御回路の発振制御信号が許可レベルから禁止レベルに反
転して発振器の動作クロックが遮断され,つぎの水平走
査の始端で発振制御信号が再び許可レベルに反転して発
振器が動作クロックを出力する。
そして、発振制御信号の禁止レベルの期間が発振器の発
振周波数の高,低によって長,短に変化するとともに、
禁止レベルの期間の長,短によってローパスフィルタの
電圧信号のレベルが低.高に変化し,発振器の発振周波
数が電圧信号に比例して可変される。
振周波数の高,低によって長,短に変化するとともに、
禁止レベルの期間の長,短によってローパスフィルタの
電圧信号のレベルが低.高に変化し,発振器の発振周波
数が電圧信号に比例して可変される。
そのため.カウンタで動作クロックを計数する″簡単か
つ安価なフィードバック制御により.周囲編度の変化に
基く発振器の発振周波数の低下.上昇が防止され、動作
クロックが安定化されてA/D変例又はD/A変換を安
定に行うことができる。
つ安価なフィードバック制御により.周囲編度の変化に
基く発振器の発振周波数の低下.上昇が防止され、動作
クロックが安定化されてA/D変例又はD/A変換を安
定に行うことができる。
弟1図ないし第4図ぼ本発明の映像処理装置の実施例を
示し,第1図は1実施例のブロック図.弟2図(a)〜
(d)は第1図の動作説明用のタイミングチャート,第
3図は他の夾施例のブロック図、第4図(a)〜(d)
はWIa図の動作説明用のタイミングチャート.第5図
,第6図はピクチャ・イン・ピクチャの書込み,表示の
タイミング説明図,第7図,弟9図は従来例のブロック
図,第8図(a)〜(C),第10図(a)〜(C)は
それぞれ弟7図,第9図の動作説明用のタイミングチャ
ートである。 (4冫一・A/D変換器.03・・・D/A変換器、(
4),(財)・・・VCO、eu , @・・・カウン
タ,@,(ホ)・・・発振制御回路.fl3,@・・・
ローパスフィルタ。
示し,第1図は1実施例のブロック図.弟2図(a)〜
(d)は第1図の動作説明用のタイミングチャート,第
3図は他の夾施例のブロック図、第4図(a)〜(d)
はWIa図の動作説明用のタイミングチャート.第5図
,第6図はピクチャ・イン・ピクチャの書込み,表示の
タイミング説明図,第7図,弟9図は従来例のブロック
図,第8図(a)〜(C),第10図(a)〜(C)は
それぞれ弟7図,第9図の動作説明用のタイミングチャ
ートである。 (4冫一・A/D変換器.03・・・D/A変換器、(
4),(財)・・・VCO、eu , @・・・カウン
タ,@,(ホ)・・・発振制御回路.fl3,@・・・
ローパスフィルタ。
Claims (1)
- (1)映像信号のA/D変換又はD/A変換の動作クロ
ックを出力する電圧制御発振器と、 水平同期信号に同期して毎水平走査の前記動作クロック
を計数し、計数値が1水平走査の基準値に達したときに
停止指令信号を出力するカウンタと、 前記停止指令信号の入力時に許可レベルから禁止レベル
に反転しつぎの水平走査の始端で前記許可レベルに戻る
発振制御信号を前記発振器の停止制御端子に供給し、前
記禁止レベルによつて前記発振器を発振停止に制御する
発振制御回路と、前記発振制御信号を積分平滑した電圧
信号を前記発振器の周波数制御端子に供給し、前記禁止
レベルの期間の長、短に応じて前記発振器の発振周波数
を低、高可変するローパスフィルタと を備えたことを特徴とする映像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15701389A JPH0322767A (ja) | 1989-06-20 | 1989-06-20 | 映像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15701389A JPH0322767A (ja) | 1989-06-20 | 1989-06-20 | 映像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0322767A true JPH0322767A (ja) | 1991-01-31 |
Family
ID=15640273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15701389A Pending JPH0322767A (ja) | 1989-06-20 | 1989-06-20 | 映像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0322767A (ja) |
-
1989
- 1989-06-20 JP JP15701389A patent/JPH0322767A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6110379A (ja) | スキユ−歪除去装置 | |
US6285402B1 (en) | Device and method for converting scanning | |
US4623925A (en) | Television receiver having character generator with non-line locked clock oscillator | |
KR900001769B1 (ko) | 영상신호 재생장치의 스큐왜곡 보정회로 | |
JP2555141B2 (ja) | 画像処理装置 | |
US6674482B1 (en) | Apparatus for generating sync of digital television | |
US5036293A (en) | Oscillator for use with video signal time scaling apparatus | |
US6133900A (en) | OSD device capable of maintaining the size of displayed OSD data at a constant in a multisync monitor regardless of a frequency of a horizontal synchronous signal | |
JPH0322767A (ja) | 映像処理装置 | |
US5245414A (en) | Video signal synchronizer for a video signal in luminance and chrominance component form | |
JP4449102B2 (ja) | 画像表示装置 | |
JPS63280587A (ja) | 画像表示装置 | |
JPS6161755B2 (ja) | ||
KR100234738B1 (ko) | 액정 프로젝터의 동기 처리 장치 | |
JPS6027286A (ja) | ビデオ入力処理装置 | |
JPS59135977A (ja) | テレビ画像拡大方法及び装置 | |
JPH0434349B2 (ja) | ||
KR100225581B1 (ko) | 영상재생 장치의 분할 화면 출력 제어방법 및 이를 수행하기 위한 장치 | |
JP3218375B2 (ja) | スーパーインポーズ回路 | |
JPH01137779A (ja) | 位相同期ループ回路 | |
JPH0720809A (ja) | ディジタルコンバーゼンス補正装置とそれを用いた画像表示装置 | |
JPH0250596A (ja) | 映像スキャンコンバータ | |
JPH02222382A (ja) | 画像メモリ装置 | |
Ono et al. | A field memory system for home-video editing | |
JPS62102672A (ja) | 2画面テレビ受像機 |