JPH0250596A - 映像スキャンコンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、映像スキャンコンバータに関し、特に、た
とえば立体テレビにおいてテレビジョン（以下、ＴＶ）
映像信号の映像走査速度を倍速化するための映像スキャ
ンコンバータに関するものである。

［従来の技術］ 近年、視差を利用して画像を立体的にとらえることがで
きる立体ＴＶが開発されているが、このような立体ＴＶ
においては、従来の映像走査速度では左右の各画像の情
報量が半減してしまうため、画像にちらつき、すなわち
フリッカが生じることになる。したがって、このような
フリッカを低減させて高品位の再生映像を得るためには
、ＴＶ映像信号の水平周波数および垂直周波数の少なく
とも一方を倍にして走査線の密度を上げる必要があり、
このような目的のために映像スキャンコンバータが設け
られている。

このような映像スキャンコンバータにおいては、ＴＶ映
像信号をＡ／Ｄ変換してメモリ（フィールドメモリまた
はフレームメモリ）に書込みさらにこれを異なる速度で
読出してＤ／Ａ変換することにより、ＴＶ映像信号の水
平または垂直周波数を倍速化している。そして従来は、
このようなメモリへの書込速度およびメモリからの続出
速度の制御は、ＴＶ映像信号のサブキャリアを逓倍した
信号か、またはＴＶ映像信号の水平同期信号Ｈｓｙｎｃ
にロックされた位相同期ループ（以下、ＰＬＬ）により
発生した信号をクロックとして用いて行なわれている。

すなわち、・従来の映像スキャンコンバータにおいては
、メモリの読出クロックと書込クロックとは分離されて
おらず、人力ＴＶ映像信号に追従する同一系統の信号で
ある。

まず、ＴＶ映像信号のサブキャリアを逓倍して得たクロ
ックでメモリの書込み・読出し速度を制御する場合につ
いて以下に説明する。このような場合、標準ＴＶ信号で
は、１水平期間をＬＨ，サブキャリア周波数をｔｇｃと
すると、ＩＨ−（４５５／２）　　・ｔｓｃの関係が成
立しており、後述するジッタなどの問題はない。

しかし、ビデオテープレコーダ（以下、ＶＴＲ）の再生
映像信号ではこの式の関係が正確に成立せず、ＩＨ＃　
（４５５／２）　・ｆｓ　ｃで常に変化している。これ
は、ＶＴＲの再生信号が、テープの伸びやヘッドの回転
むらなどにより時間軸や位相の変動（以下、ジッタとい
う）を含んでいるからである。このようなジッタを含む
入力映像信号に準拠してメモリの書込み・読出しを行な
うと、次のような問題を生じさせる。すなわち、水平走
査線上の成る点の位置、すなわちメモリへの対応の書込
アドレスは、上述のサブキャリアを基準にした場合、ジ
ッタによってその点の本来の絶対位置に対してずれてし
まうことになる。さらに、このようなずれて書込まれた
情報の読出しを、ジッタを含む入力映像信号のサブキャ
リアに準拠して行なうと、読出し自体もジッダの影響を
受けることになり、最終的な読出信号に含まれるジッタ
は、書込み時のずれ（アドレス誤差）に読出し時のずれ
（アドレス誤差）を加えた大きなジッタとなる。

次に、ＴＶ映像信号の水平同期信号Ｈｓｙｎｃにロック
されたＰＬＬにより発生した信号をクロックとして用い
てメモリの書込み・読出し速度を制御する場合について
以下に説明する。このような場合、標準ＴＶ信号では、
上述のサブキャリアを逓倍した場合と同様に問題はない
。また、入力ＴＶ映像信号にたとえジッタが含まれると
しても、もしもＰＬＬがＨｓｙｎｃに理想的に完全ロッ
クされているのであれば読出しにそれほど問題を生しな
い。しかしながら、フィードバックによる遅れ制御のた
めにＰＬＬ自体には必ず誤差が存在するため、上述のサ
ブキャリアを逓倍した場合と同様に読出しには誤差が生
じることになる。また、ＰＬＬが理想的に動作した場合
でも、少なくとも入力信号に含まれるジッタ以下には低
減されない。

［発明が解決しようとする課８］ 以上のように、従来の映像スキャンコンバータでは、メ
モリの読出クロックと書込クロックとは分離されておら
ず、ともに入力映像信号に基づく同一系統のクロックで
あったため、入力映像信号がジッタを含む場合には、メ
モリからの読出しもかかるジッタの影響を受けて読出信
号のジッタが大きなものとなり、高品位の再生画像を得
ることができないという問題点があった。

それゆえに、この発明の主たる目的は、メモリからの最
終的な読出信号に含まれるジッタの影響を低減・吸収す
ることにより、高品位の再生画像を得ることができる映
像スキャンコンバータを提供することである。

［課題を解決するための手段］ この発明に係る映像スキャンコンバータは、アナログの
ＴＶ映像信号を供給する手段と、アナログのＴＶ映像信
号をデジタルのＴＶ映像信号に変換スるＡ／Ｄコンバー
タと、デジタルＴＶ映像信号を記憶するためのメモリと
、デジタルＴＶ映像信号のメモリへの書込みを制御する
手段と、デジタルＴＶ映像信号のメモリからの読出しを
制御する手段と、メモリから読出したデジタルＴＶ映像
信号をアナログのＴＶ映像信号に変換するＤ／Ａコンバ
ータと、第１および第２のＰＬＬとから構成され、第１
のＰＬＬは、ＴＶ映像信号の水平同期信号に位相同期さ
れて、書込制御手段を制御するための書込クロックを供
給し、第２のＰＬＬは、ＴＶ映像信号の垂直同期信号に
位相同期されまたは水平同期信号を分周およびカウント
して得られた基準信号に位相同期されて、読出制御手段
を制御するための読出クロックを供給する。

［作用］ この発明の映像スキャンコンバータによれば、メモリへ
の書込クロックとは別に、垂直同期信号に位相ロックし
たＰＬＬまたは水平同期信号を分周・カウントした基準
信号に位相クロックしたＰＬＬにより発生したクロック
をメモリからの読出クロックとして用いるため、入力映
像信号に含まれるジッタはメモリからの読出しに影響を
与えない。

［発明の実施例］ まず、この発明の原理について概略的に説明する。上述
のようにこの発明によれば、メモリの書込みは入力映像
信号の水平同期信号に準拠して行なうの、に対し、メモ
リの読出しは、たとえば垂直同期信号のような別系統の
信号に準拠して行なわれる。すなわち、メモリからの読
出しを従来例のように水平同期信号に準拠して行なうと
前述のように読出しもジッタの影響を受けることになる
。

ここで、上述の入力映像信号の垂直同期信号もジッタを
含んでいる。すなわち、各水平走査期間に含まれるジッ
タは結局垂直走査期間のジッタとなって現われるが、こ
の垂直走査期間全体のジッタは各水平走査期間の正負の
ジッタの累積であり、相殺された結果、ジッタはかなり
小さなものになる。このような垂直ジッタに対して非常
に遅い周波数特性を有するＰＬＬを用いれば、ジッタに
よる影響をさらに低減することかできる。すなわち、垂
直ジッタに対し、非常にゆっくりした速度で収束するＰ
ＬＬを構成すれば、位相ロックの揺れの周波数は非常に
低くなるため、画面のゆれは人間の目には感じられなく
なる。すなわち、実際には人力映像信号の垂直同期信号
を用いていても、見かけ上は、フリーの発振器すなわち
固定周波数の発振器で読出クロックを形成していること
となり、入力映像信号に含まれるジッタは読出しには事
実上影響を与えない。したがって、書込みのＰＬＬが入
力映像信号のジッタに追従していれば、スキャンコンバ
ート時にジッタを吸収することができる。

第１図は、この発明の一実施例である映像スキャンコン
バータを示す概略ブロック図である。この第１図は、水
平走査および垂直走査の双方ともに倍速化する場合につ
いて示している。また、第２図は、ＴＳ１図に示した映
像スキャンコンバータの動作を説明するための波形図で
ある。

まず、第１図および第２図を参照して、この発明の一実
施例である映像スキャンコンバータの書込み制御につい
て説明する。

第１図において、入力端子１を介して、アナログの入力
ＴＶ映像信号Ａ（第２図）が入力され、Ａ／Ｄコンバー
タ２および同期分離回路３に与えられる。ここで、入力
映像信号Ａは第２図に示すように、垂直期間”’＋　　
ｆ−１＋　　ａＱ　＋　　ｂｏ　１　　ｃＱ　＋’０　
＋　　ｅＯ＊　　’０　＋　　ａｌ　＋　　ｂ、　＋　
”’を含んでいる。

Ａ／Ｄコンバータ２に与えられた入力映像信号Ａはデジ
タル信号に変換された後、映像信号Ｎとして出力される
。この出力映像信号Ｎは、第１．第２および第３のフィ
ールドメモリ４．５および６に与えられる。

一方、同期分離回路３は、入力された映像信号Ａから、
水平同期信号Ｂと、垂直同期信号Ｃ（第２図）とを分離
して出力する。分離された水平同期信号Ｂは、位相比較
器７にりえられる。この位相比較器７は、電圧制御発振
器（以下、ＶＣＯ）８および１／Ｎ分周する分周器９と
ともに、水平同期信号に位相ロックされる水平同期ロッ
クＰＬＬを構成する。位相比較器７は、同期分離回路３
から出力される水平同期信号Ｂと、分周器９から出力さ
れる分周出力Ｏとを位相比較し、その比較誤差を電圧に
変換して誤差信号Ｑを出力する。ＶＣＯ４は、この誤差
信号Ｑに応じて、水平同期信号周波数ｆ、と、分周器９
の分周数Ｎとの積、すなわちｆＨ−Ｎ（Ｈｚ）の周波数
を有する書込クロックＤを発生して、分周器９と、書込
アドレス発生部１０と、第１．第２および第３のフィー
ルドメモリ４，５および６とに与える。書込アドレス発
生部１０は、このクロックＤによりインクリメントし垂
直同期信号ＣのＨでクリアされるアドレスカウンタから
なり、そのアドレスカウンタの値を書込アドレスＧとし
て各フィールドメモリ４゜５および６に与える。

一方、メモリ選択信号発生部１１は、同期分離回路３か
ら発生する垂直同期信号Ｃ（第２図）のエツジごとに、
フィールドメモリ４．５および６に与えられる書込イネ
ーブル信号Ｓ、ＴおよびＵ（第２図）のいずれかをアク
ティブにする。そして、これによって書込イネーブルと
なったフィールドメモリ中の上記書込アドレスＧによっ
て指定されたアドレスに、ＶＣＯ８からの書込クロック
Ｄに同期して、デジタル映像信号Ｎが記録されることに
なる。

次に、第１図の映像スキャンコンバータの読出し制御に
ついて説明する。同期分離回路３で分離された垂直同期
信号Ｃ（第２図）は、位相比較器１２に与えられる。こ
の位相比較器１２は、ＶＣＯ１３および分周器１４およ
び１５とともに、垂直同期信号に位相ロックされる垂直
同期ロックＰＬＬを構成する。位相比較器１２は、同期
分離回路３から出力される垂直同期信号Ｃと、分周器１
５から出力される比較信号Ｐとを位相比較し、その比較
誤差を電圧に変換して誤差信号Ｒを出力する。ＶＣＯ１
３は、この誤差信号Ｒに応じて、読出クロックＥを発生
して、分周器１４と、読出アドレス発生部１６と、フィ
ールドメモリ４，５および６とに与える。分周器１４は
、この読出クロックＥを、Ｎ・２６２．５分周すること
により、垂直同期信号Ｃの２倍の周波数を持つパルスＦ
（第２図）を発生して、分周器１５と、読出アドレス発
生部１６と、メモリ選択信号発生部１１とに与える。こ
の２倍垂直同期パルスＦはさらに、分周器１５で１Ｘ２
分周されて比較信号Ｐとなる。

したがって、読出クロックＥは、垂直同期周波数をｆｖ
とすると、ｆｖｘＮｘ２６２．５Ｘ２（Ｈｚ）の周波数
を有するクロックとなる。ここで、ｆＨ＝２６２．５・
ｆｖであるから、２倍垂直同期パルスＦ（第２図）は、
２Φｆ、−Ｎ　（Ｈｚ）と表わされる。

読出アドレス発生部１６は、上記読出クロックＥにより
インクリメントし２倍垂直同期信号Ｆのエツジでクリア
されるアドレスカウンタからなり、そのアドレスカウン
タの値を読出アドレスＨとして各フィールドメモリ４，
５および６に与える。

一方、メモリ選択信号発生部１１は、分周器１４から与
えられる２倍垂直同期信号Ｆ（第２図）のエツジごとに
、フィールドメモリ４．５および６に与えられる読出メ
モリ選択信号Ｊ、におよびＬ（第２図）のいずれかをア
クティブにする。そして、選択されたフィールドメモリ
中の上記読出アドレスＨによって指定されたアドレスか
ら、ＶＣＯ１３からの読出クロックＥに同期して、デジ
タル再生映像信号Ｉが読出されることになる。この読出
された映像信号Ｉは、Ｄ／Ａコンバータ１７に与えられ
て、倍速化された再生アナログ映像信号Ｍ（第２図）に
変換される。この再生映像信号Ｍは出力端子１８を介し
て、映像信号スキャンコンバータの外部に出力される。

なお、上述の実施例では、人力映像信号の垂直同期信号
に位相ロックしたＰＬＬを用いて読出クロックを形成し
た場合について説明したが、等価的に水平同期信号を分
周・カウントして得た基準信号に位相ロックしたＰＬＬ
を用いて形成した場合にも同様の効果を得ることができ
る。

以上のように、第１図に示した実施例では、別々の信号
系統に属する読出クロックおよび書込クロックを用いて
、入力映像信号Ａを、倍速化された再生映像信号Ｍに変
換することができる。

［発明の効果］ 以上のように、この発明によれば、メモリへの書込クロ
ックとは別に、垂直同期信号などに位相ロックしたＰＬ
Ｌにより発生したクロックを読出クロックとして用いて
いるため、人力映像信号の映像スキャンコンバート時に
おいて、人力信号に含まれるジッタの影響を低減・吸収
することができ、特にＶＴＲの再生映像信号を変換した
場合でも高品位の再生画像を得ることができる。

【図面の簡単な説明】

第１図は、この発明の一実施例である映像スキャンコン
バータを示す概略ブロック図である。第２図は、第１図
に示した映像スキャンコバータの動作を説明する波形図
である。 図において、２はＡ／Ｄコンバータ、３は同期分離回路
、４，５．６はフィールドメモリ、７゜１２は位相比較
器、８．１３はＶＣｏ、９，１４゜１５は分周器、１０
は書込アドレス発生部、１１はメモリ選択信号発生部、
１６は読出アドレス発生部、１７はＤ／Ａコンバータを
示す。

Claims (1)

1. 【特許請求の範囲】 　テレビジョン映像信号の水平周波数および垂直周波数
   の少なくとも一方を倍速化するための映像スキャンコン
   バータであって、 アナログのテレビジョン映像信号を供給する手段と、 前記アナログのテレビジョン映像信号をデジタルのテレ
   ビジョン映像信号に変換するＡ／Ｄコンバータと、 前記デジタルテレビジョン映像信号を記憶するためのメ
   モリと、 前記デジタルテレビジョン映像信号の前記メモリへの書
   込みを制御する手段と、 前記デジタルテレビジョン映像信号の前記メモリからの
   読出しを制御する手段と、 前記メモリから読出したデジタルテレビジョン映像信号
   をアナログのテレビジョン映像信号に変換するＤ／Ａコ
   ンバータと、 前記テレビジョン映像信号の水平同期信号に位相同期さ
   れて、前記書込制御手段を制御するための書込クロック
   を供給する第１の位相同期ループと、 前記テレビジョン映像信号の垂直同期信号に位相同期さ
   れまたは前記水平同期信号を分周およびカウントして得
   られた基準信号に位相同期されて、前記読出制御信号を
   制御するための読出クロックを供給する第２の位相同期
   ループとを備えた、映像スキャンコンバータ。