JPH0434349B2 - - Google Patents
Info
- Publication number
- JPH0434349B2 JPH0434349B2 JP60296483A JP29648385A JPH0434349B2 JP H0434349 B2 JPH0434349 B2 JP H0434349B2 JP 60296483 A JP60296483 A JP 60296483A JP 29648385 A JP29648385 A JP 29648385A JP H0434349 B2 JPH0434349 B2 JP H0434349B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- screen
- synchronization
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001360 synchronised effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スーパーインポーズ回路特に同期ず
れが起きた場合スーパーインポーズ画面の乱れを
消去する回路に関する。
れが起きた場合スーパーインポーズ画面の乱れを
消去する回路に関する。
パーソナルコンピユータ（パソコン）では
CRTデイスプレイに内部画面（パソコン）画面
と、オンエア又はVTRのテレビ画面を重ねて表
示する（スーパーインポーズする）ことが行なわ
れている。この場合両画面の同期をとる必要があ
るが、これは、テレビ画面の方はパソコンに同期
させることはできないので、テレビ画面にパソコ
ン画面を同期させるという方法で行なう。
CRTデイスプレイに内部画面（パソコン）画面
と、オンエア又はVTRのテレビ画面を重ねて表
示する（スーパーインポーズする）ことが行なわ
れている。この場合両画面の同期をとる必要があ
るが、これは、テレビ画面の方はパソコンに同期
させることはできないので、テレビ画面にパソコ
ン画面を同期させるという方法で行なう。
第３図で説明すると、１０はテレビ受像機又は
ビデオテープレコーダのビデオ信号出力端子で、
該端子からのビデオ（テレビ）信号はパソコン
PC側の同期分離回路１２及び選択ゲート１４へ
入力される。回路１２で水平同期信号EH及び垂
直同期信号EVが分離され、位相比較回路１６，
１８へ入力される。２０はクロツク発振器で、該
発振器が出力するクロツクCLKはCRTデイスプ
レイ画面のドツトクロツクになり、またこれを計
数してテレビ信号の水平同期信号HS及び垂直同
期信号EVとほゞ同じ周期（やゝ短い）の水平同
期信号HS及び垂直同期信号VSが作られる。２２
はゲート２４を介して該クロツクCLKを受け、
該水平、垂直同期信号HS，VSを出力すると共
に、画面メモリ（VRAM，ビデオラム）３０を
アクセスするアドレスを発生するカウンタであ
る。メモリ３０はモニタ（CRTデイスプレイ）
に表示すべきパソコン画面データを格納してお
り、カウンタ２２が発生するアドレスで読出され
ると複数ドツト分のデータを同時に出力し、これ
はシフトレジスタ２８に格納され、クロツク
CLKで逐次出力されて（並列／直列変換されて）
画像信号になる（詳しくはこれにHS，VSが加え
られて）。クロツクCLKはまた中央処理装置CPU
などへも供給され、該CPUはメモリ３０への画
像データ書込みなどを行なう。
ビデオテープレコーダのビデオ信号出力端子で、
該端子からのビデオ（テレビ）信号はパソコン
PC側の同期分離回路１２及び選択ゲート１４へ
入力される。回路１２で水平同期信号EH及び垂
直同期信号EVが分離され、位相比較回路１６，
１８へ入力される。２０はクロツク発振器で、該
発振器が出力するクロツクCLKはCRTデイスプ
レイ画面のドツトクロツクになり、またこれを計
数してテレビ信号の水平同期信号HS及び垂直同
期信号EVとほゞ同じ周期（やゝ短い）の水平同
期信号HS及び垂直同期信号VSが作られる。２２
はゲート２４を介して該クロツクCLKを受け、
該水平、垂直同期信号HS，VSを出力すると共
に、画面メモリ（VRAM，ビデオラム）３０を
アクセスするアドレスを発生するカウンタであ
る。メモリ３０はモニタ（CRTデイスプレイ）
に表示すべきパソコン画面データを格納してお
り、カウンタ２２が発生するアドレスで読出され
ると複数ドツト分のデータを同時に出力し、これ
はシフトレジスタ２８に格納され、クロツク
CLKで逐次出力されて（並列／直列変換されて）
画像信号になる（詳しくはこれにHS，VSが加え
られて）。クロツクCLKはまた中央処理装置CPU
などへも供給され、該CPUはメモリ３０への画
像データ書込みなどを行なう。
ゲート１４は図示しない制御信号により、端子
１０からのビデオ信号、シフトレジスタ２８から
のビデオ信号のいずれかを選択し、出力する。例
えば第４図に示すようにテレビ画面３２にパソコ
ン画面３４をスーパーインポーズするには、水
平、走査線ｌについては、始端Ｓから点P1まで
はテレビ信号、点P1から点P2まではパソコン信
号、点P2から終端Ｅまではテレビ信号にすれば
よいが、ゲート１４はこの切換を行なう。
１０からのビデオ信号、シフトレジスタ２８から
のビデオ信号のいずれかを選択し、出力する。例
えば第４図に示すようにテレビ画面３２にパソコ
ン画面３４をスーパーインポーズするには、水
平、走査線ｌについては、始端Ｓから点P1まで
はテレビ信号、点P1から点P2まではパソコン信
号、点P2から終端Ｅまではテレビ信号にすれば
よいが、ゲート１４はこの切換を行なう。
テレビ画面とパソコン画面の同期化は、次のよ
うにして行なわれる。即ちパソコン側で発生する
内部水平同期信号HSがテレビ信号から分離した
外部水平同期信号EHより早く発生したとすると
位相比較回路１６は出力を生じ、これはオアゲー
ト２６を通してクロツク停止ゲート（アンドゲー
ト）２４に入り、クロツクCLKのカウンタ２２
への入力を禁止する。外部水平同期信号EHが入
力すると位相比較回路１６はクロツク停止を解除
し、これによりカウンタ２２はクロツクCLKの
計数を開始する。パソコン側で発生する内部水平
同期信号HSの周期は外部水平同期信号EHの周
期より若干短いので、該信号HSはEHより若干
早く到来し、従つてクロツク停止が行なわれ、信
号EHが到来するときクロツク停止が解除され
る。以下同様であり、こうして内部水平同期信号
HSは外部水平同期信号EHに同期化される。内
部垂直同期信号VSも同様にして外部垂直同期信
号EVに同期化される。
うにして行なわれる。即ちパソコン側で発生する
内部水平同期信号HSがテレビ信号から分離した
外部水平同期信号EHより早く発生したとすると
位相比較回路１６は出力を生じ、これはオアゲー
ト２６を通してクロツク停止ゲート（アンドゲー
ト）２４に入り、クロツクCLKのカウンタ２２
への入力を禁止する。外部水平同期信号EHが入
力すると位相比較回路１６はクロツク停止を解除
し、これによりカウンタ２２はクロツクCLKの
計数を開始する。パソコン側で発生する内部水平
同期信号HSの周期は外部水平同期信号EHの周
期より若干短いので、該信号HSはEHより若干
早く到来し、従つてクロツク停止が行なわれ、信
号EHが到来するときクロツク停止が解除され
る。以下同様であり、こうして内部水平同期信号
HSは外部水平同期信号EHに同期化される。内
部垂直同期信号VSも同様にして外部垂直同期信
号EVに同期化される。
ところでテレビ受像機ではチヤンネルを切換え
たりするが、各局の水平／垂直同期信号の周期は
同じであるものの、位相は異なつているから、チ
ヤンネル切換時に水平／垂直同期信号の周期が異
常に長くなつたり短くなつたりする。この場合も
同期信号HS，VSは上記態様で同期化するが、そ
れまでは非同期であり、パソコン画面が乱れる。
この画面が乱れている時間は通常0.5〜1.0秒で、
人間の眼で充分認識できる時間である。画面の乱
れは、背景となつているテレビ画面上のマイコン
画面が上下に流れる（パソコン側の垂直同期が速
いときは下に流れる）という形で生じ、短時間と
はいえ、見苦しい。なお水平同期はすぐ同期化す
るが、垂直同期が、同期化するのに前記時間が要
する。
たりするが、各局の水平／垂直同期信号の周期は
同じであるものの、位相は異なつているから、チ
ヤンネル切換時に水平／垂直同期信号の周期が異
常に長くなつたり短くなつたりする。この場合も
同期信号HS，VSは上記態様で同期化するが、そ
れまでは非同期であり、パソコン画面が乱れる。
この画面が乱れている時間は通常0.5〜1.0秒で、
人間の眼で充分認識できる時間である。画面の乱
れは、背景となつているテレビ画面上のマイコン
画面が上下に流れる（パソコン側の垂直同期が速
いときは下に流れる）という形で生じ、短時間と
はいえ、見苦しい。なお水平同期はすぐ同期化す
るが、垂直同期が、同期化するのに前記時間が要
する。
本発明かゝる点を改善し、乱れた画面が表示さ
れることがないようにしようとするものである。
れることがないようにしようとするものである。
本発明は、テレビ信号より同期信号を分離し、
内部で発生させた同期信号を前記分離した外部同
期信号に同期させ、画面メモリ読出し出力と該内
部同期信号で内部画面信号を作り、これとテレビ
信号とを選択ゲートにより切換えてデイスプレイ
に入力して、テレビ画面と内部画面とを重ねた画
面を表示する回路における同期ずれ画面消去回路
において、前記選択ゲートに入力してテレビ信号
と内部画面信号との切換えを行なう選択信号の回
路に挿入された制御ゲートと、内部同期信号と外
部同期信号を入力されて、これらが同期ずれした
とき前記制御ゲートを閉じて該ゲートの出力をテ
レビ信号選択信号にするフリツプフロツプ回路と
を備えることを特徴とするものである。
内部で発生させた同期信号を前記分離した外部同
期信号に同期させ、画面メモリ読出し出力と該内
部同期信号で内部画面信号を作り、これとテレビ
信号とを選択ゲートにより切換えてデイスプレイ
に入力して、テレビ画面と内部画面とを重ねた画
面を表示する回路における同期ずれ画面消去回路
において、前記選択ゲートに入力してテレビ信号
と内部画面信号との切換えを行なう選択信号の回
路に挿入された制御ゲートと、内部同期信号と外
部同期信号を入力されて、これらが同期ずれした
とき前記制御ゲートを閉じて該ゲートの出力をテ
レビ信号選択信号にするフリツプフロツプ回路と
を備えることを特徴とするものである。
内部同期信号と外部同期信号との同期が大きく
ずれたとき内部画面信号の出力は禁止してテレビ
信号のみ出力すれば、スーパーインポーズ画面は
テレビ画面のみになり、該画面が乱れる即ちテレ
ビ画面上で内部画面が流れることはなくなる。
ずれたとき内部画面信号の出力は禁止してテレビ
信号のみ出力すれば、スーパーインポーズ画面は
テレビ画面のみになり、該画面が乱れる即ちテレ
ビ画面上で内部画面が流れることはなくなる。
第１図は本発明の実施例を示し、YSはスーパ
ーインポーズを選択する信号で、第３図の選択ゲ
ート１４へ加えられ、Ｈ（ハイ）レベルのとき該
ゲート１４にパソコン信号を選択させ、Ｌ（ロー）
レベルのときテレビ信号を選択させる。従来回路
では選択信号YSはゲート１４へ直接加えられて
いるが、本発明では制御ゲートＧを介して加える
ようにし、該ゲートＧをフリツプフロツプ回路
FFで制御する。
ーインポーズを選択する信号で、第３図の選択ゲ
ート１４へ加えられ、Ｈ（ハイ）レベルのとき該
ゲート１４にパソコン信号を選択させ、Ｌ（ロー）
レベルのときテレビ信号を選択させる。従来回路
では選択信号YSはゲート１４へ直接加えられて
いるが、本発明では制御ゲートＧを介して加える
ようにし、該ゲートＧをフリツプフロツプ回路
FFで制御する。
第２図のタイムチヤートを参照しながら動作を
説明すると、フリツプフロツプ回路FFのデータ
入力端Ｄにはパソコン内部で発生した垂直同期信
号VSが入力され、また該FFのクロツク入力端に
は外部垂直同期信号EVが入力され、該信号EVの
立下りで信号VSのＨ，Ｌをとり込む。従つて第
２図ｂに示すように両信号VS，EVの同期が合つ
ているときはフリツプフロツプFFにはＬレベル
が取込まれ、該FFのＱ出力はＬ，出力はＨに
なる。従つてゲートＧは開き、選択信号YSを通
す（YSがＨならYS′もＨ，YSがＬならYS′も
Ｌ）。これに対して内部垂直同期信号VSと外部垂
直同期信号EVの同期が大きくずれると第２図ａ
に示すように信号EVの立下り時の信号VSはＨレ
ベルになり、フリツプフロツプはこれを取込んで
Ｑ出力をＨ，出力をＬにする。従つてゲートＧ
は閉じ、信号YSのＨ，Ｌに無関係に出力YS′を
Ｌにする。出力YS′は第３図のゲート１４に入力
し、該ゲートにテレビ信号を選択させる。こうし
て本回路により、大幅な同期外れ時はテレビ信号
のみにされ、パソコン信号は禁止されるので画面
の乱れはなくなる。
説明すると、フリツプフロツプ回路FFのデータ
入力端Ｄにはパソコン内部で発生した垂直同期信
号VSが入力され、また該FFのクロツク入力端に
は外部垂直同期信号EVが入力され、該信号EVの
立下りで信号VSのＨ，Ｌをとり込む。従つて第
２図ｂに示すように両信号VS，EVの同期が合つ
ているときはフリツプフロツプFFにはＬレベル
が取込まれ、該FFのＱ出力はＬ，出力はＨに
なる。従つてゲートＧは開き、選択信号YSを通
す（YSがＨならYS′もＨ，YSがＬならYS′も
Ｌ）。これに対して内部垂直同期信号VSと外部垂
直同期信号EVの同期が大きくずれると第２図ａ
に示すように信号EVの立下り時の信号VSはＨレ
ベルになり、フリツプフロツプはこれを取込んで
Ｑ出力をＨ，出力をＬにする。従つてゲートＧ
は閉じ、信号YSのＨ，Ｌに無関係に出力YS′を
Ｌにする。出力YS′は第３図のゲート１４に入力
し、該ゲートにテレビ信号を選択させる。こうし
て本回路により、大幅な同期外れ時はテレビ信号
のみにされ、パソコン信号は禁止されるので画面
の乱れはなくなる。
〔発明の効果〕
以上説明したように本発明によれば、テレビ受
像機でチヤンネル切換えがあり又はVTRで早送
りなどがあつて同期信号に乱れが生じことき、パ
ソコン画面はカツトしてテレビ画面のみにするの
で、テレビ画面上のパソコン画面が流れて見ずら
いスーパーインポーズ画面を表示することがなく
なり、甚だ有効である。
像機でチヤンネル切換えがあり又はVTRで早送
りなどがあつて同期信号に乱れが生じことき、パ
ソコン画面はカツトしてテレビ画面のみにするの
で、テレビ画面上のパソコン画面が流れて見ずら
いスーパーインポーズ画面を表示することがなく
なり、甚だ有効である。
第１図は本発明の実施例を示す回路図、第２図
は動作説明用の波形図、第３図はスーパーインポ
ーズの要部回路図、第４図はスーパーインポーズ
画面の説明図である。 図面でEH，EVは外部水平、垂直同期信号、
HS，VSは内部水平、垂直同期信号、３０は画面
メモリ、１４はゲート回路、Ｇは制御ゲート、
FFはフリツプフロツプ回路である。
は動作説明用の波形図、第３図はスーパーインポ
ーズの要部回路図、第４図はスーパーインポーズ
画面の説明図である。 図面でEH，EVは外部水平、垂直同期信号、
HS，VSは内部水平、垂直同期信号、３０は画面
メモリ、１４はゲート回路、Ｇは制御ゲート、
FFはフリツプフロツプ回路である。
Claims (1)
- 【特許請求の範囲】 １ テレビ信号より同期信号を分離し、内部で発
生させた同期信号を前記分離した外部同期信号に
同期させ、画面メモリ読出し出力と該内部同期信
号で内部画面信号を作り、これとテレビ信号とを
選択ゲートにより切換えてデイスプレイに入力し
て、テレビ画面と内部画面とを重ねた画面を表示
する回路における同期ずれ画面消去回路におい
て、 前記選択ゲートに入力してテレビ信号と内部画
面信号との切換えを行なう選択信号の回路に挿入
された制御ゲートと、 内部同期信号と外部同期信号を入力されて、こ
れらが同期ずれしたとき前記制御ゲートを閉じて
該ゲートの出力をテレビ信号選択信号にするフリ
ツプフロツプ回路とを備えることを特徴とする同
期ずれ画面消去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296483A JPS62150977A (ja) | 1985-12-24 | 1985-12-24 | 同期ずれ画面消去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296483A JPS62150977A (ja) | 1985-12-24 | 1985-12-24 | 同期ずれ画面消去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62150977A JPS62150977A (ja) | 1987-07-04 |
| JPH0434349B2 true JPH0434349B2 (ja) | 1992-06-05 |
Family
ID=17834139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60296483A Granted JPS62150977A (ja) | 1985-12-24 | 1985-12-24 | 同期ずれ画面消去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62150977A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01155389A (ja) * | 1987-12-14 | 1989-06-19 | Hitachi Ltd | 同期制御システム |
| US5155595A (en) * | 1991-01-31 | 1992-10-13 | Lsi Logic Corp. | Genlock frequency generator |
-
1985
- 1985-12-24 JP JP60296483A patent/JPS62150977A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62150977A (ja) | 1987-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2520109B2 (ja) | ビデオ信号混合装置 | |
| JPH0526196B2 (ja) | ||
| JPH0252911B2 (ja) | ||
| JPH04275784A (ja) | 映像信号切り換え装置 | |
| JPS6043707B2 (ja) | 位相変換装置 | |
| JPH0434349B2 (ja) | ||
| JPH031760A (ja) | 受信テレビジョン信号再生装置 | |
| JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
| JP2953170B2 (ja) | 映像表示装置 | |
| JPH10173995A (ja) | ビデオ信号切り替え回路 | |
| JP2579775B2 (ja) | クロック切替装置 | |
| JPS62150978A (ja) | ス−パ−インポ−ズ回路 | |
| KR0150961B1 (ko) | 문자자막정보장치의 레퍼런스신호 발생회로 | |
| JP2580815B2 (ja) | 半導体メモリ | |
| JP2578861B2 (ja) | 映像信号切替回路 | |
| JP2967727B2 (ja) | 画像表示制御回路 | |
| JPH03287299A (ja) | 画像拡大縮小装置 | |
| JPS62269482A (ja) | 画像処理装置 | |
| JPS6360675A (ja) | テレビモニタ | |
| JPH01317081A (ja) | 走査周波数変換装置 | |
| JPS58101341A (ja) | Ｃｒｔ表示装置をもつ計算機 | |
| JPH0228694A (ja) | 画像拡大表示方法および装置 | |
| JP2006013879A (ja) | 映像信号処理装置 | |
| JPH039682A (ja) | ハイビジョン受信機の時間圧縮装置 | |
| JPH06165068A (ja) | 発振回路およびこれを用いたピクチャ・イン・ピクチャ システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |