JPS62150978A - ス−パ−インポ−ズ回路 - Google Patents
ス−パ−インポ−ズ回路Info
- Publication number
- JPS62150978A JPS62150978A JP60296484A JP29648485A JPS62150978A JP S62150978 A JPS62150978 A JP S62150978A JP 60296484 A JP60296484 A JP 60296484A JP 29648485 A JP29648485 A JP 29648485A JP S62150978 A JPS62150978 A JP S62150978A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- screen
- shot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はテレビ画面に内部（パソコン）画面を重ねて表
示するスーパーインポーズ回路に関し、テレビ信号が途
切れたときの画面の乱れを防ｌ二しようとするものであ
る。
示するスーパーインポーズ回路に関し、テレビ信号が途
切れたときの画面の乱れを防ｌ二しようとするものであ
る。
パーソナルコンピュータ（パソコン）ではＣＲＴディス
プレイに内部画面（パソコン画面）と、オンエア又はＶ
ＴＲなどのテレビ画面を重ねて表示する（スーパーイン
ポーズする）ことが行なわれている。第２図で説明する
と、１０はテレビ受像機又はビデオレコーダのビデオ信
号出力端子で、該端子からのビデオ（テレビ）信号はパ
ソコン画面側の選択ゲート１４を介してモニタ（ＣＲＴ
ディスプレイ）へ導かれる。３０は画面メモリ （ビデ
オラム、 ＶＲＡＭ）で、中央処理装置ＣＰＵから画像
データを書込まれ、それを読出され、シフトレジスタ２
８及び選択ゲート１４を通してモニタへ送られる。
プレイに内部画面（パソコン画面）と、オンエア又はＶ
ＴＲなどのテレビ画面を重ねて表示する（スーパーイン
ポーズする）ことが行なわれている。第２図で説明する
と、１０はテレビ受像機又はビデオレコーダのビデオ信
号出力端子で、該端子からのビデオ（テレビ）信号はパ
ソコン画面側の選択ゲート１４を介してモニタ（ＣＲＴ
ディスプレイ）へ導かれる。３０は画面メモリ （ビデ
オラム、 ＶＲＡＭ）で、中央処理装置ＣＰＵから画像
データを書込まれ、それを読出され、シフトレジスタ２
８及び選択ゲート１４を通してモニタへ送られる。
モニタでは、端子１０からのビデオ信号によるテレビ画
面に、メモリ３０からの画像信号によるパソコン画面を
重ねて表示する。第３図はその一例を示しており、３２
はテレビ画面、３４はパソコン画面である。か＼るスー
パーインポーズ画面を表示するには、水平走査線βにつ
いては選択ゲート１４により、始端Ｓから点Ｐ１までは
テレビ信号、点Ｐ！から点Ｐ２まではパソコン信号、点
Ｐ２から終端Ｅまではテレビ信号を選択してモニタへ送
り、他の走査線についても同様にすればよい。
面に、メモリ３０からの画像信号によるパソコン画面を
重ねて表示する。第３図はその一例を示しており、３２
はテレビ画面、３４はパソコン画面である。か＼るスー
パーインポーズ画面を表示するには、水平走査線βにつ
いては選択ゲート１４により、始端Ｓから点Ｐ１までは
テレビ信号、点Ｐ！から点Ｐ２まではパソコン信号、点
Ｐ２から終端Ｅまではテレビ信号を選択してモニタへ送
り、他の走査線についても同様にすればよい。
このようなスーパーインポーズ画面を表示するにはテレ
ビ画面とパソコン画面との同期をとる必要があり、位相
比較回路１６．／１８及びクロック停止回路２４などは
この同期化を行なうものである。端子１０からのビデオ
信号は同期分離回路１２へ入力され、該回路１２で水平
同期信号ＥＨ及び垂直同期信号ＥＶが分離され、位相比
較回路１６．１８へ入力される。内部クロックＣＬＫク
ロック発振器２０で発生され、該クロックＣＬＫはＣＲ
Ｔディスプレイ画面のドツトクロックになり、またカウ
ンタ２２で計数されてテレビ信号の水平同期信号Ｈ３及
び垂直同期信号ＥＶとは＼゛同し周期（や＼短い）の水
平同期信号Ｈ３及び垂直同期信号ＶＳの発生に供される
。該カウンタ２２はまたクロックＣＬＫを計数して画面
メモリ３０をアクセスするアドレスを発生する。メモリ
３０はカウンタ２２が発生するアドレスで読出されると
複数ドツト分のデータを同時に出力し、これはシフトレ
ジスタ２８に格納され、クロ・ツクＣＬＫで逐次出力さ
れて（並列／直列変換されて）パソコン画面の画像信号
になる（詳しくはこれにＨ３，ＶＳが加えられて）。
ビ画面とパソコン画面との同期をとる必要があり、位相
比較回路１６．／１８及びクロック停止回路２４などは
この同期化を行なうものである。端子１０からのビデオ
信号は同期分離回路１２へ入力され、該回路１２で水平
同期信号ＥＨ及び垂直同期信号ＥＶが分離され、位相比
較回路１６．１８へ入力される。内部クロックＣＬＫク
ロック発振器２０で発生され、該クロックＣＬＫはＣＲ
Ｔディスプレイ画面のドツトクロックになり、またカウ
ンタ２２で計数されてテレビ信号の水平同期信号Ｈ３及
び垂直同期信号ＥＶとは＼゛同し周期（や＼短い）の水
平同期信号Ｈ３及び垂直同期信号ＶＳの発生に供される
。該カウンタ２２はまたクロックＣＬＫを計数して画面
メモリ３０をアクセスするアドレスを発生する。メモリ
３０はカウンタ２２が発生するアドレスで読出されると
複数ドツト分のデータを同時に出力し、これはシフトレ
ジスタ２８に格納され、クロ・ツクＣＬＫで逐次出力さ
れて（並列／直列変換されて）パソコン画面の画像信号
になる（詳しくはこれにＨ３，ＶＳが加えられて）。
テレビ画面とパソコン画面の同期化は、次のようにして
行なわれる。即ちパソコン側で発生する内部水平同期信
号Ｈ３がテレビ信号から分離した外部水平同期信号ＥＨ
より早く発生したとすると位相比較回路１６は出力を生
じ、これはオアゲート２６を通してクロック停止ゲート
（アンドゲート）２４に入り、クロックＣＬＫのカウン
タ２２への入力を禁止する。外部水平同期信号Ｅ Ｈが
入力すると位相比較回路１６はクロック停止を解除し、
これらによりカウンタ２２はクロックＣＬＫの計数を開
始する。パソコン側で発生する内部水平同期信号Ｈ３の
周期は外部水平同期信号ＥＨの周期より若干短いので、
該信号Ｈ３はＥＨより若干早く到来し、従ってクロック
停止が行なわれ、信号ＥＨが到来するときクロック停止
が解除される。以下同様であり、こうして内部水平同期
信号Ｈ３は外部水平同期信号Ｅ、Ｈに同期化される。内
部垂直同期信号ＶＳも同様にして外部垂直同期信号ＥＶ
に同期化される。
行なわれる。即ちパソコン側で発生する内部水平同期信
号Ｈ３がテレビ信号から分離した外部水平同期信号ＥＨ
より早く発生したとすると位相比較回路１６は出力を生
じ、これはオアゲート２６を通してクロック停止ゲート
（アンドゲート）２４に入り、クロックＣＬＫのカウン
タ２２への入力を禁止する。外部水平同期信号Ｅ Ｈが
入力すると位相比較回路１６はクロック停止を解除し、
これらによりカウンタ２２はクロックＣＬＫの計数を開
始する。パソコン側で発生する内部水平同期信号Ｈ３の
周期は外部水平同期信号ＥＨの周期より若干短いので、
該信号Ｈ３はＥＨより若干早く到来し、従ってクロック
停止が行なわれ、信号ＥＨが到来するときクロック停止
が解除される。以下同様であり、こうして内部水平同期
信号Ｈ３は外部水平同期信号Ｅ、Ｈに同期化される。内
部垂直同期信号ＶＳも同様にして外部垂直同期信号ＥＶ
に同期化される。
ところで従来装置ではスーパーインポーズにする、しな
いは、ソフト的またはハード的にモード設定してこれを
選択又は決定していた。例えばスイッチを設けて該スイ
ッチがオンのときスーパーインポーズ、該スイッチがオ
フのとき単独（パソコン）画面とする。
いは、ソフト的またはハード的にモード設定してこれを
選択又は決定していた。例えばスイッチを設けて該スイ
ッチがオンのときスーパーインポーズ、該スイッチがオ
フのとき単独（パソコン）画面とする。
しかしながらこのようなモード選択方式では、例えばス
ーパーインポーズ中にビデオディスクサーチモードにな
り、端子１０からのビデオ信号がなくなると、画面が乱
れる。即ちこの場合は、テレビ信号がなくなるのでモニ
タ画面からテレビ画面が消えるが、第３図の方式ではパ
ソコン画面も消滅もしくは無意味なものになってしまう
。即ち第３図の方式ではクロック停止ゲー１〜２４は内
部同期信号でカウンタ２２へのクロックＣＬＫ供給を停
止し、外部同期信号の到来で該停止がＰＩＸ、餘される
のを待っているが、ビデオ信号喪失で外部同期信号が来
なくなればクロック停止は持続し、メモリ３０は同じ所
を繰り返し読出され、内部同期信号は持続してしまい、
モニタ画面ば乱れ、または暗くなって表示内容が見えな
くなる。本発明はか−る点を改善しようとするものであ
る。
ーパーインポーズ中にビデオディスクサーチモードにな
り、端子１０からのビデオ信号がなくなると、画面が乱
れる。即ちこの場合は、テレビ信号がなくなるのでモニ
タ画面からテレビ画面が消えるが、第３図の方式ではパ
ソコン画面も消滅もしくは無意味なものになってしまう
。即ち第３図の方式ではクロック停止ゲー１〜２４は内
部同期信号でカウンタ２２へのクロックＣＬＫ供給を停
止し、外部同期信号の到来で該停止がＰＩＸ、餘される
のを待っているが、ビデオ信号喪失で外部同期信号が来
なくなればクロック停止は持続し、メモリ３０は同じ所
を繰り返し読出され、内部同期信号は持続してしまい、
モニタ画面ば乱れ、または暗くなって表示内容が見えな
くなる。本発明はか−る点を改善しようとするものであ
る。
本発明は、テレビ信号と内部画面信号をディスプレイに
供給してテレビ画面に内部画面を重ねて表示させるスー
パーインポーズ回路において、高、低レベルでスーパー
インポーズモード、内部画面モードを指定する信号が入
力されるゲート回路と、テレビ信号から分離した垂直同
期信号でトリガされ、垂直同期信号の周期より長いパル
ス幅のパルスを出力するリトリガブルワンショット回路
と、該ワンショット回路の出力でデータ取込みを指示さ
れ、垂直同期信号でクリヤされて、テレビ信号が消滅し
たとき前記ゲート回路に内部画面モードを指定する信号
を出力させる出力を生じるフリップフロップ回路とを備
えることを特徴とするものである。
供給してテレビ画面に内部画面を重ねて表示させるスー
パーインポーズ回路において、高、低レベルでスーパー
インポーズモード、内部画面モードを指定する信号が入
力されるゲート回路と、テレビ信号から分離した垂直同
期信号でトリガされ、垂直同期信号の周期より長いパル
ス幅のパルスを出力するリトリガブルワンショット回路
と、該ワンショット回路の出力でデータ取込みを指示さ
れ、垂直同期信号でクリヤされて、テレビ信号が消滅し
たとき前記ゲート回路に内部画面モードを指定する信号
を出力させる出力を生じるフリップフロップ回路とを備
えることを特徴とするものである。
テレビ信号が消滅したとき自動的に内部画面モードに切
換えてしまえば、画面の乱れは回避でき、オペレータに
不快感を与えずに済む。
換えてしまえば、画面の乱れは回避でき、オペレータに
不快感を与えずに済む。
第１図は本発明の実施例を示し、４２は垂直同期信号の
分離回路、４４はリトリガブルワンショット回路、４６
はフリップフロップ回路、４８はオアゲートである。同
期分離回路４２は、第３図の回路１２を兼用してよい。
分離回路、４４はリトリガブルワンショット回路、４６
はフリップフロップ回路、４８はオアゲートである。同
期分離回路４２は、第３図の回路１２を兼用してよい。
垂直同期信号ＥＶの周期は１６．５ｍＳであるが、ワン
ショット回路４４の出力パルスの幅はその３倍程度とす
る。即ち該回路の時定数ＣＲはＣＲ″＝、３Ｘ１６．６
ｍＳとする。
ショット回路４４の出力パルスの幅はその３倍程度とす
る。即ち該回路の時定数ＣＲはＣＲ″＝、３Ｘ１６．６
ｍＳとする。
スーパーインポーズか否かのモード設定はスイッチで行
なうとして、本発明では該スイッチからの信号ＭＣ３は
オアゲート４８を介して出力するようにし、このゲート
４８でモードの自動変更を行なう。
なうとして、本発明では該スイッチからの信号ＭＣ３は
オアゲート４８を介して出力するようにし、このゲート
４８でモードの自動変更を行なう。
モードコントロール信号ＭＣ５はＬ（ロー、低）レベル
でスーパーインポーズ指定、Ｈ（ハイ、高）レベルで内
部（パソコン）画面指定とし、そして今はスーパーイン
ポーズ指定であるとすると信号ＭＣ３はＬレベルであり
、そして端子１ｏのビデオ信号は正常であると、分離回
路４２から外部垂直同期信号ＥＶが１６．６ｍＳを周期
として繰り返し出力される。この同期信号ＥＶはワンシ
ョソｊ・回路４４を繰り返しくＱ出力がＩ、にならない
うちに）トリガし、従ってワンショット回路４４のｂ出
力はＬになっている。このｄ出力はフリップフロップ回
路４６のクロック端子に入力する。該フリップフロップ
回路４６のクリヤ端子には同期信号ＥＶが入力し、従っ
てフリップフロップ回路４６のＱ出力はしてある。従っ
てオアゲート４８の出力ＭＣ３’ もして、スーパーイ
ンポーズモードを指定している。
でスーパーインポーズ指定、Ｈ（ハイ、高）レベルで内
部（パソコン）画面指定とし、そして今はスーパーイン
ポーズ指定であるとすると信号ＭＣ３はＬレベルであり
、そして端子１ｏのビデオ信号は正常であると、分離回
路４２から外部垂直同期信号ＥＶが１６．６ｍＳを周期
として繰り返し出力される。この同期信号ＥＶはワンシ
ョソｊ・回路４４を繰り返しくＱ出力がＩ、にならない
うちに）トリガし、従ってワンショット回路４４のｂ出
力はＬになっている。このｄ出力はフリップフロップ回
路４６のクロック端子に入力する。該フリップフロップ
回路４６のクリヤ端子には同期信号ＥＶが入力し、従っ
てフリップフロップ回路４６のＱ出力はしてある。従っ
てオアゲート４８の出力ＭＣ３’ もして、スーパーイ
ンポーズモードを指定している。
この状態で端子１０のビデオ信号が消滅すると、分離回
路４２からの同期信号Ｅｖはな（なり、フリップフロッ
プ回路４６はもはやクリヤされなくなり、ワンショット
回路は３Ｘ１６．６ｍＳ後にはＱ出力をり、Ｑ出力をＨ
にする。これはワンショット回路４６に対するデータ取
込指示信号になり、電源ＶｃｃであるＨレベルデータを
取込んでワンショット回路４６のＱ出力はＨになる。こ
れはオアゲート４８の出力ＭＣ３’をＨレベルにし、こ
の結果スーパーインポーズモードは内部（パソコン）画
面モードに切換わる。
路４２からの同期信号Ｅｖはな（なり、フリップフロッ
プ回路４６はもはやクリヤされなくなり、ワンショット
回路は３Ｘ１６．６ｍＳ後にはＱ出力をり、Ｑ出力をＨ
にする。これはワンショット回路４６に対するデータ取
込指示信号になり、電源ＶｃｃであるＨレベルデータを
取込んでワンショット回路４６のＱ出力はＨになる。こ
れはオアゲート４８の出力ＭＣ３’をＨレベルにし、こ
の結果スーパーインポーズモードは内部（パソコン）画
面モードに切換わる。
オアゲート４８の出力信号ＭＣ８′は、第３図のクロッ
ク停止ゲート２４を入力してこれをスルーの状態にし、
また選択ゲート１４に入力してこれをシフトレジスタ２
８側へ切換えらせる。この結果発振器２０からのクロッ
クＣＬＫは中断されることなくカウンタ２２に入力し、
該カウンタに内部水平、垂直同期信号Ｈ３，ＶＳの発生
及び画面メモリ３０をアクセスするアドレスの発生を行
なわせ、画面メモリ３０から読出された画像データが同
期信号Ｈ３，ＶＳと共にモニタへ送られて該モニタに内
部（パソコン）画面を表示させる。
ク停止ゲート２４を入力してこれをスルーの状態にし、
また選択ゲート１４に入力してこれをシフトレジスタ２
８側へ切換えらせる。この結果発振器２０からのクロッ
クＣＬＫは中断されることなくカウンタ２２に入力し、
該カウンタに内部水平、垂直同期信号Ｈ３，ＶＳの発生
及び画面メモリ３０をアクセスするアドレスの発生を行
なわせ、画面メモリ３０から読出された画像データが同
期信号Ｈ３，ＶＳと共にモニタへ送られて該モニタに内
部（パソコン）画面を表示させる。
リトリガブルワンショット回路Ｉ４の時定数は勿論３フ
イールドに限る必要はなく、適宜増減してよいが、３〜
５フイールドが適当である。
イールドに限る必要はなく、適宜増減してよいが、３〜
５フイールドが適当である。
この回路を用いると、例えばビデオディスクとパ゛ソコ
ンのスーパーインポーズ中にビデオディスクのサーチが
発生し、ビデオ信号が消滅すれば、スーパーインポーズ
画面は自動的にパソコン両面になり、その後ビデオ信号
が再び現われると自動的にスーパーインポーズ画面に戻
り、この間両面の乱れは目視されず、甚だ有効である。
ンのスーパーインポーズ中にビデオディスクのサーチが
発生し、ビデオ信号が消滅すれば、スーパーインポーズ
画面は自動的にパソコン両面になり、その後ビデオ信号
が再び現われると自動的にスーパーインポーズ画面に戻
り、この間両面の乱れは目視されず、甚だ有効である。
第１図は本発明の実施例を示す回路図、第２図はスーパ
ーインポーズ回路の要部回路図、第３図はスーパーイン
ポーズ画面の説明図である。 図面で、ＭＣ３はモード指定信号、４８はゲート回路、
４４はリトリガブルワンショ・ノド回路、４６はフリッ
プフロップ回路である。
ーインポーズ回路の要部回路図、第３図はスーパーイン
ポーズ画面の説明図である。 図面で、ＭＣ３はモード指定信号、４８はゲート回路、
４４はリトリガブルワンショ・ノド回路、４６はフリッ
プフロップ回路である。
Claims (1)
- 【特許請求の範囲】 テレビ信号と内部画面信号をディスプレイに供給してテ
レビ画面に内部画面を重ねて表示させるスーパーインポ
ーズ回路において、 高、低レベルでスーパーインポーズモード、内部画面モ
ードを指定する信号が入力されるゲート回路と、 テレビ信号から分離した垂直同期信号でトリガされ、垂
直同期信号の周期より長いパルス幅のパルスを出力する
リトリガブルワンショット回路と、該ワンショット回路
の出力でデータ取込みを指示され、垂直同期信号でクリ
ヤされて、テレビ信号が消滅したとき前記ゲート回路に
内部画面モードを指定する信号を出力させる出力を生じ
るフリップフロップ回路とを備えることを特徴とするス
ーパーインポーズ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296484A JPS62150978A (ja) | 1985-12-24 | 1985-12-24 | ス−パ−インポ−ズ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296484A JPS62150978A (ja) | 1985-12-24 | 1985-12-24 | ス−パ−インポ−ズ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62150978A true JPS62150978A (ja) | 1987-07-04 |
Family
ID=17834152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60296484A Pending JPS62150978A (ja) | 1985-12-24 | 1985-12-24 | ス−パ−インポ−ズ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62150978A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63314888A (ja) * | 1987-06-17 | 1988-12-22 | Cmk Corp | プリント配線板の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60163582A (ja) * | 1984-02-03 | 1985-08-26 | Nec Corp | ス−パ−信号インサ−タ−装置 |
| JPS60248081A (ja) * | 1984-05-23 | 1985-12-07 | Sharp Corp | 合成画面自動切替装置 |
-
1985
- 1985-12-24 JP JP60296484A patent/JPS62150978A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60163582A (ja) * | 1984-02-03 | 1985-08-26 | Nec Corp | ス−パ−信号インサ−タ−装置 |
| JPS60248081A (ja) * | 1984-05-23 | 1985-12-07 | Sharp Corp | 合成画面自動切替装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63314888A (ja) * | 1987-06-17 | 1988-12-22 | Cmk Corp | プリント配線板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4599611A (en) | Interactive computer-based information display system | |
| EP0096628B1 (en) | Apparatus for combining a video signal with graphics and text from a computer | |
| JPH04275784A (ja) | 映像信号切り換え装置 | |
| JPH11502948A (ja) | コンピュータ生成イメージをテレビジョンセット上に表示するシステム | |
| JPS62150978A (ja) | ス−パ−インポ−ズ回路 | |
| JPH06268897A (ja) | 日付表示装置 | |
| JPH066708A (ja) | 画面表示装置 | |
| JPH0654958B2 (ja) | ス−パ−インポ−ズ表示装置 | |
| JPH06165086A (ja) | ビデオ信号処理装置 | |
| JPH0434349B2 (ja) | ||
| JPH10173995A (ja) | ビデオ信号切り替え回路 | |
| JP2000069431A (ja) | 信号生成装置 | |
| JPH0686315A (ja) | 文字表示装置 | |
| KR0163555B1 (ko) | 영상처리 시스템의 자막표시 제어방법 및 장치 | |
| JPS6378680A (ja) | 映像出力装置 | |
| KR930009183B1 (ko) | 디지탈 텔레비젼 수상기의 움직임 궤적표시회로 | |
| JP2840429B2 (ja) | 映像信号の通信方法 | |
| JPS63148780A (ja) | テレビジヨン受像機用インタレ−ス制御回路 | |
| JPH0286451A (ja) | ビデオプリンタ | |
| JPH08205091A (ja) | 同期信号処理回路 | |
| JP2003009026A (ja) | オンスクリーン装置 | |
| JPH03209979A (ja) | 半導体メモリ | |
| JPH06348219A (ja) | Ｃｒｔ表示切替装置 | |
| JPS61166279A (ja) | ２画面テレビ受信機 | |
| JPH02174477A (ja) | 磁気記録再生装置 |