JP2580815B2 - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JP2580815B2 JP2580815B2 JP2005093A JP509390A JP2580815B2 JP 2580815 B2 JP2580815 B2 JP 2580815B2 JP 2005093 A JP2005093 A JP 2005093A JP 509390 A JP509390 A JP 509390A JP 2580815 B2 JP2580815 B2 JP 2580815B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- screen
- picture
- frame data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、TV画像用の半導体メモリに関し、特にピク
チャーインピクチャーと呼ばれるTV画面の中に子画面を
表示する機能をもつ半導体メモリに関する。
チャーインピクチャーと呼ばれるTV画面の中に子画面を
表示する機能をもつ半導体メモリに関する。
〔従来の技術〕 従来用いられてきたピクチャーインピクチャー用メモ
リの基本構成を説明する。このピクチャーインピクチャ
ーとは、２つのTV画面を親・子画面として１つの画面に
合成するもので、子画面用の圧縮したデータを記憶する
画像メモリを有し、このメモリに書き込まれた子画面の
データを親画面表示時に同期をとって読出すことで親画
面の一部に第２のTV画面を子画面として表示させるもの
である。
リの基本構成を説明する。このピクチャーインピクチャ
ーとは、２つのTV画面を親・子画面として１つの画面に
合成するもので、子画面用の圧縮したデータを記憶する
画像メモリを有し、このメモリに書き込まれた子画面の
データを親画面表示時に同期をとって読出すことで親画
面の一部に第２のTV画面を子画面として表示させるもの
である。
従来のピクチャーインピクチャー用メモリの構成は、
第２図のブロック図に示される。ピクチャーインピクチ
ャー用メモリのうち子画面用の圧縮したデータを１フィ
ールド分記憶する画像メモリが、フィールドメモリ２で
ある。このフィールドメモリの前段にあるバッファメモ
リ１は、フィールドメモリ２のリード時に、フィールド
メモリ２がライト禁止となるためその間送られてきた子
画面用データが欠落しないようにデータを蓄えておくも
のである。フィールドメモリ２の後段にあるマルチプレ
クサ４は、PROM3の枠データとフィールドメモリ２から
リードされたデータを切換えるために用いられる。この
フィールドメモリ２のライト／リードは非同期であり、
フィールドメモリ２のライトまでは子画面信号に同期し
ているが、フィールドメモリ２のリードは親画面に同期
している。
第２図のブロック図に示される。ピクチャーインピクチ
ャー用メモリのうち子画面用の圧縮したデータを１フィ
ールド分記憶する画像メモリが、フィールドメモリ２で
ある。このフィールドメモリの前段にあるバッファメモ
リ１は、フィールドメモリ２のリード時に、フィールド
メモリ２がライト禁止となるためその間送られてきた子
画面用データが欠落しないようにデータを蓄えておくも
のである。フィールドメモリ２の後段にあるマルチプレ
クサ４は、PROM3の枠データとフィールドメモリ２から
リードされたデータを切換えるために用いられる。この
フィールドメモリ２のライト／リードは非同期であり、
フィールドメモリ２のライトまでは子画面信号に同期し
ているが、フィールドメモリ２のリードは親画面に同期
している。
この場合のデータの圧縮方法を水平，垂直において説
明する。
明する。
水平方向は、書込みに対して読出しのスピードをｎ倍
に速めることによって1/nにデータを圧縮している。仮
に、書込みを6MHzで行ない、読出しを18MHzで行なえ
ば、画像は1/3に圧縮されることになる。
に速めることによって1/nにデータを圧縮している。仮
に、書込みを6MHzで行ない、読出しを18MHzで行なえ
ば、画像は1/3に圧縮されることになる。
垂直方向では、ｎライン分のデータの内１本を抜出し
て処理するか、平均化処理することによって1/nに圧縮
している。例えば、平均化処理では、３ライン分のデー
タを平均化して１本にまとめれば、1/3に圧縮されるこ
とになる。
て処理するか、平均化処理することによって1/nに圧縮
している。例えば、平均化処理では、３ライン分のデー
タを平均化して１本にまとめれば、1/3に圧縮されるこ
とになる。
次に、このピクチャーインピクチャー用メモリ内の枠
データについて述べる。この枠データは、ディジタル的
に決まった固定データとなっているため、枠データを換
える場合は、別品種としてメモリを開発しなければなら
なかった。
データについて述べる。この枠データは、ディジタル的
に決まった固定データとなっているため、枠データを換
える場合は、別品種としてメモリを開発しなければなら
なかった。
このメモリをプロジェクタとTVとに使用する場合、プ
ロジェクタとTVでは視覚的に一番よいと思われる枠デー
タの値が異なり、プロジェクタでよいと思われる枠デー
タをTVに出力すると暗すぎる感じとなり、TVでよいと思
われる枠データをプロジェクタに出力すると明るすぎて
スクリーンが焼けてしまうため、枠データを固定にして
しまうと、プロジェクタとTV用に別品種のピクチャーイ
ンピクチャー用メモリを開発しなければならないという
問題があった。
ロジェクタとTVでは視覚的に一番よいと思われる枠デー
タの値が異なり、プロジェクタでよいと思われる枠デー
タをTVに出力すると暗すぎる感じとなり、TVでよいと思
われる枠データをプロジェクタに出力すると明るすぎて
スクリーンが焼けてしまうため、枠データを固定にして
しまうと、プロジェクタとTV用に別品種のピクチャーイ
ンピクチャー用メモリを開発しなければならないという
問題があった。
上述したように従来の半導体メモリは、枠データが固
定であるためプロジェクタ用およびTV用の枠データに対
応したピクチャーインピクチャー用メモリを開発しなけ
ればならないという欠点がある。
定であるためプロジェクタ用およびTV用の枠データに対
応したピクチャーインピクチャー用メモリを開発しなけ
ればならないという欠点がある。
本発明の目的は、このような欠点を除き、枠データ用
に、PROMまたはEPROMを用いて、枠データの初期設定を
可能とし、一品種のメモリでプロジェクタとTVに対応で
きるようにした半導体メモリを提供することにある。
に、PROMまたはEPROMを用いて、枠データの初期設定を
可能とし、一品種のメモリでプロジェクタとTVに対応で
きるようにした半導体メモリを提供することにある。
本発明の構成は、第１の表示画面を親画面とし、この
親画面の中に第２の表示画面を子画面として表示するピ
クチャーインピクチャー機能を有し、かつその子画面の
枠データを子画面メモリとして内蔵する半導体メモリに
おいて、前記子画面メモリには、前記枠データが外部入
力端子からの入力信号によりその枠信号レベルを初期設
定できるようにした枠データ用のPROMまたはEPROMを有
することを特徴とする。
親画面の中に第２の表示画面を子画面として表示するピ
クチャーインピクチャー機能を有し、かつその子画面の
枠データを子画面メモリとして内蔵する半導体メモリに
おいて、前記子画面メモリには、前記枠データが外部入
力端子からの入力信号によりその枠信号レベルを初期設
定できるようにした枠データ用のPROMまたはEPROMを有
することを特徴とする。
次に本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の半導体メモリの一実施例を示すブロ
ック図であり、枠データ部分以外は従来例と同じ構成に
なっている。本実施例において枠データ部分は、PROMま
たはEPROM3で構成され、枠データの初期設定が行なえる
ものである。
ック図であり、枠データ部分以外は従来例と同じ構成に
なっている。本実施例において枠データ部分は、PROMま
たはEPROM3で構成され、枠データの初期設定が行なえる
ものである。
この枠データの初期設定の方法は、クロック入力端子
12からのシステムクロック（SCLK）に同期して、データ
端子13から枠データをシリアルに入力するようにしてい
る。
12からのシステムクロック（SCLK）に同期して、データ
端子13から枠データをシリアルに入力するようにしてい
る。
このようにTV用として本実施例のメモリを使用する場
合と、プロジェクタ用としてこのメモリを使用する場合
とで、枠データをそれぞれ設定することにより、一品種
でTVおよびプロジェクタで使用可能となる。
合と、プロジェクタ用としてこのメモリを使用する場合
とで、枠データをそれぞれ設定することにより、一品種
でTVおよびプロジェクタで使用可能となる。
以上説明したように本発明は、半導体メモリの枠デー
タ用PROMまたはEPROMを有することにより、枠データの
初期設定が可能であり、ピクチャーインピクチャー用の
半導体メモリを一品種開発すれば、プロジェクタとTVに
対応できるという効果がある。
タ用PROMまたはEPROMを有することにより、枠データの
初期設定が可能であり、ピクチャーインピクチャー用の
半導体メモリを一品種開発すれば、プロジェクタとTVに
対応できるという効果がある。
第１図は本発明の一実施例であるピクチャーインピクチ
ャー用メモリのブロック図、第２図は従来のピクチャー
インピクチャー用メモリの一例のブロック図である。 １……バッファメモリ、２……フィールドメモリ、３…
…PROMまたはEPROM（枠データ）、４……マルチプレク
サ、５……バッファメモリコントローラ、６……フィー
ルドメモリコントローラ、７……書込み制御用発振回
路、８……読出し制御用発振回路、11……入力信号端
子、12……クロック端子、13……枠データ入力端子、14
……出力信号端子、15……固定枠データ。
ャー用メモリのブロック図、第２図は従来のピクチャー
インピクチャー用メモリの一例のブロック図である。 １……バッファメモリ、２……フィールドメモリ、３…
…PROMまたはEPROM（枠データ）、４……マルチプレク
サ、５……バッファメモリコントローラ、６……フィー
ルドメモリコントローラ、７……書込み制御用発振回
路、８……読出し制御用発振回路、11……入力信号端
子、12……クロック端子、13……枠データ入力端子、14
……出力信号端子、15……固定枠データ。
Claims (1)
- 【請求項１】第１の表示画面を親画面とし、この親画面
の中に第２の表示画面を子画面として表示するピクチャ
ーインピクチャー機能を有し、かつその子画面の枠デー
タを子画面メモリとして内蔵する半導体メモリにおい
て、前記子画面メモリには、前記枠データが外部入力端
子からの入力信号によりその枠信号レベルを所期設定で
きるようにした枠データ用のPROMまたはEPROMを有する
ことを特徴とする半導体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005093A JP2580815B2 (ja) | 1990-01-12 | 1990-01-12 | 半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005093A JP2580815B2 (ja) | 1990-01-12 | 1990-01-12 | 半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03209979A JPH03209979A (ja) | 1991-09-12 |
| JP2580815B2 true JP2580815B2 (ja) | 1997-02-12 |
Family
ID=11601778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005093A Expired - Fee Related JP2580815B2 (ja) | 1990-01-12 | 1990-01-12 | 半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2580815B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6190398A (ja) * | 1984-10-08 | 1986-05-08 | Nec Corp | 初期設定回路 |
| JPH01264376A (ja) * | 1988-04-15 | 1989-10-20 | Hitachi Ltd | 複数画面を表示可能とする信号処理回路 |
-
1990
- 1990-01-12 JP JP2005093A patent/JP2580815B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03209979A (ja) | 1991-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0366871B1 (en) | Apparatus for processing video signal | |
| US5963221A (en) | Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation | |
| JP2580815B2 (ja) | 半導体メモリ | |
| US6008854A (en) | Reduced video signal processing circuit | |
| EP0358275B1 (en) | Pseudo line locked write clock for picture-in-picture video applications | |
| JPH0564162A (ja) | 画像信号処理装置 | |
| JPS60165885A (ja) | 画像解析装置 | |
| JPS6016781A (ja) | 文字放送受信機 | |
| JPH03289700A (ja) | グラフィック表示装置 | |
| JPH0468680A (ja) | テレビジョン受像機 | |
| JPH0359696A (ja) | 画像信号の合成装置 | |
| JPH0434349B2 (ja) | ||
| JPH05173530A (ja) | 多入力映像信号表示装置 | |
| JPH01165268A (ja) | テレビジョン受像機 | |
| JPH0431892A (ja) | ビデオ信号表示装置 | |
| JPH03287299A (ja) | 画像拡大縮小装置 | |
| JPH05176229A (ja) | 多入力映像信号表示装置 | |
| JPH06245162A (ja) | ２画面表示装置 | |
| JPS63148780A (ja) | テレビジヨン受像機用インタレ−ス制御回路 | |
| JPH0646795B2 (ja) | ２画面テレビ受信機 | |
| JPH04291889A (ja) | 映像表示システム | |
| JPS62150978A (ja) | ス−パ−インポ−ズ回路 | |
| JPS61121677A (ja) | 高品位テレビジヨン受像機 | |
| JPH05173525A (ja) | ２入力映像信号表示装置 | |
| JPH05344420A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |