JPH06245162A - 2画面表示装置 - Google Patents

2画面表示装置

Info

Publication number
JPH06245162A
JPH06245162A JP3081993A JP3081993A JPH06245162A JP H06245162 A JPH06245162 A JP H06245162A JP 3081993 A JP3081993 A JP 3081993A JP 3081993 A JP3081993 A JP 3081993A JP H06245162 A JPH06245162 A JP H06245162A
Authority
JP
Japan
Prior art keywords
memory
screen
data
written
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3081993A
Other languages
English (en)
Inventor
Tomoyuki Nakada
智之 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP3081993A priority Critical patent/JPH06245162A/ja
Publication of JPH06245162A publication Critical patent/JPH06245162A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

(57)【要約】 【目的】 2つの映像信号を親子画面として映出する2
画面表示装置。 【構成】 親子画面の2画面表示において、子画面の原
信号を間引き処理後に子画面メモリ制御部4の制御によ
り子画面映像の同期クロックで書き込み記憶する第1の
メモリ2と、第1のメモリ2より読み出した信号を子画
面メモリ制御部4の制御により子画面映像の同期クロッ
クで書き込み記憶する第2のメモリ3と、第1のメモリ
2への前記書き込み制御と書き込んだ映像信号を高速で
読み出す制御および前記第2のメモリ3への前記書き込
み制御とをなす子画面メモリ制御部4と、第2のメモリ
3より親画面映像の同期クロックで映像信号を読み出す
制御と、切換部6の切換制御とをなす親画面メモリ制御
部5と、親画面映像信号と第2のメモリ3より読み出し
た映像信号とを親画面メモリ制御部5の制御に基づき所
定の親子画面にするように切り換える切換部とで構成す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、独立した2つの映像信
号を親子画面として映出する2画面表示装置に関する。
【0002】
【従来の技術】従来、例えば、テレビジョン受信機で2
画面表示を行う場合、2つの映像信号がお互いに非同期
であるためメモリへの書き込みの途中でデータを読み出
すと、表示データとして書き込み直後のデータと前フィ
ールドのデータを読み出してしまうため子画面の途中で
継ぎ目が生じる場合があった。また、親画面と子画面を
フィールドごとに1対1に対応させるため、フィールド
周波数がそれぞれ異なる映像信号の場合には、ある時間
ごとに1フィールド分のデータが余ったり、または足り
なくなったりする。このようなときデータが余った場合
には1フィールド分のデータを捨て、また足りない場合
にはメモリより前フィールドと同じデータをもう一度出
力する。以上のように従来においては、子画面内に不要
な継ぎ目が生じたり、また子画面映像を親画面映像の同
期に合わせるためのフィールド変換が必ずしも適正では
ない、という欠点が存在した。
【0003】
【発明が解決しようとする課題】本発明は、従来の2画
面表示における前記欠点を解決することを目的とした2
画面表示装置を提供することを目的とする。
【0004】
【課題を解決するための手段】本発明は、子画面の原映
像信号を間引き処理した信号を子画面映像の同期クロッ
クで書き込み記憶する第1のメモリと、前記第1のメモ
リより読み出された映像信号を子画面映像の同期クロッ
クで書き込み記憶する第2のメモリと、前記第1のメモ
リへの前記書き込み制御と書き込んだ映像信号を子画面
としての縮小画面となるように高速で読み出す制御およ
び前記第2のメモリへの前記書き込み制御とをなす子画
面メモリ制御部と、前記第2のメモリより親画面映像の
同期クロックで映像信号を読み出す制御と、切換部の切
換制御とをなす親画面メモリ制御部と、親画面映像信号
と前記第2のメモリより読み出した映像信号とを前記親
画面メモリ制御部の制御に基づき所定の親子画面にする
ように切り換える切換部とで構成した2画面表示装置を
提供するものである。
【0005】
【作用】子画面の原映像信号は縮小化のためのデータ間
引き後、直列に接続した第1のメモリと第2のメモリへ
順次書き込みそして読み出す。第1のメモリは子画面メ
モリ制御部の制御により、その書き込みは子画面映像の
同期クロックで行い、その読み出しは読み出し用クロッ
クのレートを速めて時間圧縮をかける。第2のメモリに
は第1のメモリより読み出した信号を前記子画面メモリ
制御部の制御により書き込み、そして書き込まれた信号
は親画面メモリ制御部の制御により親画面映像の同期ク
ロックで読み出す。第2のメモリより読み出した信号と
親画面映像信号とを親画面メモリ制御部の制御を受ける
切換部で切り換え、所定の親子画面を生成する。
【0006】
【実施例】以下、図面に基づいて本発明による2画面表
示装置を説明する。図1は本発明による2画面表示装置
の一実施例を示す要部ブロック図である。図において、
1は子画面の原映像信号を縮小化のためにデータ間引き
処理するデータ間引き処理部、2は前記間引き処理した
信号を下記子画面メモリ制御部4の制御により子画面映
像の同期クロックで書き込み記憶する第1のメモリ、3
は前記第1のメモリ2より読み出された映像信号を下記
子画面メモリ制御部4の制御により子画面映像の同期ク
ロックで書き込み記憶する第2のメモリ、4は前記第1
のメモリ1への前記書き込み制御と書き込んだ映像信号
を子画面としての縮小画面となるように高速で読み出す
制御および前記第2のメモリへの前記書き込み制御とを
なす子画面メモリ制御部、5は前記第2のメモリより親
画面映像の同期クロックで映像信号を読み出す制御と、
下記切換部の切換制御とをなす親画面メモリ制御部、6
は親画面映像信号と前記第2のメモリより読み出した映
像信号とを前記親画面メモリ制御部5の制御に基づき所
定の親子画面にするように切り換える切換部である。
【0007】次に、本発明の動作について説明する。子
画面として縮小するためにデータを間引いた子画面映像
信号は第1のメモリ2に書き込まれる。この場合、子画
面メモリ制御部4の制御により、子画面映像の同期クロ
ックで書き込む。そして、書き込んだテータ(信号)は
読み出しのクロックレートを速めることで時間圧縮して
読み出す。この時間圧縮により、所定サイズの画面とな
る。時間圧縮して第1のメモリ2より読み出したデータ
は、次に第2のメモリ3へ書き込む。この場合の書き込
みは第1のメモリへの書き込みと同様に、子画面メモリ
制御部4が制御して、子画面映像の同期クロックで書き
込む。第2のメモリ3へ書き込まれたデータは読み出さ
れるが、その読み出しは親画面メモリ制御部5が親画面
映像の同期クロックで行う。この結果、子画面映像は親
画面映像と同期が合うことになる。
【0008】第2のメモリ3から上記のように読み出さ
れた子画面映像信号は切換部6へ送られる。一方、この
切換部6には親画面映像信号が入力する。従って、走査
線上の子画面挿入箇所で親画面から子画面へ切り換える
ことで親画面に子画面が挿入されることになる。この切
換制御は親画面メモリ制御部5が行う。このように、第
1のメモリ2および第2のメモリ3の2つのフィールド
メモリを直列に設け、各メモリに対し上述のように書き
込み、また読み出すことにより書き込みデータと読み出
しデータとの間での追い越しという問題は生じない。ま
た、第2のメモリ3よりの読み出しを親画面映像の同期
クロックで行う結果、子画面映像の親画面映像へのフィ
ールド変換が適正なものとなる。
【0009】
【発明の効果】以上説明したように本発明によれば、親
画面と子画面とを映出する2画面表示テレビ受信機にお
いて、従来、子画面のメモリ追い越しにより生じていた
継ぎ目を防止することができる。また、フィールド周波
数が異なる2つの映像信号の同期合わせのためのフィー
ルド変換が適切に行われるので、従来のように、ある時
間ごとに1フィールド分のデータを捨てたり、または前
フィールドデータを再出力するという必要がなくなると
いう効果をも有する。従って、本発明は親子画面を映出
する2画面表示テレビ受信機の性能向上に寄与するもの
である。
【図面の簡単な説明】
【図1】本発明による2画面表示テレビ受信機の一実施
例を示す要部ブロック図である。
【符号の説明】
1 データ間引き処理部 2 第1のメモリ 3 第2のメモリ 4 子画面メモリ制御部 5 親画面メモリ制御部 6 切換部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 子画面の原映像信号を間引き処理した信
    号を子画面映像の同期クロックで書き込み記憶する第1
    のメモリと、前記第1のメモリより読み出された映像信
    号を子画面映像の同期クロックで書き込み記憶する第2
    のメモリと、前記第1のメモリへの前記書き込み制御と
    書き込んだ映像信号を子画面としての縮小画面となるよ
    うに高速で読み出す制御および前記第2のメモリへの前
    記書き込み制御とをなす子画面メモリ制御部と、前記第
    2のメモリより親画面映像の同期クロックで映像信号を
    読み出す制御と、切換部の切換制御とをなす親画面メモ
    リ制御部と、親画面映像信号と前記第2のメモリより読
    み出した映像信号とを前記親画面メモリ制御部の制御に
    基づき所定の親子画面にするように切り換える切換部と
    で構成したことを特徴とする2画面表示装置。
JP3081993A 1993-02-19 1993-02-19 2画面表示装置 Pending JPH06245162A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3081993A JPH06245162A (ja) 1993-02-19 1993-02-19 2画面表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3081993A JPH06245162A (ja) 1993-02-19 1993-02-19 2画面表示装置

Publications (1)

Publication Number Publication Date
JPH06245162A true JPH06245162A (ja) 1994-09-02

Family

ID=12314320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3081993A Pending JPH06245162A (ja) 1993-02-19 1993-02-19 2画面表示装置

Country Status (1)

Country Link
JP (1) JPH06245162A (ja)

Similar Documents

Publication Publication Date Title
JPH01194082A (ja) 画像拡大装置
JPS62142476A (ja) テレビジョン受像機
JP3801242B2 (ja) 縮小画像表示装置
US5963221A (en) Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation
JPH10285488A (ja) 映像信号処理回路
JP3384659B2 (ja) 縮小映像信号処理回路
JPH06245162A (ja) 2画面表示装置
JP3268999B2 (ja) 映像信号処理回路
KR20000013229A (ko) 화면 부분 줌인 장치
JP2005338498A (ja) 表示メモリ装置
JPH0470797A (ja) 画像信号合成装置
JPH0990920A (ja) 映像信号変換装置
JP2000098962A (ja) 固定画素表示装置および固定画素表示方法
JP3295036B2 (ja) 多画面表示装置
JPH10341415A (ja) 画像処理装置
JP2918049B2 (ja) ピクチャ・イン・ピクチャのための記憶方法
JP2580815B2 (ja) 半導体メモリ
JP3613893B2 (ja) 画像処理装置および処理方法
JPH03287299A (ja) 画像拡大縮小装置
JP2532688B2 (ja) 二画面テレビ
JPH0646795B2 (ja) 2画面テレビ受信機
JPH11308551A (ja) テレビジョン受像機
JP2001075552A (ja) 画像処理装置
JPH11341388A (ja) 2画面表示装置
JPH06308936A (ja) 画像再生装置