JPH11341388A - 2画面表示装置 - Google Patents
2画面表示装置Info
- Publication number
- JPH11341388A JPH11341388A JP10149805A JP14980598A JPH11341388A JP H11341388 A JPH11341388 A JP H11341388A JP 10149805 A JP10149805 A JP 10149805A JP 14980598 A JP14980598 A JP 14980598A JP H11341388 A JPH11341388 A JP H11341388A
- Authority
- JP
- Japan
- Prior art keywords
- line memory
- video data
- horizontal period
- read
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 この発明は、コストの低廉化が図れる2画面
表示装置を提供することを目的とする。 【解決手段】 第1の映像データを一時的に記憶するた
めの第1のラインメモリ、第2の映像データを一時的に
記憶するための第2のラインメモリ、1水平期間のうち
左半分の期間においては、第1のラインメモリおよび第
2のラインメモリのうちの一方のラインメモリから、当
該ラインメモリに書き込まれた1水平期間分の映像デー
タを書き込みクロックの2倍の周波数の読み出しクロッ
クによって読み出す手段、ならびに1水平期間のうち右
半分の期間においては、第1のラインメモリおよび第2
のラインメモリのうちの他方のラインメモリから、当該
ラインメモリに書き込まれた1水平期間分の映像データ
を書き込みクロックの2倍の周波数の読み出しクロック
によって読み出す手段を備えている。
表示装置を提供することを目的とする。 【解決手段】 第1の映像データを一時的に記憶するた
めの第1のラインメモリ、第2の映像データを一時的に
記憶するための第2のラインメモリ、1水平期間のうち
左半分の期間においては、第1のラインメモリおよび第
2のラインメモリのうちの一方のラインメモリから、当
該ラインメモリに書き込まれた1水平期間分の映像デー
タを書き込みクロックの2倍の周波数の読み出しクロッ
クによって読み出す手段、ならびに1水平期間のうち右
半分の期間においては、第1のラインメモリおよび第2
のラインメモリのうちの他方のラインメモリから、当該
ラインメモリに書き込まれた1水平期間分の映像データ
を書き込みクロックの2倍の周波数の読み出しクロック
によって読み出す手段を備えている。
Description
【0001】
【発明の属する技術分野】この発明は、たとえば、テジ
タルTV放送と番組ガイドとを画面を2分割して同時に
表示させる2画面表示装置に関する。
タルTV放送と番組ガイドとを画面を2分割して同時に
表示させる2画面表示装置に関する。
【0002】
【従来の技術】CSデジタル放送を受信できるテレビジ
ョン受像機において、テジタルTV放送と番組ガイドと
を画面を2分割して同時に表示させるためには、専用の
2画面信号処理用LSIを使用していた。このような信
号処理LSIはそれぞれ非同期の2つの映像信号を2つ
の画面に表示させる機能を有しているが、この機能を実
現するために信号処理LSIは2つのPLLと2つのフ
ィールドメモリを必要とする。したがって、コストが高
価となるという問題がある。
ョン受像機において、テジタルTV放送と番組ガイドと
を画面を2分割して同時に表示させるためには、専用の
2画面信号処理用LSIを使用していた。このような信
号処理LSIはそれぞれ非同期の2つの映像信号を2つ
の画面に表示させる機能を有しているが、この機能を実
現するために信号処理LSIは2つのPLLと2つのフ
ィールドメモリを必要とする。したがって、コストが高
価となるという問題がある。
【0003】
【発明が解決しようとする課題】この発明は、コストの
低廉化が図れる2画面表示装置を提供することを目的と
する。
低廉化が図れる2画面表示装置を提供することを目的と
する。
【0004】
【課題を解決するための手段】この発明による第1の2
画面表示装置は、第1の映像データを一時的に記憶する
ための第1のラインメモリ、第2の映像データを一時的
に記憶するための第2のラインメモリ、1水平期間のう
ち左半分の期間においては、第1のラインメモリおよび
第2のラインメモリのうちの一方のラインメモリから、
当該ラインメモリに書き込まれた1水平期間分の映像デ
ータを書き込みクロックの2倍の周波数の読み出しクロ
ックによって読み出す手段、ならびに1水平期間のうち
右半分の期間においては、第1のラインメモリおよび第
2のラインメモリのうちの他方のラインメモリから、当
該ラインメモリに書き込まれた1水平期間分の映像デー
タを書き込みクロックの2倍の周波数の読み出しクロッ
クによって読み出す手段を備えていることを特徴とす
る。
画面表示装置は、第1の映像データを一時的に記憶する
ための第1のラインメモリ、第2の映像データを一時的
に記憶するための第2のラインメモリ、1水平期間のう
ち左半分の期間においては、第1のラインメモリおよび
第2のラインメモリのうちの一方のラインメモリから、
当該ラインメモリに書き込まれた1水平期間分の映像デ
ータを書き込みクロックの2倍の周波数の読み出しクロ
ックによって読み出す手段、ならびに1水平期間のうち
右半分の期間においては、第1のラインメモリおよび第
2のラインメモリのうちの他方のラインメモリから、当
該ラインメモリに書き込まれた1水平期間分の映像デー
タを書き込みクロックの2倍の周波数の読み出しクロッ
クによって読み出す手段を備えていることを特徴とす
る。
【0005】この発明による第2の2画面表示装置は、
第1の映像データを一時的に記憶するための第1のライ
ンメモリ、第2の映像データを一時的に記憶するための
第2のラインメモリ、各ラインメモリに書き込まれた1
水平期間分の映像データを書き込みクロックの2倍の周
波数の読み出しクロックによって2回ずつ読み出すため
の手段、各ラインメモリに書き込まれた1水平期間分の
映像データを、書き込みクロックの2倍の周波数の読み
出しクロックによって2回ずつ読み出す手段、ならびに
1水平期間のうち左半分の期間においては、第1のライ
ンメモリおよび第2のラインメモリのうちの一方のライ
ンメモリから読み出された映像データを選択して出力、
1水平期間のうち右半分の期間においては、第1のライ
ンメモリおよび第2のラインメモリのうちの他方のライ
ンメモリから読み出された映像データを選択して出力す
る選択手段を備えていることを特徴とする。
第1の映像データを一時的に記憶するための第1のライ
ンメモリ、第2の映像データを一時的に記憶するための
第2のラインメモリ、各ラインメモリに書き込まれた1
水平期間分の映像データを書き込みクロックの2倍の周
波数の読み出しクロックによって2回ずつ読み出すため
の手段、各ラインメモリに書き込まれた1水平期間分の
映像データを、書き込みクロックの2倍の周波数の読み
出しクロックによって2回ずつ読み出す手段、ならびに
1水平期間のうち左半分の期間においては、第1のライ
ンメモリおよび第2のラインメモリのうちの一方のライ
ンメモリから読み出された映像データを選択して出力、
1水平期間のうち右半分の期間においては、第1のライ
ンメモリおよび第2のラインメモリのうちの他方のライ
ンメモリから読み出された映像データを選択して出力す
る選択手段を備えていることを特徴とする。
【0006】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。
の実施の形態について説明する。
【0007】図1は、テジタルTV放送と番組ガイドと
を画面を2分割して同時に表示させることができる2画
面表示装置の構成システムの構成を示している。
を画面を2分割して同時に表示させることができる2画
面表示装置の構成システムの構成を示している。
【0008】番組ガイドのためのグラフィックス映像デ
ータは、第1のラインメモリ1に入力する。テジタルT
V放送映像データは、第2のラインメモリ2に入力す
る。
ータは、第1のラインメモリ1に入力する。テジタルT
V放送映像データは、第2のラインメモリ2に入力す
る。
【0009】テジタルTV放送映像の同期信号に基づい
て生成された書き込みクロックWCKは、第1のライン
メモリ1、第2のラインメモリ2および2逓倍回路3に
送られる。2逓倍回路3は、書き込みクロックWCKを
2逓倍することにより、読み出しクロックRCKを生成
する。したがって、読み出しクロックRCKの周波数
は、書き込みクロックWCKの周波数の2倍となる。
て生成された書き込みクロックWCKは、第1のライン
メモリ1、第2のラインメモリ2および2逓倍回路3に
送られる。2逓倍回路3は、書き込みクロックWCKを
2逓倍することにより、読み出しクロックRCKを生成
する。したがって、読み出しクロックRCKの周波数
は、書き込みクロックWCKの周波数の2倍となる。
【0010】2逓倍回路3によって生成された読み出し
クロックRCKは、第1のラインメモリ1、第2のライ
ンメモリ2および水平カウンタ4に送られる。水平カウ
ンタ4は、第1のラインメモリ1および第2のラインメ
モリ2のうち、いずれのデータを読み出すかを示すイネ
ーブル信号Enを生成する。
クロックRCKは、第1のラインメモリ1、第2のライ
ンメモリ2および水平カウンタ4に送られる。水平カウ
ンタ4は、第1のラインメモリ1および第2のラインメ
モリ2のうち、いずれのデータを読み出すかを示すイネ
ーブル信号Enを生成する。
【0011】このイネーブル信号Enは、第2のライン
メモリ2に送られるとともに、NOT回路5を介して第
1のラインメモリ1にも送られる。イネーブル信号En
がHレベルのときには、第2のラインメモリ2からデー
タが読み出され、イネーブル信号EnがLレベルのとき
には、第1のラインメモリ1からデータが読み出され
る。各ラインメモリ1、2から読み出されたデータは、
D/A変換器6によってアナログ映像信号に変換された
後、図示しない表示器に出力される。
メモリ2に送られるとともに、NOT回路5を介して第
1のラインメモリ1にも送られる。イネーブル信号En
がHレベルのときには、第2のラインメモリ2からデー
タが読み出され、イネーブル信号EnがLレベルのとき
には、第1のラインメモリ1からデータが読み出され
る。各ラインメモリ1、2から読み出されたデータは、
D/A変換器6によってアナログ映像信号に変換された
後、図示しない表示器に出力される。
【0012】図2を参照して、2画面表示装置の動作に
ついて説明する。
ついて説明する。
【0013】なお、1水平期間の左半分の期間において
は、イネーブル信号EnがHレベルとされ、1水平期間
の右半分の期間においては、イネーブル信号EnがLレ
ベルとされるものとする。
は、イネーブル信号EnがHレベルとされ、1水平期間
の右半分の期間においては、イネーブル信号EnがLレ
ベルとされるものとする。
【0014】第1のラインメモリ1に入力したグラフィ
ックス映像データ(A、B、C、…)は、書き込みクロ
ックWCKによって、第1のラインメモリ1に書き込ま
れる。同様に、第2のラインメモリ2に入力した放送映
像データ(a、b、c、…)は、書き込みクロックWC
Kによって、第2のラインメモリ2に書き込まれる。
ックス映像データ(A、B、C、…)は、書き込みクロ
ックWCKによって、第1のラインメモリ1に書き込ま
れる。同様に、第2のラインメモリ2に入力した放送映
像データ(a、b、c、…)は、書き込みクロックWC
Kによって、第2のラインメモリ2に書き込まれる。
【0015】各ラインメモリ1、2に入力されるイネー
ブル信号En1、En2がHレベルのときには、1水平
期間分のデータの半分のデータが書き込まれた時点か
ら、周波数が書き込みクロックWCKの周波数の2倍の
読み出しクロックRCKによって、各ラインメモリ1、
2内のデータの読み出しが開始される。1水平期間分の
同じデータが、2回繰り返して読み出される。
ブル信号En1、En2がHレベルのときには、1水平
期間分のデータの半分のデータが書き込まれた時点か
ら、周波数が書き込みクロックWCKの周波数の2倍の
読み出しクロックRCKによって、各ラインメモリ1、
2内のデータの読み出しが開始される。1水平期間分の
同じデータが、2回繰り返して読み出される。
【0016】図2においては、説明の便宜上、各ライン
メモリ1、2に入力されるイネーブル信号En1、En
2が常にHレベルであるとして、第1のラインメモリ1
からの読み出しデータおよび第2のラインメモリ2から
の読み出しデータが図示されている。
メモリ1、2に入力されるイネーブル信号En1、En
2が常にHレベルであるとして、第1のラインメモリ1
からの読み出しデータおよび第2のラインメモリ2から
の読み出しデータが図示されている。
【0017】1水平期間の左半分の期間においては、イ
ネーブル信号EnがHレベルとされる。つまり、1水平
期間の左半分の期間においては、第1のラインメモリ1
に対するイネーブル信号En1がLレベルとされ、第2
のラインメモリ2に対するイネーブル信号En2がHレ
ベルとされる。したがって、1水平期間の左半分の期間
においては、第2のラインメモリ2から1水平期間分の
放送映像データ(a、b、c、…)が読み出されて出力
される。
ネーブル信号EnがHレベルとされる。つまり、1水平
期間の左半分の期間においては、第1のラインメモリ1
に対するイネーブル信号En1がLレベルとされ、第2
のラインメモリ2に対するイネーブル信号En2がHレ
ベルとされる。したがって、1水平期間の左半分の期間
においては、第2のラインメモリ2から1水平期間分の
放送映像データ(a、b、c、…)が読み出されて出力
される。
【0018】1水平期間の右半分の期間においては、イ
ネーブル信号EnがLレベルとされる。つまり、1水平
期間の右半分の期間においては、第1のラインメモリ1
に対するイネーブル信号En1がHレベルとされ、第2
のラインメモリ2に対するイネーブル信号En2がLレ
ベルとされる。したがって、1水平期間の右半分の期間
においては、第1のラインメモリ1から1水平期間分の
グラフィックス映像データ(A、B、C、…)が読み出
されて出力される。
ネーブル信号EnがLレベルとされる。つまり、1水平
期間の右半分の期間においては、第1のラインメモリ1
に対するイネーブル信号En1がHレベルとされ、第2
のラインメモリ2に対するイネーブル信号En2がLレ
ベルとされる。したがって、1水平期間の右半分の期間
においては、第1のラインメモリ1から1水平期間分の
グラフィックス映像データ(A、B、C、…)が読み出
されて出力される。
【0019】この結果、表示器の左半分に放送映像が表
示され、表示器の右半分にグラフィックス映像が表示さ
れる。
示され、表示器の右半分にグラフィックス映像が表示さ
れる。
【0020】なお、各ラインメモリ1、2の読み出し動
作を常にイネーブル状態としておき、第1のラインメモ
リ1の出力と第2のラインメモリ2の出力とを選択する
ための選択回路を設け、1水平期間の左半分の期間にお
いては、たとえば第2のラインメモリ2の出力を選択さ
せ、1水平期間の右半分の期間においては、たとえば第
1のラインメモリ1の出力を選択させるようにしてもよ
い。
作を常にイネーブル状態としておき、第1のラインメモ
リ1の出力と第2のラインメモリ2の出力とを選択する
ための選択回路を設け、1水平期間の左半分の期間にお
いては、たとえば第2のラインメモリ2の出力を選択さ
せ、1水平期間の右半分の期間においては、たとえば第
1のラインメモリ1の出力を選択させるようにしてもよ
い。
【0021】上記実施の形態では、2つのラインメモリ
は必要であるが、従来の信号処理LSIのように2つの
PLLと2つのフィールドメモリを必要としないので、
コストの低廉化が図れる。
は必要であるが、従来の信号処理LSIのように2つの
PLLと2つのフィールドメモリを必要としないので、
コストの低廉化が図れる。
【0022】
【発明の効果】この発明によれば、コストの低廉化が図
れる2画面表示装置が実現する。
れる2画面表示装置が実現する。
【図1】2画面表示装置の構成を示すブロック図であ
る。
る。
【図2】2画面表示装置の動作を説明するためのタイム
チャートである。
チャートである。
1 第1のラインメモリ 2 第2のラインメモリ 3 2逓倍回路 4 水平カウンタ 5 NOT回路 6 D/A変換器
Claims (2)
- 【請求項1】 第1の映像データを一時的に記憶するた
めの第1のラインメモリ、 第2の映像データを一時的に記憶するための第2のライ
ンメモリ、 1水平期間のうち左半分の期間においては、第1のライ
ンメモリおよび第2のラインメモリのうちの一方のライ
ンメモリから、当該ラインメモリに書き込まれた1水平
期間分の映像データを書き込みクロックの2倍の周波数
の読み出しクロックによって読み出す手段、ならびに1
水平期間のうち右半分の期間においては、第1のライン
メモリおよび第2のラインメモリのうちの他方のライン
メモリから、当該ラインメモリに書き込まれた1水平期
間分の映像データを書き込みクロックの2倍の周波数の
読み出しクロックによって読み出す手段、 を備えている2画面表示装置。 - 【請求項2】 第1の映像データを一時的に記憶するた
めの第1のラインメモリ、 第2の映像データを一時的に記憶するための第2のライ
ンメモリ、 各ラインメモリに書き込まれた1水平期間分の映像デー
タを書き込みクロックの2倍の周波数の読み出しクロッ
クによって2回ずつ読み出すための手段、 各ラインメモリに書き込まれた1水平期間分の映像デー
タを、書き込みクロックの2倍の周波数の読み出しクロ
ックによって2回ずつ読み出す手段、ならびに1水平期
間のうち左半分の期間においては、第1のラインメモリ
および第2のラインメモリのうちの一方のラインメモリ
から読み出された映像データを選択して出力、1水平期
間のうち右半分の期間においては、第1のラインメモリ
および第2のラインメモリのうちの他方のラインメモリ
から読み出された映像データを選択して出力する選択手
段、 を備えている2画面表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10149805A JPH11341388A (ja) | 1998-05-29 | 1998-05-29 | 2画面表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10149805A JPH11341388A (ja) | 1998-05-29 | 1998-05-29 | 2画面表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11341388A true JPH11341388A (ja) | 1999-12-10 |
Family
ID=15483107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10149805A Pending JPH11341388A (ja) | 1998-05-29 | 1998-05-29 | 2画面表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11341388A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7428004B2 (en) * | 1997-12-04 | 2008-09-23 | Pentax Of America, Inc. | Standalone device connectible to CCTV network |
-
1998
- 1998-05-29 JP JP10149805A patent/JPH11341388A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7428004B2 (en) * | 1997-12-04 | 2008-09-23 | Pentax Of America, Inc. | Standalone device connectible to CCTV network |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100412763B1 (ko) | 화상 처리 장치 | |
US4899139A (en) | Display control device for superimposing data with a broad case signal on a television screen | |
US6147717A (en) | Display service for displaying video images of multiple channels on a screen | |
KR100757735B1 (ko) | 디스플레이 장치에서 메모리 최소화를 위한 수평 라인 활성시점 결정 방법 , 이를 이용하는 피아이피 수행방법 및이를 이용한 디스플레이 장치. | |
KR100316499B1 (ko) | 영상신호처리회로 | |
US7068324B2 (en) | System for displaying graphics in a digital television receiver | |
JPH05219487A (ja) | テレテキストディスプレイ装置 | |
JP3369591B2 (ja) | 文字表示装置 | |
US6008854A (en) | Reduced video signal processing circuit | |
JPH01264381A (ja) | 画像処理装置 | |
JPH11341388A (ja) | 2画面表示装置 | |
JPH11239307A (ja) | マルチ画面表示装置 | |
KR0123756B1 (ko) | 이전화면탐색기능을 갖는 영상신호수신장치 | |
JPS61258578A (ja) | テレビジヨン受信機 | |
JPH0568915B2 (ja) | ||
KR100662422B1 (ko) | 데이터 방송 스케일링 장치 및 이를 이용한 스케일링 방법 | |
JPH0990920A (ja) | 映像信号変換装置 | |
US20070008431A1 (en) | Method and circuit for displaying graphics in a digital television receiver | |
JP2002271751A (ja) | 表示制御方法及び装置 | |
JP2599045B2 (ja) | 垂直方向拡大回路 | |
KR940000925Y1 (ko) | 문자다중방송 수신 시스템 | |
JPH0646795B2 (ja) | 2画面テレビ受信機 | |
JPH06334917A (ja) | テレビジョン信号方式別切換回路 | |
JPH113066A (ja) | 液晶表示装置 | |
JPH06308936A (ja) | 画像再生装置 |