JPH01264381A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像処理装置に係り、メモリ等のディジタル
技術を応用して入力信号を縮小分割して画面を表示する
のに好適なメモリ制御手段に関する。

〔従来の技術〕

従来、画像をディジタル処理により縮小し、複数の画面
を同時に表示するシステムが提案されていた。これは、
磁気記録再生装置にも応用され、テープを再生しながら
ＴＶ放送を同時に見ることが可能な、ピクチャーインピ
クチャーや複数のＴＶ放送を１両面に表示するマルチ画
面などの機能として実現されてきた。

これらの従来システムの一例として、テレビにおけるピ
クチャーインピクチャーが、「最新のＡＶ機器とディジ
タル技術」冥利藤雄他、昭６１・１２−ＩＱ、＝ｒｏす
社　Ｐ　１００〜Ｐ　１０６に述べられている。これは
、メモリを応用することにより、２つの画面の合成を行
なっているものである。つまりメモリの書き込みと読み
出しの周期を変えて画面を縮小し、また読み出しタイミ
ングをコントロールすることにより、２つの非同期の映
像信号の時間軸合わせを行なう。これにより、親画面と
呼ばれるブラウン管の画面全体で映している画像の一部
に、子画面と呼ばれる縮小した画像をはめ込むことがで
きる。

〔発明が解決しようとする課題〕

上記従来技術は、親画面に対して１つの子画面を挿入す
るものである。ここで、子画面の数を、２．３．・・・
と増やしていけば、陣Ｊ゛時の多くの画面をみることが
可能になる。しかし、子画面の数を増やすために、単に
チューナを含めたシステムを並列に蛋べただけでは、大
幅なコストアップが生じてしまう。そこで、チューナや
Ａ／Ｄ変換器等を１系統として、これらを時分割で切換
えて使用する方式が考えられるが、この方式には、子画
面の垂直方向の揺れという問題がある。これは、ＮＴＳ
Ｃ方式の映像信号は、ＯＤＤとＥＶＥＮという２つのフ
ィールドで構成されているため、単純ｌこ時分割を行な
うだけでは、フィールドによる差の０．５Ｈ分だけ絵柄
が上下してしまうということである。

本発明の目的は、時分割方式において、画像の揺れをな
くすことにより、低コストで、複数の子画面を見ること
が可能なシステムを実現することにある。

〔課題を解決するための手段〕

上記目的は、基準同期信号発生手段を設けこの信号と、
チューナで発生する映像信号の同期信号とを比較して、
メモリに、いつも同じフィールドを書き込むことにより
、達成される。また、複数のフィールド判別回路を設け
、時分割の切換えタイミングに合わせて回路を切換えて
動作させ、選択されていない回路は、状態を保持して停
止させておくことにより達成される。

〔作用〕

基準同期信号発生手段は、基準クロックを分周すること
により、映像信号の同期信号の周期と四じ周期の基準同
期信号を発生する。基準同期信号は、チューナで受信し
た放送局からの映像信号に対して位相がゆっくりａ変化
しているため、チューナを断続的に使用した時、信号が
切れている間に、大きく位相関係が変化していることは
ない。

よって基準同期信号を基準位相として、映像信号のフィ
ールドを決めておけば、チューナを時分割で使用しても
、いつも同じフィールドをメモリに書き込むことが可能
になる。

また、複数のフィールド判別回路を設ける場合であるが
、フィールド判別回路は、通常、誤動作防止のために、
数フィールドの平均をとって判別している。よってチュ
ーナを切換えて使用すると、判別に時間がかかつてしま
う。ここで、複数のフィールド判別回路を設けてチャン
ネルごとに回路を割り当てておき、非選択状態の回路は
、平均化処理をその才ま処理の途中で止めておく。この
ようにすることにより、切換えを行なっても、判別に時
間がかからないので、チューナの時分割処理が可能にな
る。

〔実施例〕

以下、本発明の実施例を、図面を用いて説明する。第１
図は、本発明の一実施例を示すブロック図である。第１
図において、１は磁気テープ、２は磁気ヘッド、３は信
号処理回路、４，８は（ロ）期分離回路、５はビデオ信
号入力端子、６はテユ−す、７．１８はビデオ信号切換
スイッチ、９はコントロール信号入力端子、１０はＡ／
Ｄ変換器、１１はメモリ、１２はＤ／Ａ変換器、１３は
メモリ制御回路。

１４はクロック発生器、１５は同期信号発生回路、１６
は２分周回路、１７はリード／ライト制御回路、１９は
ビデオ信号出力端子である。

次に、このシステムの動作について説明Ｔる０磁気テー
プ１を磁気ヘッド２がトレースしてテープ上に記録され
た信号を拾い、それが信号処理回路３により処理されて
再生映像信号ＰＢＶＩＤＥＯとなる。一方、ビデオ入力
端子５から入力された外部機器からの映像信号とチュー
ナ６から出力さｎるテレビ映像信号は、コントロール信
号入力端子９ζこ入力されたコントロール信号により、
ビデオ信号切換スイッチ７で切換えられ、外部映像信号
ＥＥＶＩＤＥＯとなる。それぞれの映像信号の同期信号
は、同期分離回路４．８にて分離されて、メモリ制御回
路１３に入る。メモリ制御回路１３はメモリ等の制御を
行なって、映像の縮小及び時間軸合わせをする０ それを具体的Ｉこ説明すると次の様になる０外部映像信
号ＥＥＶＩＤＥＯはＡ／Ｄ変換缶１０にてデイジタルイ
キ号に変換され、メモリ１１に薔き込まれるＯ書き込み
は、外部映像信号ＥＥＶＩＤＥＯの１町期信号を基準と
した所定のアドレスに、所定のサイクル周期で行なわれ
る０また、メモリ１１からの読み出しは、再生映像信号
ＰＢＶＩＩＩＣ＋　の同期信号に同期して行ない、サイ
クル周期は、薔き込み時よりも短かくする。このように
して読み出したデータをＤ／Ａ変換器１２＃こ通すと、
再生映像信号ＰＰＢＶＩＤＥＯに同期した縮小画面が得
られる。ここで縮小画面の分割数、ｍ成等は、メモリア
ドレスの割り当て方で決まり、縮小画面の位置は、同期
信号に対する読み出し位相で決まる。また縮小率は、書
き込みサイクル周期と読み出しサイクル周期の比で決ま
る。ビデオ信号切換スイッチ１日は、親画面上に子画面
を合成するための切換スイッチである。つまり、メモリ
１１からデータが読み出されて、Ｄ／Ａ変換益１２が縮
小した映像信号を出力している時に、スイッチ）ｋＤ／
ＡＫ換器１８側ζこ倒すことにより再生映像信号ＰＢＶ
ＩＤＥＯに、子画面が、はめ込まれることになる。そし
てこの合成映像信号は、ヒデオ出力端子１９から出力さ
れ、モニタ画面に映し出される。

第２図は、以上の過程により作られた画面の構成の一例
を示す。領域Ａは、磁気テープ１から再生された映像で
ある。領域Ｂ、Ｃ，Ｄは、ディジタル処理された子画面
の映像である。メモリのアドレスを３つの領域擾こ分割
して３つの画像を表示するようになっている。おのおの
の領域におけるデータＯＪ％き換えは、コントロール信
号入力端子９からの信号によって行なわれる。誉き換え
ζこ合わせて、チューナ乙の選局切換えや、ビデオ信号
切換スイッチ７の切換えが行なわれるので、領域Ｂ、Ｃ
，Ｄには、外部機器の映像や、違った放送局の映像を、
自由に割り当てることができる。ここでチューナ６や、
ビデオ信号切換えスイッチ７の切換時には、映像信号が
乱れるが、これは、メモリ１１　ｃＤ省き換えタイミン
グによりマスクする。

つまり映像信号が切換わった後、イ言号が安定した時の
１フィールドのみを書き換えるのである。そして、その
後、また映像信号を切換えるという動作を繰り返す。こ
れを素早く行なうと、領域Ｂ。

Ｃ，Ｄの画面が勢きは、きこちないものの、動画らしく
みえるようになる。メモリを時分割で薔き換えるこおに
より、低コストで、多くの画像を同時ｌこ表示すること
が可能になるのである。

以上の動作により、複数の画像Ｑ〕分割表示を行なうわ
けであるが、メモリ１１は、いつも同じフィールドＱ〕
映像信号で書き換える必要かある。というのは、映像信
号はインタレース走査を行なっているため、ＯＤＤとＥ
ＶＥＮという２つのフィールドで構成されており、走３
！Ｆｍが互いに間を埋めるように、上、下方向に０．５
Ｈ分のずれかある。

よって、フィールドを適当に選んでメモリ１１の省き換
えを行なうと、子画面の画像は、垂直方向に揺れてみえ
てし才うのである。

これを防ぐには、入力映像信号のフィールド判別をする
必要があるが、フィールド判別は高速で行なえないとい
う問題がある。つまり、＝ｍ同期信号と、水平同期信号
との位相関係でフィールドは判別できるのだが、電波に
乗ってくる映像信号には、ノイズ衿の妨害があるため、
誤判別防止の目的で、平均化処理を行なっている。例え
ば、判別結果が数フィールドの間、反転し続けて初めて
判別出力を切換えるようにして、ノイズ等が入ってもす
ぐには、応答しないようにしている。これでは、高速の
時分割処理ができないため、不実施例においては、フィ
ールド判別をしないで、かつメモリ１１ヲいつも同じフ
ィールドで１！き換えられるようにした。

次に、そのシステムの説明をする。

同期信号発生回路１５は、クロック発生６１４から出力
される基準クロックを分周することにより、規格で定め
られた映像信号の同期信号の周期と、同じ周期Ｑ」基準
同期信号ＲＥＦＶＤ８発生する。クロック発生器１４は
、水晶振動子を使っていて非常に正確な周波数ＵＪクロ
ックを発生するようになっている。よって、基準同期信
号ＲＥＦＶＤり周期も正確であり、外部からの映像信号
や、放送局力）らの映像信号と同時に観測すると、両者
の位相は、ごくゆっくりと流れ、はぼとまっているよう
にみえる。そのため、本実施例のように、ナユーナを高
速で切換えて、−旦、あるチャンネルの映像信号が途絶
えた場合でも、再び同調させれば、映像信号ａ基準同期
信号ＲＥＦＶＤの位相関係は、はきんど前の状態が保持
されていることになる０そこで、基準同期信号ＲＥＦＶ
Ｄを、２分周回路１６を通して２分周し、フィールドご
とに、）ＩとＬを繰り返す〃・単信号ＲＥＦを作り、リ
ード／ライト制御回路１７にてこの信号を外部映像信号
Ｅ、ＥＶＩＤＥＯから分離した垂直同期信号ＳＶＤでサ
ンプリングすると、いつも四じフィールドの垂直同期信
号Ｓ　Ｖ　Ｄでサンツーリングすることになる。よって
これからメモリへのライトパルスを作れば、同じフィー
ルドの映像信号をメモリへ薔き統けることか’５Ｊ　能
ｌこなる。

ここでリード／ライト制御回路υユ具体的な例を第６図
ｉこ示し、そのタイミングチャートを第４囚に示す。第
３図において、９はコントロール信号入力端子、２６は
基準信号入力端子、２４は垂直同期信号入力端子、　２
５．２８．２９は７リツプフロツプ。

２６はリセットパルス発生回路、２７はインバータ。

３０はエクスクル−シブオア、５１はリード／ライト信
号出力端子である。

次に、この回路図ＯＪ！Ｏ作を説明する。基準信号入力
端子２５１こは、基準同期信号ＲＥＦＶＤを２分周した
基準信号Ｊ（、Ｅ　Ｆが入力される。コントロール信号
入力端子９には、チューナの切換えや、入力映像の切換
えを行なうコントロール信号が入力し、それはリセット
パルス発生回路２６１こ加えられる。

リセットパルス発生回路２６ではコントロール信号の切
換えタイミングにおいて、リセットパルス１−＋、ＥＳ
ＥＴを発生し、フリップフロップ２５．２８．２９かり
セットされる０そしてフリップフロップ２５のＤ入力に
基準信号ＲＥＦのｈｉ　ｇｈレベルが入力しているとき
に、ＣＫ大入力垂直同期イ５号Ｓ　Ｖ　Ｉ）が入力され
ると、その立上がりエツジでＱ出力はＨｉ　ｇｈとなり
、フリップフロップ２８．２９のリセット状態は解除さ
れる。すると、クリップ７０ツブ２８．２９θＪＣＬＫ
入力には、垂面同期信号ＳＶＤの反転イボ号が入力して
いるので、今度は、その立下がりエツジで、フリップフ
ロップ２８．２９（／ＪＱ出力が１胆香ｌこＢｉｇｈｌ
こなるｏＱ呂力は、エクスクル−シブオア５０に入力さ
れているので、結局リード／ライト出力信号端子３Ｎこ
は、１フィールドの期間Ｑ〕ライト命令が出力される。

前述したようｌこ、基準信号ＲＥＦ（！：垂亘同期信号
ＳＶＤとの位相関係は、ご（ゆっくりと変化するので、
ライト命令は、いつも同じフィールドに出されることに
なる。ただし、基準イぎ号１．’ＥＦと垂直同期信号Ｓ
ＶＤは、位相Ｉｈ１期しているわけではないので、ある
時間がたつと、書き込むフィールドが反転する場合が生
じるｏしかし、この現象は数分間に１回程度のＳ度であ
るため、視覚的には、はとんど問題にはならない。

ここで吃−間旭ｌこなるのは、基準信号ＲＥＦのエツジ
と垂直同期信号Ｓ　Ｖ　Ｄ　ＣＩＪエツジが、非常ｌこ
接近して、はとんど動かない状態である０このような場
合は、微妙なエツジの位相差のために、ｔき込むフィー
ルドが繁雑に変化し、視覚的に認域できる状態になる場
合がある。この現象の対策のためには、位相差のある２
種類の基準同期信号を用意し、垂直同期信号５ＶＤｃ！
：の位相差が小さくなった時には、別の基準同期信号に
切換えればよい０ この方式を実現する具体的な回路図を第５図に示し、そ
のタイムチャートを第６図に示Ｔ。第５図において、６
２は垂直同期信号入力端子、５５は画面切捨信号入力端
子、３４は基準同期信号１の入力端子、５５は基準同期
信号２の入力端子、　３６．３８はクリップ７０ツブ、
５７はセレクタ、３９は基準同期信号出力端子である。

ここで第５図に示す回路は、子画面の数だけ用意する必
要がある。本実施例においては、３個設ける必要があり
、それぞれの出力をセレクタで切換える構成とする。

次に、この回路の具体的動作について説明する。

基準同期信号Ｉ　ＲＥＦＶＤ　１及び基準同期信号２Ｒ
ＥＦＶＤ２は、同じクロックを分周して作られ、位相差
が１８０”となっているパルスである。この２つのパル
スがセレクタ３７のＹＯ，Ｙ１端子に入力され、その一
方が選択されて基準同期信号出力端子６９から出力され
るような構成になっている。セレクタ３７のＳ端子は、
切換信号入力端子であり、Ｌｏｗの特番こＹＯが、Ｈｉ
ｇｈの時にＹｌが選択される。

第６図に示すようにＱＣが最初Ｌｏｗの状態であったと
すると、セレクタ３７では基準同期信号１が選択されて
いる。そして時間が経過して、基準同期信号Ｉ　ＲＥＦ
ＶＤ　１１こ、垂直同期信号ＳＶＤが接近していき、垂
直同期信号ＳＶＤの立上がりエツジが、基準同期信号Ｉ
　ＲＥＦＶＤ　１のＨｉｇｈの期間内に入ると、ＱＢが
Ｈｉ　ｇｈとなり、ＱＣが反転してＬｏｗとなる。する
とセレクタ３７の出力は基準同期信号２ＲＥＦＶＤ２に
変わることになり、基準同期信号ＲＥＦＶＤと、垂直同
期信号ＳＶＤとの位相差において１８０°の余裕ができ
る。

よって、前述したような、書き込みフィールドが繁雑に
変化するといった誤動作が発生しな（なる。また、さら
に時間が経過して、基準同記信号２ＲＥＦＶＤ２と垂直
同期信号ＳＶＤの位相差がなくなると、今と反対の動作
により再び基準同記信号１ＲＥＦＶＤ１が選択されるよ
うになる。以上の動作により、誤動作が防止されること
になるが、実際は、この回路は複数あるので間欠的に動
作することｌこなる。つまり複数の子画面それぞれに対
応してこの回路があり、画面の誉き換えとともに、画面
切換信号５ＬＣＴが切換わり、回路の１つが選択される
。画面切換信号５ＬＣＴは、画面切換信号入力端子３３
力）ら入力され、回路が選択されている時はＨｉｇｈに
なっており、非選択状態の時にはＬｏｗになってＱＢが
反転しないようになっている。

以上が本発明の一つの実施例の動作説明である。

フィールド判別を行なわすｌこ、いつも同じフィールド
の映像信号でメモリの書き換えかできるようｉこなって
いることがわかる。

次にフィールド判別を行なって、かつ、チューナの時分
割切換を実現する実施例について説明する。第７図は、
そのような実施例のブロック図である。第７図において
、２０．２１　、２２はフィールド判別回路であり、そ
の他、ＷＪ１図と対応する符号に関しては、説明を省略
する。本実施例１こおいては、子画面の数に対応した数
のフィールド判別回路を設けるのが％徴になっている。

第７図は、第２図Ｉこ示すような３個の子画面を表示す
る場合に対応している。

ここで本実施例の動作を説明する。フィールド判別回路
２０．２１．２２は、外部映像信号ＥＥ、１ＤＥＯから
分離した同期信号を使って、ＯＤＤとＥＶＥＮ（／Ｊフ
ィールド判別を行なう。判別は、垂直同期信号と水平同
期信号の位相関係で行なうが、前述したように、ノイズ
による１動作防止のため、判別結果が変わっても、すぐ
には応答しないようになっている。つ才り、カウンタｌ
こて判別結果をカウントしておき、判別結果が、あらか
じめ設定したカウント数だけ、連続して変化した場合に
（／Ｊみ、出力結果を切換える動作をする。ここで本実
施例においては、このようなフィールド判別回路を３個
設け、それぞれ画面の切換えに対応して回路の動作を選
択する。回路が選択状態であわば、上記の判別動作をす
るが、非選択状態の時は、カウンタＱＪカウント数や判
別結果勢をそＣ／Ｊ　ｉまの状態で保持して動作を停止
させる。このようにすることにより、チューナを時分割
で使用しても、素早く、安定なフィールド判別結果を得
ることができる。

よっていつも１！１じフィールドの映像信号の書き換え
を行なうことか可能になる。

以上が、本発明のもう一つの実施例のト明である。これ
で二つの実施例を説明したこと奢こなるが実施例として
は他にも考えられ、特許請求の範囲内で、自由に変更可
能であるのは言う才でもない。

〔発明の効果〕

本発明によれば、メモリを用いて１数の画面を縮小・分
割表示する装置において、チューナやＡ／Ｄ変換器等８
１系統のみとして時分割制御を行なっても、縦揺れのな
いみやすい画像８得ることができるので、低コヌトで音
数の画面を同時に選ることが可能なシステムを実現する
ことができる０

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明Ｑ】一実施例−こおける出力画面の一例を示す図
、第３図は第１図Ｕ）実施例Ｉこおける実際の回路例を
示す図、第４図は第３図の動作を示イムザヤート図、第
７図は本発明の別な実施例を示すブロック図である。 ６・・・チューナ　　　　８・・・同期分離回路１０・
・・Ａ／Ｄｉ換器　　１１・・・メモリ１２・・・Ｄ／
Ａ変換器　　１３・・・メモリ制御１ロ路１４・・・ク
ロックＰ、生回路 １５・・・同ル（イぎ号発生回路 １７・・・リード／ライト制御回路 ２０、２１．２２・・・フィールド判別回路ｒ）

Claims (1)

1. 【特許請求の範囲】 １、テレビ放送受信用チューナとＡ／Ｄ変換器とＤ／Ａ
   変換器と、メモリと、これらの要素を制御する手段から
   成り、該チューナが出力する映像信号をディジタルデー
   タに変換し、そのデータをメモリ内の所定のアドレスへ
   書き込み、そして読み出すことにより、画像を縮小、分
   割して表示する画像処理装置において、制御信号により
   チューナの同調周波数を切換え、その切換時刻に同期し
   て、１フィールド又は１フレームの映像信号データをサ
   ンプリングして、そのサンプリングデータでメモリ内の
   データを書き換える手段を備えたことを特徴とする画像
   処理装置。 ２、請求項１において、前記Ａ／Ｄ変換器の前に切換ス
   イッチを設け、複数の映像機器からの映像信号を入力可
   能にし、制御信号により該切換スイッチの切換えを行な
   うことを特徴とする画像処理装置。 ３、請求項１又は２において、基準クロックを分周して
   基準同期信号を発生する手段を設け、該基準同期信号の
   位相と、前記Ａ／Ｄ変換器へ入力する映像信号から分離
   した同期信号の位相とを比較することにより、前記メモ
   リに書き込む映像信号のフィールドを決定することを特
   徴とする画像処理装置。 ４、請求項１又は２において、複数のフィールド判別手
   段を設け、分割画面にそれぞれ該フィールド判別手段を
   割り当て、制御信号により、該フィールド判別手段を順
   次選択し、選択されていない該フィールド判別手段は、
   動作を停止しておくことを特徴とする画像処理装置。