JPH02222382A - 画像メモリ装置 - Google Patents
画像メモリ装置Info
- Publication number
- JPH02222382A JPH02222382A JP1043717A JP4371789A JPH02222382A JP H02222382 A JPH02222382 A JP H02222382A JP 1043717 A JP1043717 A JP 1043717A JP 4371789 A JP4371789 A JP 4371789A JP H02222382 A JPH02222382 A JP H02222382A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- image memory
- memory
- address
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 22
- 230000010355 oscillation Effects 0.000 claims abstract description 13
- 238000005070 sampling Methods 0.000 claims abstract description 10
- 238000000926 separation method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は映像信号のメモリを内蔵した画像メモリ装置に
関するものである。
関するものである。
従来の技術
近年、ＴＶやＶＴＲ等の映像機器は高性能・高画質化さ
れ、映像情報が急速に増大してきており、これに伴い美
しい映像を忠実にハードコピーする画像プリンタが注目
されている。特に画像プリンタでは、ある程度の印写時
間が必要な為、画像メモリは必要不可欠なものとなりつ
つある。
れ、映像情報が急速に増大してきており、これに伴い美
しい映像を忠実にハードコピーする画像プリンタが注目
されている。特に画像プリンタでは、ある程度の印写時
間が必要な為、画像メモリは必要不可欠なものとなりつ
つある。
以下図面を参照しながら、上述した画像プリンタに用い
られる従来の画像メモリ装置の一例について説明する。
られる従来の画像メモリ装置の一例について説明する。
第３図は従来の画像メモリ装置のブロック図を示すもの
である。第３図で１は画像信号のＡ／Ｄ変換回路、２は
画像メモリ、３はＤ／Ａ変換回路、５は同期分離回路、
８はこの同期出力に基づいてリセットパルスを発生する
パスル発生回路、７は同期出力に基づいて固定サンプリ
ングクロックとして固定周波数で発振する発振回路、８
はパルス発生回路６の出力によってリセットされ発振回
路７の出力を計数して画像メモリ２へのアドレス信号を
与えるアドレスカウンタである。
である。第３図で１は画像信号のＡ／Ｄ変換回路、２は
画像メモリ、３はＤ／Ａ変換回路、５は同期分離回路、
８はこの同期出力に基づいてリセットパルスを発生する
パスル発生回路、７は同期出力に基づいて固定サンプリ
ングクロックとして固定周波数で発振する発振回路、８
はパルス発生回路６の出力によってリセットされ発振回
路７の出力を計数して画像メモリ２へのアドレス信号を
与えるアドレスカウンタである。
以上のように構成された従来の画像メモリ装置について
、以下その動作を説明する。
、以下その動作を説明する。
まず入力された画像信号はＡ／Ｄ変換回路１でＡ／Ｄ変
換され、画像メモリ２に書き込まれて、読み出し時には
Ｄ／Ａ変換回路３でＤ／Ａ変換される。プリンタ装置で
は画像メモリ２から読み出したディジタルの画像データ
を印写する場合があるが、印写画像をテレビ画像でモニ
タする為にはＤ／Ａ変換回路３が必要となる。一方Ａ／
Ｄ変換。
換され、画像メモリ２に書き込まれて、読み出し時には
Ｄ／Ａ変換回路３でＤ／Ａ変換される。プリンタ装置で
は画像メモリ２から読み出したディジタルの画像データ
を印写する場合があるが、印写画像をテレビ画像でモニ
タする為にはＤ／Ａ変換回路３が必要となる。一方Ａ／
Ｄ変換。
メモリの制御、Ｄ／Ａ変換のタイミング信号を作成する
為に、入力された画像信号は同期分離回路５により同期
信号が分離され、パルス発生回路６及び発振回路７に供
給される。回路７では同期信号に位相を合わせたクロッ
クが作成され、パルス発生回路６では同期信号により、
画像メモリ２への書き込み、読み出しのタイミングを設
定し、アドレスカウンタ８ではこれらのタイミング回路
の出力に応じてメモリのアドレスを発生させる。又発振
回路７はＡ／Ｄ変換回路１及びＤ／Ａ変換回路３のクロ
ックを供給している。
為に、入力された画像信号は同期分離回路５により同期
信号が分離され、パルス発生回路６及び発振回路７に供
給される。回路７では同期信号に位相を合わせたクロッ
クが作成され、パルス発生回路６では同期信号により、
画像メモリ２への書き込み、読み出しのタイミングを設
定し、アドレスカウンタ８ではこれらのタイミング回路
の出力に応じてメモリのアドレスを発生させる。又発振
回路７はＡ／Ｄ変換回路１及びＤ／Ａ変換回路３のクロ
ックを供給している。
発明が解決しようとする課題
しかしながら上記のような構成では、Ａ／Ｄ変換及びＤ
／Ａ変換する為のクロックやメモリのアドレス発生回路
が入力する画像信号により影響を受ける。例えばメモリ
の読み出しをしている間に入力画像信号が無くなった場
合には、メモリ出力の同期が乱れることとなる。又ＶＴ
Ｒの早送り再生や巻戻し再生のような水平同期信号が標
準テレビ信号でない映像信号は正常に画像メモリに記憶
させることが出来ず、テレビで見ているような画像をプ
リントすることが出来ないという欠点を有していた。
／Ａ変換する為のクロックやメモリのアドレス発生回路
が入力する画像信号により影響を受ける。例えばメモリ
の読み出しをしている間に入力画像信号が無くなった場
合には、メモリ出力の同期が乱れることとなる。又ＶＴ
Ｒの早送り再生や巻戻し再生のような水平同期信号が標
準テレビ信号でない映像信号は正常に画像メモリに記憶
させることが出来ず、テレビで見ているような画像をプ
リントすることが出来ないという欠点を有していた。
本発明は上記課題に鑑み、メモリからの読み出し時に入
力信号の影響を受けず、テレビで見ている画像を忠実に
プリントすることの容易な画像メモリ装置を提供するも
のである。
力信号の影響を受けず、テレビで見ている画像を忠実に
プリントすることの容易な画像メモリ装置を提供するも
のである。
課題を解決するための手段
上記課題を解決するために本発明は、画像信号のサンプ
リングクロックを固定周波数とし、映像データをメモリ
へ書込む時は入力画像信号の同期信号でタイミング回路
を構成し、読み出す時はメモリに書き込んだデータに基
づいてタイミング回路を構成し、メモリのアドレス制御
を行うという構成にしたものである。
リングクロックを固定周波数とし、映像データをメモリ
へ書込む時は入力画像信号の同期信号でタイミング回路
を構成し、読み出す時はメモリに書き込んだデータに基
づいてタイミング回路を構成し、メモリのアドレス制御
を行うという構成にしたものである。
作用
本発明は上記した構成によって、画像信号のサンプリン
グクロックが固定周波数となり、かつ、メモリの読み出
しアドレスを、書き込んだ時のアドレスに基づいて読み
出すようにしている。そのため、入力信号の影響を受け
ず、テレビで見ている画像を忠実にメモリの書き込み、
読み出しができ、テレビ画像通りのプリント画像が得ら
れる。
グクロックが固定周波数となり、かつ、メモリの読み出
しアドレスを、書き込んだ時のアドレスに基づいて読み
出すようにしている。そのため、入力信号の影響を受け
ず、テレビで見ている画像を忠実にメモリの書き込み、
読み出しができ、テレビ画像通りのプリント画像が得ら
れる。
実施例
以下本発明の一実施例のプリンタ装置について、図面を
参照しながら説明する。
参照しながら説明する。
第１図は本発明の一実施例におけるメモリ回路部のブロ
ック図を示すものであり、同一部分は同一符号を用いて
示している。第１図において、１はＡ／Ｄ変換回路、２
は画像メモリ、３はＤ／Ａ変換回路、４は書込／読出切
換手段であり、切換出力に基づいてスイッチＳＷ１．Ｓ
Ｗ２を夫々書き込み（Ｗ）、読み出しくＲ）方向に切換
えるものである。５は同期分離回路、６は分離された同
期信号に基づいて書き込み期間を設定するパルス発生回
路、７は画像信号のサンプリングクロックとして固定周
波数で発振する発振回路、８は発振回路７の出力を計数
して画像メモリ２ヘアドレス信号を与えるアドレスカウ
ンタ、９はアドレスカウンタ８の計数出力をパルス発生
回路６のタイミングで保持するラッチ回路であり、その
ラッチ出力をコンパレータ１０に与えている。コンパレ
ータ１０はアドレスカウンタ８の出力とラッチ出力とを
比較するデジタルコンパレータであり、その出力は書込
／読出切換手段４のスイッチＳＷ２に与えられる。スイ
ッチＳＷＩはパスル発生回路６の出力をラッチ回路９に
与えるかどうかを切換えるスイッチ、スイッチＳＷ２は
パルス発生回路６の出力またはフンパレータ１０の出力
によってアドレスカウンタ８をり、セットする信号を選
択するスイッチである。
ック図を示すものであり、同一部分は同一符号を用いて
示している。第１図において、１はＡ／Ｄ変換回路、２
は画像メモリ、３はＤ／Ａ変換回路、４は書込／読出切
換手段であり、切換出力に基づいてスイッチＳＷ１．Ｓ
Ｗ２を夫々書き込み（Ｗ）、読み出しくＲ）方向に切換
えるものである。５は同期分離回路、６は分離された同
期信号に基づいて書き込み期間を設定するパルス発生回
路、７は画像信号のサンプリングクロックとして固定周
波数で発振する発振回路、８は発振回路７の出力を計数
して画像メモリ２ヘアドレス信号を与えるアドレスカウ
ンタ、９はアドレスカウンタ８の計数出力をパルス発生
回路６のタイミングで保持するラッチ回路であり、その
ラッチ出力をコンパレータ１０に与えている。コンパレ
ータ１０はアドレスカウンタ８の出力とラッチ出力とを
比較するデジタルコンパレータであり、その出力は書込
／読出切換手段４のスイッチＳＷ２に与えられる。スイ
ッチＳＷＩはパスル発生回路６の出力をラッチ回路９に
与えるかどうかを切換えるスイッチ、スイッチＳＷ２は
パルス発生回路６の出力またはフンパレータ１０の出力
によってアドレスカウンタ８をり、セットする信号を選
択するスイッチである。
以上のように構成された画像メモリ装置について、第１
図及び第２図を用いてその動作を説明する。第２図は主
要部のタイミング図であり、Ｒ／Ｗ、ＷＶ、ＲＶ、ＭＶ
の出力及びラッチ回路９のラッチデータを示している。
図及び第２図を用いてその動作を説明する。第２図は主
要部のタイミング図であり、Ｒ／Ｗ、ＷＶ、ＲＶ、ＭＶ
の出力及びラッチ回路９のラッチデータを示している。
尚、ＷＶ、ＲＶ、ＭＶには各Ｖの期間が記入しである。
まず、書込／読出切換手段４により、書き込みに切換え
ると、同期分離回路５で入力された映像信号から同期信
号を抽出し、パルス発生回路６により画像メモリ２への
書き込み期間を設定するＷＶを作成する。ＷＶは映像信
号の垂直同期信号の前にすると画像メモリ２の読み出し
出力と入力映像信号との切換時の同期はずれや垂直同期
信号の周期変動による画像の乱れを防止し易く、垂直同
期信号の３Ｈ〜ｅＨ前に設定することが多い。
ると、同期分離回路５で入力された映像信号から同期信
号を抽出し、パルス発生回路６により画像メモリ２への
書き込み期間を設定するＷＶを作成する。ＷＶは映像信
号の垂直同期信号の前にすると画像メモリ２の読み出し
出力と入力映像信号との切換時の同期はずれや垂直同期
信号の周期変動による画像の乱れを防止し易く、垂直同
期信号の３Ｈ〜ｅＨ前に設定することが多い。
方、固定周波数で発振させた発振回路７でサンプリング
クロックを発生させ、Ａ／Ｄ変換回路１及びＤ／Ａ変換
回路３のクロックとして供給する。
クロックを発生させ、Ａ／Ｄ変換回路１及びＤ／Ａ変換
回路３のクロックとして供給する。
アドレスカウンタ８は、ＷＶの立ち上がりでリセットさ
れ、前記クロックをカララントすることにより画像メモ
リ２のアドレスを発生させる。また、ラッチ回路９もＷ
Ｖの立ち上がりでラッチし、画像メモリ２に書き込まれ
たデータ量をラッチする。
れ、前記クロックをカララントすることにより画像メモ
リ２のアドレスを発生させる。また、ラッチ回路９もＷ
Ｖの立ち上がりでラッチし、画像メモリ２に書き込まれ
たデータ量をラッチする。
ここで、ラッチのタイミングも、アドレスカウンタのリ
セットも同時としたが、これは画像メモリへの最終書き
込みアドレスとラッチした値が一致していればよく、た
とえば画像メモリが８クロツクで１アドレスのものであ
ればラッチとリセットが同時でなくてもよい。
セットも同時としたが、これは画像メモリへの最終書き
込みアドレスとラッチした値が一致していればよく、た
とえば画像メモリが８クロツクで１アドレスのものであ
ればラッチとリセットが同時でなくてもよい。
一方、書込／読出切換手段４により画像データの読出側
に切換えると、発振回路７より固定のクロックがアドレ
スカウンタ８に与えられ、その出力が画像メモリ２に読
み出しアドレスとして与えられ、画像メモリ２から読み
出された信号がＤ／Ａ変換回路３を介して映像信号とし
て出力される。
に切換えると、発振回路７より固定のクロックがアドレ
スカウンタ８に与えられ、その出力が画像メモリ２に読
み出しアドレスとして与えられ、画像メモリ２から読み
出された信号がＤ／Ａ変換回路３を介して映像信号とし
て出力される。
そしてアドレスカウンタ８の出力はコンパレータ１０に
も与えられる。従ってコンパレータ１０はラッチ回路９
に保持されている書き込み時に画像メモリ２に書き込ま
れたアドレス値とアドレスカウンタ８の出力とをコンパ
レータ１０で比較し、値が一致した時にアドレスカウン
タ８をリセットするように働く。その後再び発振回路７
によってアドレスカウンタ８が計数を開始し画像メモリ
２に読み出しアドレスとして与えられ、る。このよう８
な動作を繰り返すことにより画像メモリ２に書き込まれ
た映像信号を繰り返し読み出すことが可能となる。
も与えられる。従ってコンパレータ１０はラッチ回路９
に保持されている書き込み時に画像メモリ２に書き込ま
れたアドレス値とアドレスカウンタ８の出力とをコンパ
レータ１０で比較し、値が一致した時にアドレスカウン
タ８をリセットするように働く。その後再び発振回路７
によってアドレスカウンタ８が計数を開始し画像メモリ
２に読み出しアドレスとして与えられ、る。このよう８
な動作を繰り返すことにより画像メモリ２に書き込まれ
た映像信号を繰り返し読み出すことが可能となる。
発明の効果
以上のように本発明によれば、画像信号のサンプリング
クロックを固定周波数とし、かつ、メモリからの読み出
しアドレスを書き込んだデータ量で管理するようにして
いるので入力信号がプリント中に変化しても影響を受ζ
すず、ＶＴＲの早送り再生や巻もどし再生といった特殊
信号に対しても、忠実にメモリへの書き込み、読み出し
ができる。
クロックを固定周波数とし、かつ、メモリからの読み出
しアドレスを書き込んだデータ量で管理するようにして
いるので入力信号がプリント中に変化しても影響を受ζ
すず、ＶＴＲの早送り再生や巻もどし再生といった特殊
信号に対しても、忠実にメモリへの書き込み、読み出し
ができる。
従って本発明による画像メモリ装置を画像プリンタに適
用すればテレビ画面で確認している画像を忠実に印字す
ることが可能となる。又、構成上非常に簡単で安価な装
置にすることが出来る。
用すればテレビ画面で確認している画像を忠実に印字す
ることが可能となる。又、構成上非常に簡単で安価な装
置にすることが出来る。
第１は本発明の一実施例における画像メモリ装置のブロ
ック図、第２は本実施例の動作を示すタイムチャート、
第３図は従来の画像メモリ装置のブロック図である。 １・・・Ａ／Ｄ変換回路、 ２・・・画像メモリ、３
・・・Ｄ／Ａ変換回路、 ４・・・書込／読出切換手
段、５・・・同期分離回路、 ６・・・パルス発生回
路、７・・・発振回路、 ８・・・アドレスカウンタ
、９・・・ラッチ回路、 １０・・・コンパレータ、
ｓｗｔ、ＳＷ２・・・スイッチ。 区 ≧ 必 ） ＋＼ ） ≧ 祠、 χ ミ
ック図、第２は本実施例の動作を示すタイムチャート、
第３図は従来の画像メモリ装置のブロック図である。 １・・・Ａ／Ｄ変換回路、 ２・・・画像メモリ、３
・・・Ｄ／Ａ変換回路、 ４・・・書込／読出切換手
段、５・・・同期分離回路、 ６・・・パルス発生回
路、７・・・発振回路、 ８・・・アドレスカウンタ
、９・・・ラッチ回路、 １０・・・コンパレータ、
ｓｗｔ、ＳＷ２・・・スイッチ。 区 ≧ 必 ） ＋＼ ） ≧ 祠、 χ ミ
Claims (1)
- 入力された映像信号のＡ／Ｄ変換回路と、映像信号を記
憶する画像メモリと、映像信号のＤ／Ａ変換回路と、前
記画像メモリに映像信号を書き込むか、前記画像メモリ
の映像信号を読みだすかを切換える書込／読出切換手段
と、入力された映像信号の同期信号を分離する同期分離
回路と、前記同期分離回路より分離された同期信号に基
づき画像メモリへの書き込み期間を設定するパルス発生
回路と、画像信号のサンプリングクロックとして固定周
波数で発振する発振回路と、前記発振回路のクロックを
カウントし画像メモリのアドレスを制御するアドレスカ
ウンタと、前記画像メモリへの書き込み終了時に最終ア
ドレスをラッチするラッチ回路と、前記ラッチ回路の出
力と前記アドレスとを比較し、一致時に前記アドレスカ
ウンタをリセットするコンパレータとを具備し、前記画
像メモリへ書き込み時には前記パルス発生回路の出力に
より前記アドレスカウンタをリセットすべく制御し、前
記画像メモリからの読み出し時には前記コンパレータの
出力により前記アドレスカウンタをリセットすべく制御
することを特徴とする画像メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1043717A JPH0832006B2 (ja) | 1989-02-23 | 1989-02-23 | 画像メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1043717A JPH0832006B2 (ja) | 1989-02-23 | 1989-02-23 | 画像メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02222382A true JPH02222382A (ja) | 1990-09-05 |
| JPH0832006B2 JPH0832006B2 (ja) | 1996-03-27 |
Family
ID=12671555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1043717A Expired - Lifetime JPH0832006B2 (ja) | 1989-02-23 | 1989-02-23 | 画像メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832006B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56101186A (en) * | 1980-01-14 | 1981-08-13 | Tokyo Shibaura Electric Co | Memory circuit controller |
| JPS5721185A (en) * | 1980-07-15 | 1982-02-03 | Toshiba Corp | Picture storage device |
| JPS57152784A (en) * | 1981-03-18 | 1982-09-21 | Nissan Motor Co Ltd | Reading method for picture information |
| JPS6284678A (ja) * | 1985-10-09 | 1987-04-18 | Matsushita Electric Ind Co Ltd | テレビジヨン受像機 |
| JPS6363290A (ja) * | 1986-09-04 | 1988-03-19 | Toshiba Corp | 映像信号のデジタルメモリ制御方式 |
-
1989
- 1989-02-23 JP JP1043717A patent/JPH0832006B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56101186A (en) * | 1980-01-14 | 1981-08-13 | Tokyo Shibaura Electric Co | Memory circuit controller |
| JPS5721185A (en) * | 1980-07-15 | 1982-02-03 | Toshiba Corp | Picture storage device |
| JPS57152784A (en) * | 1981-03-18 | 1982-09-21 | Nissan Motor Co Ltd | Reading method for picture information |
| JPS6284678A (ja) * | 1985-10-09 | 1987-04-18 | Matsushita Electric Ind Co Ltd | テレビジヨン受像機 |
| JPS6363290A (ja) * | 1986-09-04 | 1988-03-19 | Toshiba Corp | 映像信号のデジタルメモリ制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0832006B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4438456A (en) | Time base corrector | |
| JPS6043707B2 (ja) | 位相変換装置 | |
| JPH04275784A (ja) | 映像信号切り換え装置 | |
| JPS6110379A (ja) | スキユ−歪除去装置 | |
| EP1205065B1 (en) | Method and apparatus for providing a clock signal with high frequency accuracy | |
| JPH02222382A (ja) | 画像メモリ装置 | |
| US4985755A (en) | Area specifying signal generation device using output video signal from video camera | |
| JPH05130448A (ja) | 水平ａｆｃ回路 | |
| KR100405585B1 (ko) | 비디오 신호 처리 장치 | |
| JPS62154978A (ja) | 画像記憶装置 | |
| JP2953145B2 (ja) | 映像信号処理装置 | |
| JPH01132285A (ja) | 画像メモリ制御装置 | |
| JP3137715B2 (ja) | ディジタル静止画装置 | |
| JPH04243379A (ja) | Ｐｌｌ回路 | |
| JP2021141531A (ja) | 撮像装置及びその制御方法及びプログラム | |
| JP3108368B2 (ja) | 同期検波回路 | |
| JP2711142B2 (ja) | 時間伸長回路 | |
| JPS59226572A (ja) | テレビジヨン信号のプリンタ装置 | |
| JPH04263578A (ja) | 水平同期信号補正回路 | |
| JPH01174083A (ja) | 映像信号の時間軸補正装置 | |
| JPH0846820A (ja) | フレームシンクロナイザ回路 | |
| JPH07114485B2 (ja) | 磁気記録再生装置 | |
| JPS60223392A (ja) | テレビジヨン信号のプリンタ装置 | |
| JPH02252383A (ja) | 擬似垂直同期発生回路 | |
| JPS582507B2 (ja) | 静止画像受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |