JPH0846820A

JPH0846820A - フレームシンクロナイザ回路

Info

Publication number: JPH0846820A
Application number: JP6175524A
Authority: JP
Inventors: Nobuyuki Takasu; 宣行高須; Motoharu Suda; 元治須田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-07-27
Filing date: 1994-07-27
Publication date: 1996-02-16

Abstract

(57)【要約】【目的】任意のフィールドの情報を欠落させることな
く映像信号の同期変換を行うことができるフレームシン
クロナイザ回路を提供する。【構成】判別手段５は、入力されるフィールドデータ
の内容を判別する。制御手段７は、上記判別手段５の判
別結果に応じて記憶手段１，２，３，４へのフィールド
データの読出しを制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２つ以上の映像信号の
混合、或は、映像信号の切換え等を行う際に用いられる
フレームシンクロナイザ回路に関するものであり、例え
ば、２つの映像信号を混合する場合において、一方の映
像信号の同期を他方の映像信号の同期に変換するフレー
ムシンクロナイザ回路に関するものである。

【０００２】

【従来の技術】例えば、スタジオシステムにおける映像
の素材としては、スタジオカメラの他に、ビデオテープ
レコーダ（以下、ＶＴＲと言う。）、フィルム送像装
置、静止画送像装置、他スタジオ及び中継現場・他局か
らの送像等がある。

【０００３】ここで、映像信号の同期信号には定められ
た規格、或は、許容差があり、また、放送では番組の切
換え時に映像にショックが出ないようにするために、局
内においては同一の同期信号を使用し、同期信号の周波
数、及び、位相の連続性を保つようにしている。

【０００４】このため、上述のような映像素材から得ら
れる映像信号の位相を合わせ、特性を等価した上で、素
材を選択し、切換え・混合・加工してＶＴＲ等に出力す
る装置として映像副調整装置、所謂プロダクションスイ
ッチャがある。

【０００５】上記プロダクションスイッチャには、同期
信号等の調整機能として、例えば、２つ以上の映像信号
の混合、或は、映像信号の切換えを行うためのフレーム
シンクロナイザ回路が備えられている。

【０００６】例えば、他局、または、局外中継の映像信
号を局内の映像信号と混合する場合には、上述のような
ことにより、両信号が同期していることが必要である。

【０００７】そこで、上記フレームシンクロナイザ回路
により、１フィールド分の画面メモリに映像信号を書き
込む動作と読出す動作とを独立して行い、映像信号の同
期を変換する。

【０００８】具体的に説明すると、上記フレームシンク
ロナイザ回路は、例えば、図＊１に示すように、各々が
１フィールド分の画面メモリであるフィールドメモリ１
０１，１０２，１０３，１０４を備えている。

【０００９】上記フレームシンクロナイザ回路に入力さ
れた映像信号は、図示していない変換処理部でデジタル
変換され、デジタル変換された映像信号は、連続したフ
ィールドデータＦ１，Ｆ２，Ｆ３，・・・として上記フ
ィールドメモリ１０１，１０２，１０３，１０４に出力
される。そして、上記フィールドメモリ１０１，１０
２，１０３，１０４には、連続して入力されるフィール
ドデータＦ１，Ｆ２，Ｆ３，・・・が順次書き込まれ
る。

【００１０】この時の上記フィールドメモリ１０１，１
０２，１０３，１０４への書き込み動作は、入力された
映像信号の同期で生成された書き込みアドレスによっ
て、入力されたフィールドデータＦ１，Ｆ２，Ｆ３，・
・・を上記フィールドメモリ１０１，１０２，１０３，
１０４に順次書き込む。

【００１１】ここで、上記書き込みアドレスは、フィー
ルド毎に繰り返されるため、各フィールドメモリ１０
１，１０２，１０３，１０４に記憶される各内容も更新
される。

【００１２】即ち、フィールドメモリ１０１にはフィー
ルドデータＦ１、フィールドメモリ１０２にはフィール
ドデータＦ２、フィールドメモリ１０３にはフィールド
データＦ３が書き込まれ、最後のフィールドメモリ１０
４へのフィールドデータＦ４の書き込みが終了したら、
次のフィールドデータＦ５は、フィールドメモリ１０１
へ戻って書き込まれる。

【００１３】一方、上記フィールドメモリ１０１，１０
２，１０３，１０４に書き込まれた内容を、例えば、ス
タジオで使用している基準同期信号で生成した読出しア
ドレスにより順次読出す。従って、このようにして読み
出された信号は、スタジオの同期信号にロックした映像
信号となる。

【００１４】上述のようにして、フレームシンクロナイ
ザ回路では、入力された映像信号を一旦上述のようなフ
ィールドメモリ１０１，１０２，１０３，１０４に蓄積
して、その蓄積した映像信号を変換したい同期信号で読
出すことにより、上記映像信号の同期変換を行う。

【００１５】

【発明が解決しようとする課題】ここで、具体的に上記
フィールドメモリ１０１，１０２，１０３，１０４にお
ける書き込みと読出しのタイミングを説明すると、例え
ば、図４に示すように、上記フィールドメモリ１０１，
１０２，１０３，１０４には、入力された映像信号の同
期で生成された周期ｔ_Wでフィールドデータが順次書き
込まれる。

【００１６】尚、上記フィールドメモリ１０１，１０
２，１０３，１０４に書き込まれた内容をＡ，Ｂ，Ｃ，
Ｄで示す。

【００１７】一方、上記上記フィールドメモリ１０１，
１０２，１０３，１０４に書き込まれた内容Ａ，Ｂ，
Ｃ，Ｄを順番に、基準同期信号で生成された周期ｔ_Rで
読み出す。

【００１８】しかし、例えば、読出しの周期ｔ_Rが書き
込みの周期ｔ_Wよりも遅い場合（ｔ_W＜ｔ_R）、同図に示
すように、書き込みが読出しに追いついてしまい、フィ
ールドメモリ１０２において、上記フィールドメモリ１
０２の内容Ｂが上書きされてしまっていた。このため、
どのフィールドデータが欠落するか分からず、必要な情
報を失う可能性が生じてしまっていた。

【００１９】例えば、テレビジョンの画像データには、
文字放送等、本来の画像情報以外の情報（以下、クロー
ズドキャプションと言う。）が付加される場合がある。
このクローズドキャプションは、奇数番目のフィールド
データに付加されるため、従来のフレームシンクロナイ
ザ回路における上述のような動作では、必要なクローズ
ドキャプションが欠落する場合があった。

【００２０】即ち、上述のようなクローズドキャプショ
ン等の情報が存在する特定のフィールドが欠落してしま
う可能性があり、上記クローズドキャプション等の情報
を保持することができなかった。

【００２１】そこで、本発明は、上述の如き従来の実情
に鑑みてなされたものであり、次のような目的を有する
ものである。

【００２２】即ち、本発明の目的は、任意のフィールド
の情報を欠落させることなく映像信号の同期変換を行う
ことができるフレームシンクロナイザ回路を提供するこ
とにある。

【００２３】

【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係るフレームシンクロナイザ回路は、複
数個の記憶手段へのフィールドデータの書き込みと読出
しを独立して行うことにより映像信号の同期を変換する
フレームシンクロナイザ回路であって、入力されるフィ
ールドデータの内容を判別する判別手段と、上記判別手
段の判別結果に応じて上記複数個の記憶手段への書き込
みと読出しを制御する制御手段とを備えることを特徴と
する。

【００２４】また、本発明に係るフレームシンクロナイ
ザ回路は、上記制御手段は、上記複数個の記憶手段への
書き込みを制御して同期をとることを特徴とする。

【００２５】また、本発明に係るフレームシンクロナイ
ザ回路は、上記制御手段は、上記複数個の記憶手段から
の読出しを制御して同期をとることを特徴とする。

【００２６】

【作用】本発明に係るフレームシンクロナイザ回路で
は、判別手段は、入力されるフィールドデータの内容を
判別する。制御手段は、上記判別手段の判別結果に応じ
て複数個の記憶手段へのフィールドデータの書き込みと
読出しを制御する。

【００２７】また、本発明に係るフレームシンクロナイ
ザ回路では、上記制御手段は、上記複数個の記憶手段へ
の書き込みを制御して同期をとる。

【００２８】また、本発明に係るフレームシンクロナイ
ザ回路では、上記制御手段は、上記複数個の記憶手段か
らの読出しを制御して同期をとる。

【００２９】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。

【００３０】図１に示す本発明のフレームシンクロナイ
ザ回路は、例えば、デジタルビデオの再生系に適用した
ものであり、フィールドデータを記憶する４個のフィー
ルドメモリ１，２，３，４と、入力されるフィールドデ
ータの内容を判別する判別手段５と、上記フィールドメ
モリ１，２，３，４の書き込みを制御する書き込み制御
手段６と、上記フィールドメモリ１，２，３，４の読出
しを制御する読出し制御手段７とを備えている。

【００３１】上記判別手段５は、入力されたフィールド
データの識別コード（以下、ＩＤと言う。）等をデコー
ドする分析処理部５１と、欠落させてはならないフィー
ルドデータがどのフィールドメモリに書き込まれたかの
情報を取り出す情報メモリ５２とを備えている。

【００３２】上記分析処理部５１は、入力されたフィー
ルドデータは欠落させてはならないデータであるか否か
を判別し、その判別結果を情報メモリ５２に出力する。

【００３３】例えば、クローズドキャプションが付加さ
れている場合、上記クローズドキャプションは奇数番目
のフィールドデータに存在するため、上記分析処理部５
１は、入力されたフィールドデータのＩＤをデコード
し、上記フィールドデータは奇数番目のフィールドデー
タであるか、偶数番目のフィールドデータであるかを判
別する。即ち、この場合、入力されたフィールドデータ
の先頭のＩＤをデコードすることにより、奇数番目のフ
ィールドデータは欠落させてはならないデータであると
して判別する。

【００３４】上記情報メモリ５２につての詳細は後述す
る。

【００３５】上記書き込み制御手段６は、２ビットフリ
ーカウンタである書き込みカウンタ６１と、上記書き込
みカウンタ６１のカウント値により上記フィールドメモ
リ１，２，３，４を選択し書き込みを制御する書き込み
メモリ制御部６２とを備えている。

【００３６】上記書き込みカウンタ６１は、このフレー
ムシンクロナイザ回路に入力されるフィールドデータに
同期してカウント値が０〜４まで変化するカウンタであ
る。即ち、上記書き込みカウンタ６１のカウント値０〜
４は、上記フィールドメモリ１，２，３，４に各々対応
しており、上記書き込みメモリ制御部６２は、上記カウ
ント値０〜４に対応させて、フィールドデータを書き込
むフィールドメモリ１，２，３，４の何れかを選択す
る。

【００３７】このように書き込みを制御することによ
り、入力されたフィールドデータは、フィールドメモリ
１，２，３，４に順次書き込まれる。

【００３８】ここで、上記書き込みカウンタ６１のカウ
ント値は、上記判別手段５の情報メモリ５２に出力され
る。また、上記情報メモリ５２には、上述したように、
判別結果が出力される。この時、上記判別結果が、入力
されたフィールドデータは欠落させてはならないデータ
であった場合には、上記情報メモリ５２から上記書き込
みカウンタ６１からのカウント値が読出し制御手段７に
出力される。

【００３９】上記読出し制御手段７は、一定の周期で更
新される読出しカウンタ７１と、上記読出しカウンタ７
１のカウント値を制御する遅延制御部７２と、上記遅延
制御部７２により制御されたカウント値に応じて上記フ
ィールドメモリ１，２，３，４の何れかを選択し読出し
を制御する読出しメモリ制御部７３とを備えている。上
記読出しカウンタ７１は、一定の周期でカウント値が更
新されるものであり、上述した書き込みカウンタ６１と
同様に、カウント値が０〜４まで変化するカウンタであ
る。

【００４０】上記遅延制御部７２には、上記書き込みカ
ウンタ６１からのカウント値と上記読出しカウンタ７１
からのカウント値、及び、上述した判別手段５の情報メ
モリ５２からのカウント値が入力される。

【００４１】上記遅延制御部７２は、上記読出しカウン
タ７１におけるカウント値の更新の際、上記書き込みカ
ウンタ６１のカウント値と、上記読出しカウンタ７１の
現在のカウント値とを比較して、一致している場合に
は、上記読出しカウンタ７１の現在のカウント値より２
進めた値をロードする。

【００４２】具体的に、図２を用いて、上述のようにロ
ードされたカウント値に応じた書き込みと読出しのタイ
ミングについて説明する。ここで、フィールドメモリ
１，２，３，４へ書き込まれたデータをＡ，Ｂ，Ｃ，Ｄ
とする。

【００４３】まず、上記書き込み制御手段６によりフィ
ールドメモリ４へ、書き込み周期ｔ_Wで書き込みが開始
されると同時に、上記読出し制御手段７の読出しメモリ
制御部７３によりフィールドメモリ１から、読出し周期
ｔ_R（ｔ_W＜ｔ_R）でデータＡの読出しが開始される。

【００４４】そして、フィールドメモリ４への書き込み
が終了すると、次のフィールドメモリ１への書き込みが
開始される。この時、上記書き込みカウンタ６１のカウ
ント値は、“３”から“０”へと変化する。

【００４５】ここで、上述のように書き込み周期ｔ_Wが
読出し周期ｔ_Rよりも速い（ｔ_W＜ｔ_R）ため、上記読出
し制御手段７の読出しカウンタ７１のカウント値は
“０”である。上記読出しメモリ制御部７３によりフ
ィールドメモリ１からデータＡの読出しが終了すると同
時に、読出しカウンタ７１のカウント値の更新が行われ
る。この時、上記書き込みカウンタ６１のカウント値と
上記読出しカウンタ７１のカウント値とは一致した値
（＝“０”）であるため、上記遅延制御部７２は、上述
したように、上記読出しカウンタ７１の現在のカウント
値より２進めた値（＝“２”）をロードする。

【００４６】従って、上記読出しメモリ制御部７３によ
りフィールドメモリ３からデータＣの読出しが開始され
る。

【００４７】ここで、例えば、クローズドキャプション
が存在する場合、即ち、上述した判別手段５からの判別
結果が欠落させてはならないフィールドデータである場
合には、上記遅延制御部７２は、上記クローズドキャプ
ションが存在するフィールドデータを含むフィールドメ
モリが飛ばされないように、上記読出しカウンタ７１の
カウント値のロードを１フィールド分遅らせる。

【００４８】上述のようにして、読出しカウンタ７１の
カウント値と書き込みカウンタ６１のカウント値によ
り、読出し、書き込み双方のフィールドメモリのポイン
タを監視し、接近した場合には、読出し側のポインタを
１フィールド分ジャンプさせて次の読出しを開始する。
また、欠落させてはならないフィールドデータである場
合には、そのフィールドデータを含むフィールドメモリ
が飛ばされないように上記読出しカウンタ７１のカウン
ト値のロードを１フィールド分遅延させる。

【００４９】これにより、クローズドキャプションが存
在するフィールドデータのような、任意の特殊な情報が
存在するフィールドデータを欠落させることなく同期変
換を行うことができる。

【００５０】上述のような構成をしたフレームシンクロ
ナイザ回路の動作を説明する。

【００５１】まず、書き込み制御手段６の書き込みカウ
ンタ６１と、読出し制御手段７の読出しカウンタ７１の
初期値（＝“０”）設定が、図示していないシステム制
御部により行われる。

【００５２】そして、上記フレームシンクロナイザ回路
に入力された映像信号は、図示していない変換処理部に
よりデジタル信号に変換され、連続したフィールドデー
タとして、上記図１に示したフレームシンクロナイザ回
路の判別手段５、及び、フィールドメモリ１，２，３，
４，に入力される。

【００５３】上記判別手段５の分析処理部５１は、入力
されたフィールドデータのＩＤにより上記フィールドデ
ータの内容を判別し、欠落させてはないらないデータで
あるか否かの判別結果を情報メモリ５２に出力する。

【００５４】上記書き込みカウンタ６１は、上記フィー
ルドデータに同期してカウント値を０〜４に変化させ、
そのカウント値を書き込みメモリ制御部６２と上記情報
メモリ５２、及び、上記読出し制御手段７の遅延制御部
７２に各々出力する。

【００５５】また、上記読出しカウンタ７１は、一定周
期でカウント値を０〜４に変化させ、そのカウント値を
上記遅延制御部７２に出力する。

【００５６】上記書き込みメモリ制御部６２は、上記書
き込みカウンタ６１からのカウント値に応じて、連続し
て入力されたフィールドデータが順次フィールドメモリ
１，２，３，４に書き込まれるように制御する。

【００５７】また、上記判別手段５の情報メモリ５２
は、上記分析処理部５１からの判別結果が、入力された
フィールドデータが欠落させてはならないデータであっ
た場合、そのフィールドデータがどのフィールドメモリ
に書き込まれたかの情報、即ち、書き込みカウンタ６１
からのカウント値を上記遅延制御部７２に出力する。

【００５８】上記遅延制御部７２は、上記書き込みカウ
ンタ６１からのカウント値と、上記読出しカウンタ７１
からのカウント値を比較し、一致していた場合には、上
記２進めた値をロードし、読出しメモリ制御部７３にカ
ウント値を出力する。

【００５９】この時、上記情報メモリ５２からのカウン
ト値と、上記読出しカウンタ７１からのカウント値が一
致していた場合、即ち、上記読出しカウンタ７１からの
カウント値が示すフィールドメモリには、欠落してはな
らないフィールドデータが書き込まれていた場合、上記
上記読出しカウンタ７１のロードを１フィールド分遅延
し、読出しメモリ制御部７３にカウント値を出力する。

【００６０】上記読出しメモリ制御部７３は、上記遅延
制御部７２からのカウント値に応じてフィールドメモリ
１，２，３，４の何れかを選択し、選択したフィールド
メモリからフィールドデータを読み出す。

【００６１】尚、上述の実施例においては、読出し制御
手段７の遅延手段７２で読出しカウンタ７１のカウンタ
値のロードを１フィールド分遅延させることにより、任
意のフィールドデータが欠落しないようにフィールドデ
ータを読み出すものとしたが、上述のような制御を書き
込み制御手段６で行ってもよい。

【００６２】この場合、上記遅延制御部７２に相当する
図示していない制御部を上記書き込み制御手段６に備
え、上記制御部は、上記書き込みカウンタ６１のカウン
ト値を更新する際に、上記書き込みカウンタ６１の現在
のカウント値と読出しカウンタ７１のカウント値が一致
している場合には、上記書き込みカウンタ６１の現在の
カウント値より２戻した値をロードする。

【００６３】そして、書き込みメモリ制御部６２は、上
記制御部でロードされたカウント値に応じてフィールド
メモリ１，２，３，４，へフィールドデータを順次書き
込まれるように制御する。

【００６４】即ち、上記書き込みカウンタ６１の現在の
カウント値と読出しカウンタ７１のカウント値が一致し
ている場合には、前のフィールドデータ書き込まれたフ
ィールドメモリに再度上書きされることとなる。

【００６５】この時、上記フィールドメモリに欠落させ
てはならないフィールドデータが書き込まれている場合
には、上記制御部は、上記フィールドメモリにフィール
ドデータが上書きされないように、上記書き込みカウン
タ６１のカウント値より１フィールド分前の値をロード
する。

【００６６】

【発明の効果】本発明に係るフレームシンクロナイザ回
路では、判別手段は、入力されるフィールドデータの内
容を判別する。制御手段は、上記判別手段の判別結果に
応じて複数個の記憶手段へのフィールドデータの書き込
みと読出しを制御する。これにより、書き込みの周期と
読出しの周期の違いによるデータの上書きを防ぐことが
できるため、任意のフィールドの情報を欠落させること
なく映像信号の同期変換を行うことができる。

【００６７】また、本発明に係るフレームシンクロナイ
ザ回路では、上記制御手段は、上記複数個の記憶手段へ
の書き込みを制御して同期をとる。これにより、書き込
みの周期と読出しの周期の違いによるデータの上書きを
防ぐことができるため、任意のフィールドの情報を欠落
させることなく映像信号の同期変換を行うことができ
る。

【００６８】また、本発明に係るフレームシンクロナイ
ザ回路では、上記制御手段は、上記複数個の記憶手段か
らの読出しを制御して同期をとる。これにより、書き込
みの周期と読出しの周期の違いによるデータの上書きを
防ぐことができるため、任意のフィールドの情報を欠落
させることなく映像信号の同期変換を行うことができ
る。

【図面の簡単な説明】

【図１】本発明の実施例に係るフレームシンクロナイザ
回路の構成を示す図である。

【図２】上記フレームシンクロナイザ回路において、周
期の異なるフィールドメモリへの読出し、書き込み動作
のタイミングを説明するための図である。

【図３】従来フレームシンクロナイザ回路の構成を示す
図である。

【図４】上記フレームシンクロナイザ回路において、周
期の異なるフィールドメモリへの読出し、書き込み動作
のタイミングを説明するための図である。

【符号の説明】

１，２，３，４フィールドメモリ５判別手段６書き込み制御手段７読出し制御手段５１分析処理部５２情報メモリ６１書き込みカウンタ６２書き込みメモリ制御部７１読出しカウンタ７２遅延制御部７３読出しメモリ制御部

Claims

【特許請求の範囲】

【請求項１】複数個の記憶手段へのフィールドデータ
の書き込みと読出しを独立して行うことにより映像信号
の同期を変換するフレームシンクロナイザ回路であっ
て、入力されるフィールドデータの内容を判別する判別手段
と、上記判別手段の判別結果に応じて上記複数個の記憶手段
への書き込みと読出しを制御する制御手段とを備えるこ
とを特徴とするフレームシンクロナイザ回路。
【請求項２】上記制御手段は、上記複数個の記憶手段
への書き込みを制御して同期をとることを特徴とする請
求項１記載のフレームシンクロナイザ回路。
【請求項３】上記制御手段は、上記複数個の記憶手段
からの読出しを制御して同期をとることを特徴とする請
求項１記載のフレームシンクロナイザ回路。