JPH0265591A - デジタルカラー映像信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はカラーデシタルビデオチーブレ」−ダ或はデジ
タルカラーテレビ受像機に用いて好適なデジタルカラー
映像信号処理回路に関する。

（発明の概要） 本発明はカラーデジタルビデオテープレコーダ或はデジ
タルカラーテレビ受像機に用いて好適なデジタルカラー
映像信号処理回路に関し、映像信号を輝度デジタルデー
タと色デジタルデータに分離した、両デジタルデータ間
の遅延縁を合せるためのデジタルカラー映像信号処理回
路に於いて、輝度デジタルデータ及び色デジタルデータ
を記憶するメモリ手段と、輝度デジタルデータ記憶　モ
リと色デジタルデータ記憶メモリとの書き込みクロック
及び読み込みクロックを発生するクロック発生手段とを
具備し、輝度デジタルデータ記憶メモリと色デジタルデ
ータ記憶メモリへの書き込み或は読み出し、クロック発
生手段の書き込み又は疏み出しタイミングを制御して輝
度デジタルデー夕出力タイミングを合せるようにしてう
・ソチ回路を用いることなく、輝度デジタルデータと色
デジタルデータ間の遅延合せを行う様にしたものである
。

〔従来の技術〕

最近のカラービデオテープレコーダ（以トｖ′ｒＲ）で
はテープに信号を記録するときはアナログ１６号で記録
がｊテなわれるが、カラー映像信号処理回路は全体的に
デジタル化して安定で信頼性の妬い処理を行ない、特殊
再生が出来る様にすると共に高画質化を図っている。

第３図はＶ　’Ｉ’　Ｈのカラー映像信号をデジタル信
号処理する記録系の系統図を示すものである。

第３図で入力端子（２）に人力されるカラー映（家（６
号及び記録アンプ（１０）やビデオテープ（１４）に回
転ヘッド（１３）を介して記録するカラー映１家信号は
アナログ信号であるが、破線で示すデジタルカラー映像
信号処理回路（１）内ではカラー映像信号はデジタル的
に処理される。即ち、入力端子（２）に供給されたカラ
ー映像信号はアナ（コグーデミジタノト変換回路（３）
でデジタル信号に変換され、デジタル化されたデジタル
映像信号はＹ／Ｃ分離回１／８ｆ４ｉで輝度デジタルデ
ータｙと色デジタルデータＣに分ｎ１され、色デジタル
データＣはＲ−Ｙ、）３−Ｙの色差デジタルデータとな
されて色データ記録処理回路（６）に供給され、輝度デ
ジタルデータは輝度データ記録処理回路（５）に供給さ
れる。輝度データ記録処理回路１５）ではエンファシス
、クリップ、１・゛Ｍ変調等を行ない、その処理データ
出力は第４図への様に輝度デジタルデータＹ１．Ｙ２・
・・・Ｙｎとして順次出力される。色データ記録処理回
路（６）の人力には色デジタルデータＣを色差デジタル
データとしＲ−Ｙｔ　、　　Ｂ−Ｙｚ　、　Ｈ−Ｙｔ　
、　Ｂ−Ｙｔ・・・・ＲＹｎ、Ｂ−Ｙｎが順次送り込ま
れる。色データ記録処理回路（６）では色デジタルデー
タを低減変換したり、色差デジタルデータに分別する等
の動作が行なわれるために、輝度デジタルデータＹ＋、
Ｙ２・・・・Ｙｎに比べて付則された色差デジタルデー
タＲＹｓ、！ぐ−Ｙ２　”Ｈ−ＹｎとＢＹｌ、ＨＹｔ、
　　・・・・Ｂ　Ｙｎは第４図Ｂ、　　Ｃに示す様に例
えばτ１＝３τで示す様に遅延を生ずる。第４図Ａ−Ｃ
では３クロック分遅延した場合を示している。このため
、輝度データ記録処理回路（５）の出力側の輝度デジタ
ルデータと色データ記録処理回路（６ｊの色差デジタル
データの遅延量を合せるために輝度データ記録処理回路
（５）の出力側にランチ回路（７）を設ける。ラッチ回
路（７）は例えばＤ型のフリンプフｍｌ　７ｊ回路（７
ａ）　、　　（７ｂ）　。

（７ｃ）からなるが、データを８ビットで処理する場合
は３クロック分ｉ！１延させるには３Ｘ８＝２４１囚の
［）型７９７１７１１７１回路を設けなければならない
。この峰にすることで第１のＤ型フリップフロップ回路
（７ａ）の出力で１クロフク分遅延された第４図１〕の
輝度デジタルデータが得られ、同様に第２及び第３のＤ
型フリップフロップ回路（７ｂ）　。

（７ｃ）の出力で２及び３クロック分遅延した第４図Ｅ
、Ｆの輝度デジタルデータが得られるので、これら輝度
デジタルデータと色差デジタルデータを加算回路（８）
で加算ずれば、Ｙｌ、ＲＹｔ、１３Ｙ１．Ｙｔ、Ｒ−Ｙ
ｔ、Ｂ−Ｙｔ　・・・・Ｙｎ、Ｒ−Ｙ　ｎ　＋　Ｂ　−
Ｙ　ｎの輝度及び色差デジタルデータを順次得ることが
出来る。加算回路（８）の出力はデジタル−アナログ変
換回路（９）でカラー映像信号に変換されて記録アンプ
（１０）を介して記録、再生切換スイッチ（１２）の固
定接点す一可動接片ａを介し記録用回転ヘッド（１３）
でビデオテープ（１４）にカラー映像信号の記録が行わ
れる。記録Ｂ生切換スイッチ（１２）の可動接片ａを固
定接点Ｃ側に倒せばビデオテープ（１４）に記録された
カラー映像信号を再生用回転ヘッドを介して再生アンプ
（１５）に供給出来る。この再生信号をアナログ−デジ
タル変換回路（１６）に供給して記録と逆のデジタル信
号処理を行なう。即ち図示しない輝度データ再生処理回
路並に色データ再生処理回路で記録と逆の信号処理をｊ
テなってデジタル−アナログ変換回路を介してアナログ
カラー映像信号を出力させて、ＣＲｉ’等に表示させる
様になされている。

（発明が解決しようとする課題） 叔上の様に輝度デジタルデータを遅延させるためにはラ
ッチ回路（７）を多く必要とし、例えば１６ビツトで処
理し、３クロ７り遅速するとすれば絽用個ものＤ型フリ
ップフロップ回路を必要とする問題があった。

本発明は叙上の問題点に迄みなされたもので、その目的
とするところはラッチ回路を使用しなくてもよいデジタ
ル信号処理回路を提供する様にしたものである。

〔課題を解決するための手段〕

本発明のデジタル信号処理回路はその一例が第１図に示
されている様にカラー映像信号を輝度デジタルデータと
色デジタルデータに分離した、両テシタルデータ間の遅
ｉｆを合せるためのデジタルカラー映像信号処理回路＋
１）に於いて、輝度デジタルデータ及び色デジタルデー
タを記憶するメモリ手段（１７）　　（１８）と、輝度
デジタルデータ記憶メモリ　（１７）と色デジタルデー
タ記憶メモリ　（１日）との書き込みクロック及び読み
込みクロックを発生ずるクロック発生手段（、１９）　
　（２０）とを具備し、輝度デジタルデータ記憶メモＩ
Ｊ　　（１７）と色デジタルデータ記憶メモリ　（１８
）への書き込み或は読み出し、クロック発生手段（１９
）　　（２０）の暑き込み又は統み出しタイミングを制
御して輝度デジタルデータと色デジタルデータ出力のタ
イミングを合せるよ・）にしたものである。

（作用〕 本発明のデジタルカラー映像信号処理回路によればＶ　
ＦＲ内で特殊前止等の為に用いられるメモリを用いて、
色差デジタルデータを色信号メモリから読み出す（又は
書き込む）クロッフタ・イミングを輝度デジタルデータ
に対し早めて読み出す（又は暑き込む）様にすることで
多数のランチ回路を用いることのないデジタルカラー映
像１ζ可゛・す処理回路を得ることが出来る。

〔実施例〕

以下、本発明のデジタルカラー映像信号処理回路の記録
系を第１図を参照してＶ　ｉ”　）＜に通用した場合に
ついて説明する。

面、この第１図に於いて第３図との対応部分には同一符
号を付して■複説明を省略する。

第１図で符号（１）〜（１６）迄の構成は第３図のラッ
チ回路（７］がない以外は全く同一の構成である。

本例ではＹ／Ｃ分に１回路（４）と輝度データ記録処理
回路（５）間に並列的にビデオＲＡＭ等の輝度信号メモ
リ　（１’／）が接続され、また、Ｙ／Ｃ分離回路（４
）と色データ記録処理回路（６）間にビデオＲＡＭ等の
１！ｓ信号メモリ　（１８）が接続されている。これら
輝度信号メモリ　（１７）、及び色信号メモリ　（１８
）には冴き込みクロック発生回路（１９）及び読み出し
クロック発生回路（２０）からの書き込み及び読み出し
クロックが供給される。得き込みクロック発注回路（Ｉ
９）は映像信号中の垂直同期信号からりＩ：１フク（４
寸が作られ読み出しクロック発生回路（２０）は基準同
期信号に基づいてクロック信号が作られる。書き込み及
び統み出しクロック発生回路（１９）　　（２０）は輝
度信号メモリ　（１７）用と色信壮メモリ　（１８）用
に別々に設ける様にしてもよい。

第１図示の場合は読み出し側のクロックのタイミングを
合せる様にしたもので輝度信号メモリ　（１７）と読み
出しクロック発生回路（２０）間にシフタ（２１）が設
けられる。書き込み側で書き込みクロックのタイミング
調整を行う場合には輝度信号メ七り　（Ｉ７）と書き込
みクロック発生回路（１！Ｄ間にシック（２１）を挿入
すればよい。

−Ｌ述の構成の動作を第２図の遅延補正を説明する線図
で詳記する。

第１図の色データ処理回路（６）で輝度デジタルデータ
Ｙｌ　、Ｙｌ　”Ｙｎと色差データＲＹ＋ＲＹｌ”・・
Ｒ−Ｙｎ及びＢ　　Ｙｌ、Ｂ　　Ｙｌ”・・Ｂ−Ｙｎの
各々の遅延埼が第２図Ａ　−Ｃに示す東うにτ１であっ
たとすると、輝度信号メモリフ１７）と色信号メモリ　
（１８）−、の書き込みクロックのタイミング或は読み
出しクロックタイくンクをずらせる様にする。第２図Ａ
、Ｂ、Ｃにネオ様に輝度デジタルデータＹｌ　、Ｙｌ　
、ＹＪ・・・・Ｙｎと色差デジタルデータＲＹ＋　、Ｒ
ＹＪ・・・・尺−’ｒ’ｎ　　Ｂ−Ｙｔ　、　　１３　
　Ｙ２　”Ｂ−Ｙｎのクロックタイミングが３クロフク
ずれていて、第２図ＩＪの（φに各デジタルデータの安
定した中央部分で読み出しを行うとすれば、色差デジタ
ルデータの読み出しクロックのタイミングを第２図Ｅに
示すように３ノロツクずらせてやればよい。即ち輝度信
号メモリ　（１７ｃ）の読み出しクロックタイミングは
色他号メモリ　（１８）の読み出しクロックタイ・、ン
グに比べてシック（２１）で３り１コツクシフトされる
ことになる。勿論このシフトｌは輝度データ記録処理回
路（５）と色データ記録処理回１／１３　（６１の構成
によっ゛（＋Ａなってくるので所定値を定める必要かあ
る。この様に輝度デジタルデータＹｉ、Ｙｘ。

Ｙ３・・・・Ｙｎを第２図Ｆの様にシフトさせ読み出せ
は加被回路（８）の出力には第２図Ｇの様にＹｔ。

■ンーＹ　Ｉ＋　　ｂ　　Ｙ　ｔが次に第２図Ｈの様に
Ｙ２１ぐ−Ｙ２．ＢＹンが、更に次に第２し１１の様に
Ｙ３，１ン−Ｙ３．ＢＹ３が、次は第２図Ｇの様にＹ４
　、ＲＹｔ　、Ｂ−Ｙ４が取り出され、以下第２図１（
，１に示す様にＹｓ、ＨＹｓ、Ｂ−Ｙｓ。

ＹＧ　、ＲＹ＝、　、　　Ｂ　　Ｙｃ・・・・か順次取
り出せることになり、多くのランチ回路（７）を用いる
ことなくデジタル処理回路内に用いられるメモリ、及び
読み出し或は冴き込みクロック発生回路（２０）（１９
）を用いて簡単に輝度デジタルデータと色差デジタルデ
ータ間の遅延補正をけうごとが出来る。

向、上述の実施例では読み出しクロックのタイミングを
調整した例を説明したが、書き込みり冒ツクタイミング
をｌｊ１整しても同様に軸止かＵ］能である。又、Ｖ　
Ｔ　）＜の記録系だけでなり１１１生系についても同様
に構成し得る。又、Ｖ　”Ｖｌ（に限りず、デジタルデ
ータ等にも通用し得ることは明らかであり、本発明の要
旨を逸脱しない範囲で種々の変形が可能である。

〔発明の効果〕

本発明のデジタルカラー映像信号処理回路によれば多数
のランチ回路を用いることなく、輝度デジタルデータと
色差デジタルデータ間の遅延差を補正することが出来る
。

【図面の簡単な説明】

第１図は本発明のデジタルカラー映像信号処理回路の一
実施例を示す系統図、第２図は本発明の遅延補正を説明
するための線図、第３図は従来のデジタルカラー映像信
号処理回路の系統図、第４図は従来のデータ遅ｔ４？ｉ
Ｉｉ正を説明する線図である。 １１）はデジタルカラー映像信号処理回路、（２）は入
力端子、（３）はアナログ−デジタル変換回路、（５）
は輝度データ記録処理回路、（６）は色データ記録処理
回路、（１７）は輝度信号メモリ、（１８）は色信号メ
モリ、（１９）は書き込みクロック発生回路、（２０）
は読み出しクロック発生回路、（２１）はシフタである
。

Claims (1)

1. 【特許請求の範囲】 カラー映像信号を輝度デジタルデータと色デジタルデー
   タに分離した、両デジタルデータ間の遅延量を合せるた
   めのデジタルカラー映像信号処理回路に於いて、 輝度デジタルデータ及び色デジタルデータを記憶するメ
   モリ手段と、 上記輝度デジタルデータ記憶メモリと色デジタルデータ
   記憶メモリとの書き込みクロック及び読み込みクロック
   を発生するクロック発生手段とを具備し、 上記輝度デジタルデータ記憶メモリと、色デジタルデー
   タ記憶メモリへの書き込み或は読み出し、クロック発生
   手段の書き込み又は読み出しタイミングを制御して輝度
   デジタルデータと色デジタルデータ出力タイミングを合
   せるようにしてなることを特徴とするデジタルカラー映
   像信号処理回路。