JPS637593A - 周波数変換回路及び周波数変換方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばビデオテープレコーダやテレビジョ
ン受像機等において画像処理を行う場合等に用いて好適
な周波数変換回路に関する。

〔発明の概要〕

この発明は、非同期の第１及び第２のアドレス信号によ
りメモリに情報を書き込みそして読み出すことにより周
波数の変換を行う周波数変換回路において、第１及び第
２のアドレス信号を比較し、その比較に応じて第１及び
第２のアドレス信号に追い越しが生じるようになったと
きメモリに対するアドレス信号の順番を切換えてメモリ
より連続した出力信号を取り出すことにより、第１及び
第２のアドレス信号の追い越しによって画像に異常をき
たすことを防止するようにしたものである。

〔従来の技術〕

周波数変換を行う従来の周波数変換回路（フレームシン
クロナイザ）として例えば第６図に示すようなものが提
案されている。すなわち、第６図において、複数個のフ
レームメモリ　（又はフィールドメモリ・・・以下同じ
）　＋１１　、　（２）が設けられ、これ等のフレーム
メモリ（１１、（２）には８ビツトの複合カラー映像信
号が上位４ビア）と下位ビットの各データに分離されて
夫々供給される。つまり、フレームメモ１月１１．（２
１は供給された４ビツトのデータを書き込み用クロック
信号ＣＫ　Ｗに基づいて順次書き込み、読み出し用クロ
ック信号ＣＫＲに基づいて読み出す。このときクロック
信号ＣＫＷとＣＫＲは非同期とされている。従ってフレ
ームメモ１月１１．（２１の出力側には入力信号の周波
数と異なった周波数すなわち闇波数変換された出力信号
が得られる。

そして、後述されるようにフレームメモリ（１）。

（２）で用いられる書き込み用アドレス信号と読み出し
用アドレス信号との間に追い越しが生じると、これが追
い越し検出回路（３）で検出され、この追い越し検出回
路（３）の検出結果に応じて、クロマインバータ（４）
においてサブキャリの位相が１８０°　シフトされて正
常な色再現がなされ出力端子（５）に取り出される。

フレームメモ１月１）、（２）としては例えば第７図に
示すようなものが使用される。第７図において、（１０
）は映像信号が供給される入力端子であって、この入力
端子（１０）からの映像信号はライン単位のシリアルア
クセスメモリ　（以下、ＳＡＭと称する）　　（１１）
に書き込み用クロック信号ＣＫＷに基づいて順次書き込
まれる。このＳ・ＡＭ（１１）に書き込まれたデータは
、ライン単位でダイナミックランダムアクセスメモリ　
（以下、ＤＲＡＭと称する）（１２）に転送され、カウ
ンタを用い、クロック信号ＣＬＫが供給される書き込み
用アドレス回路（１３）からのアドレス信号により指定
されるＤＲＡＭ（１２）の所定位置に書き込まれる。

ＤＲＡＭ　（１２）の所定位置に書き込まれたデータは
、カウンタを用い、クロック信号ＣＬＫが供給される読
み出し用アドレス回路（１４）からのアドレス信号によ
り指定されてライン単位で読み出され、ＳＡＭ（１５）
に転送されて書き込まれる。ＳＡＭ（１５）に転送され
た情報は、読み出し用クロック信号ＣＬＫが供給される
毎に１ビツトずつシフトされ、出力端子（１６）に取り
出される。なお、ＳＡＭ（１１）及び（１５）は等容量
とされ、クロック信号ＣＫＷとＣＫＲは非同期とされる
。

〔発明が解決しようとする問題点〕

ところで第６図に示すような構成において、フレームメ
モ１月１１．（２１の入出力は非同期のためアドレス回
路（１３）からの書き込み用アドレス信号とアドレス回
路（１４）からの読み出し用アドレス信号が何処かで追
い越しを生じ、この追い越しする時点でデータが現フィ
ールドから前フィールドに入れ替わる。すなわち、第８
図において、実線は書き込み用アドレス信号の時間的推
移を表わし、破線は読み出し用アドレス信号の時間的推
移を表わし、読み出し用アドレス信号の方が書き込み用
アドレス信号の周波数より高い（周期が短い）ものとす
る。すると未だ両アドレス信号に追い越しが生じないと
きは時間ｔ１〜　ｔ２ではｎ番目のフィールド情報が読
み出され、時間ｔ２〜　し４ではｎ＋１番目のフィール
ド情報が読み出され、時間ｔ４〜ｔ５ではｎ＋２番目の
フィールド情報が読み出され、時間ｔ５〜　ｔεではｎ
＋３番目のフィールド情報が読み出される筈であるが、
時間ｔ３で読み出し用アドレス信号が書き込み用アドレ
ス信号に追いついて追い越しを生じると、時間ｔ２〜ｔ
３ではｎ＋１番目のフィールド情報すなわち現在のフィ
ールド情報が読み出されるも時間ｔ３〜　ｔ４では第８
図に示すようにｎ番目のフィールド情報すなわち前のフ
ィールド情報が読み出されるようになり、後は同様に時
間Ｌ４〜　ｔ５ではｎ＋１番目のフィールド情報、時間
ｔ５〜ｔ６ではｎ＋２番目のフィールド情報と１フイー
ルド前のフィールド情報が読み出されることになる。

このような追い越しの現象は第６図の如く上位４ビツト
用のフレームメモリ（１）と下位４ビツト用フレ一ムメ
モＩ月２）を用いる構成においては同時に起きる場合に
は良いが、メモリ内部の遅延のバラツキ等によりメモリ
間で追い越しがおきる時間が必ずしも一致しない場合に
は問題となる。つまり、このとき上位４ビツトと下位４
ビツトとでデータの内容として現フィールドと前フィー
ルドが混在してしまい、この結果画面に重大な影響を与
えてしまう欠点があった。

この発明は斯る点に鑑みてなされたもので、追い越しの
発生を除去して画面への悪影響を防止することができる
周波数変換回路を提供するものである。

〔問題点を解決するための手段〕

この発明による周波数変換回路は、第１のアドレス信号
で入力信号をメモリ　（１２）の所定のアドレスに書き
込み、このメモリの所定のアドレスに書き込まれた情報
を第２のアドレス信号で読み出して周波数の変換された
出力信号を得る周波数変換回路において、上記第１及び
第２のアドレス信号を比較する比較手段（２０）〜（２
２）と、この比較手段の出力が供給されるアドレス補正
回路（２８）とを備え、上記第１及び第２のアドレス信
号に追い越しが生じそうになったとき上記アドレス補正
回路により上記メモリに対するアドレス信号の順番を切
換えてこのメモリより連続した出力信号を取り出す構成
している。

〔作用〕

第１のアドレス信号すなわち書き込み用アドレス信号と
第２のアドレス信号すなわち読み出し用アドレス信号を
比較器（２０）で比較して両アドレス信号間に追い越し
が生じそうになったときフラッグを立ててフリップフロ
ップ回路（２１）　、　　（２２）を設定する。そして
、フリップフロップ回路（２１）　。

（２２）の論理結果に応じてフレームメモリの出力を通
常ルートより切換えると共に、アドレス補正回路（２８
）によりアドレス回路（１３）　　（１４）を制御して
ＤＲＡＭ　（１２）に対するアドレス信号の順番を切換
える。これにより実質的に追い越しの現象が防止され、
ＤＲＡＭ　（１２）より連続した出力信号を取り出すこ
とができる。

〔実施例〕

以下、この発明の一実施例を第１図〜第５図に基づいて
詳しく説明する。

第１図は本実施例の回路構成を示すもので、本実施例で
も第７図に示したようなフレームメモリを用いることと
する。従って第１図において、第７図と対応する部分に
は同一符号を付し、その詳細説明は省略する。

本実施例では比較器（２０）を設け、ここで書き込み用
アドレス回路（１３）からのアドレス信号と読み出し用
アドレス回路（１４）からのアドレス信号を比較し、−
方のアドレス信号が他方のアドレス信号を追い越しそう
になったときフラッグを発生する。比較器（２０）から
のフラッグは一対のＤ型フリップフロップ回路（２１）
及び（２２）の入力端子りに供給される。また、読み出
し用アドレス回路（１４）に印加されているクロック信
号ＣＬＫがフリップフロップ回路（２１）のクロック端
子に供給されると共にインバータ（２３）を介してフリ
ップフロツブ回路（２２）のクロック端子に供給される
。書き込み先行から読み出し先行に変化しそうなとき、
すなわち読み出し用アドレス信号が書き込み用アドレス
信号を追い越しそうになったときフリップフロップ回路
＜２２）の出力が“１”となり、フリップフロップ回路
（２１）の出力が“０”となる。また、読み出し先行か
ら読み出し先行に変化しそうなとき、すなわち書き込み
用アドレス信号が読み出し用アドレス信号を追い越しそ
うになったときフリップフロップ回路（２１）の出力が
“ｌ”となり、フリップフロップ回路（２２）の出力が
′″０″となる。

フリップフロップ回路（２１）の出力はスイッチ制御回
路（２４）のセットａ子５ＥＴ２に供給され、フリップ
フロップ回路（２２）の出力はスイッチ制御回路（２４
）のセット端子５ＥＴＩに供給される。スイッチ制御回
路（２４）は読み出し中の垂直ブランキング区間でスイ
ッチ（２５）を接点ａ側にプリセントする。そして、セ
ット端子５ＥＴＩ及び５ＥＴ２のいずれかに“１”の信
号が供給されたとき、供給された時点より所定時間例え
ば２Ｈ連れてスイッチ（２５）を接点ａ側に切換える。

なお、スイッチ（２５）の接点すは２Ｈ遅延回路（２６
）を介してＳＡＭ（１５）の出力側に接続されると共に
接点ａは直接ＳＡＭ（１５）の出力側に接続されている
。

そして、スイッチ（２５）の共通端子Ｃが出力端子（２
７）に接続される。

また、フリップフロップ回路（２１）及び（２２）の出
力はアドレス補正回路（２８）に供給され、アドレス補
正回路（２８）はフリップフロップ回路（２１）及び（
２２）の出力の結果に応じて書き込み用アドレス回路（
１３）又は読み出し用アドレス回路（１４）を制御する
。すなわち、アドレス補正回路（２８）はフリップフロ
ップ回路（２２）の出力が“１”、フリップフロップ回
路（２１）の出力が“０”のとき、読み出し用アドレス
回路（１４）を制御してそのアドレス信号の順番を−２
とし、フリップフロップ回路（２１）の出力が“１”、
フリップフロップ回路（２２）の出力が“０”のとき、
書き込み用アドレス回路（１３）を制御してそのアドレ
ス信号の順番を＋２とする。

次に第１図の動作を第２図〜第５図を参照して説明する
。第２図は比較器（２０）の出力側にフラッグが発生す
る状態を示すもので、第２図Ａに示すようなり口、り信
号ＣＬＫが読み出し用アドレス回路（１４）に供給され
ると共にフリップフロップ回路（２１）のクロック端子
に供給され、更にインバータ（２３）を介してフリップ
フロップ回路（２２）のクロック端子に供給されている
。ここで、第２図Ｂに示すようなアドレス回路（１４）
からの読み出し用アドレス信号の間波数が第２図Ｃに示
すようなアドレス回路（１３）からの書き込み用アドレ
ス信号の周波数より高いとすると、第２図Ｂ及びＣから
れかるように、読み出し用アドレス信号が書き込み用ア
ドレス信号に追い越すようになり、読み出し用アドレス
信号の一部が書き込み用アドレス信号の一部と一致した
時点で、つまり読み出し用アドレス信号が書き込み用ア
ドレス信号を追い越しそうになったとき、比較器（２０
）の出力側に第２図りに示すようなフラッグが発生する
。

例えば、第２図Ｂ−Ｄではｎ−１番目、ｎ番目及びｎ＋
１番目の読み出し用と書き込み用の各アドレス信号の一
部が一致した時点でフラッグが発生されている。

また、読み出し用アドレス信号の周波数に対して書き込
み用アドレス信号の周波数が高いとすると、第２図Ｂ及
びＥかられかるように、書き込み用アドレス信号が読み
出し用アドレス信号を追い越すようになり、書き込み用
アドレス信号の一部が読み出し用アドレス信号の一部と
一致した時点で、つまり書き込み用アドレス信号が読み
出し用アドレス信号を追い越しそうになっとき、比較器
（２０）の出力側に第２図Ｆに示すようなフラッグが発
生する。例えば第２図Ｂ、Ｅ及びＦではｎ−２番目、ｎ
−１番目及びｎ番目の読み出し用と書き込み用の各アド
レス信号の一部が一致した時点でフラッグが発生されて
いる。

比較器（２０）の出力側に得られたフラッグはフリップ
フロップ回路（２１）及び（２２）の入力端子りに供給
され、読み出し用アドレス回路（１４）に供給されるク
ロック信号ＣＬＫがクロック端子に印加された時点でフ
リップフロップ回路（２１）及び（２２）の出力端子Ｑ
に出力される。すなわち、読み出し用アドレス信号（第
２図Ｂ）が書き込み用アドレス信号（第２図Ｃ）を追い
越そうとするときは第２図Ａに示すクロック信号ＣＬＫ
の立下り時点で第２図りに示すフラッグがフリップフロ
ップ回路（２２）の出力側に発生されて“１”となり（
このときフリップフロップ回路（２１）の出力は０″）
、書き込み用アドレス、信号（第２図Ｅ）が読み出し用
アドレス信号（第２図Ｂ）を追い越そうとするときは第
２図Ａに示すクロック信号ＣＬＫの立上り時点で第２図
Ｆに示すフラッグがフリップフロップ回路（２１）の出
力側に発生されて“１”となり　（このときフリップフ
ロ７１回路（２１）の出力は“０”）、書き込み用アド
レス信号（第２図Ｅ）が読み出し用アドレス信号（第２
図Ｂ）を追い越そうとするときは第２図Ａに示すクロッ
ク信号ＣＬＫの立上り時点で第２図Ｆに示すフラッグが
フリップフロップ回路（２１）の出力側に発生されて“
１”となる（このときフリップフロップ回路（２２）の
出力は“０′）。

追い越しが生じない通常モードではスイッチ（２５）は
接点す側に接続されており、フレーメモリの出力すなわ
ちＳ　Ａ　Ｍ　（１５）の出力は第３図人に示すように
、ｎ−２＋　　ｎ−１，ｎ、ｎ＋１．・・・。

ｎ＋５と各番目のアドレス信号に対応した映像信号が順
次出力されており、出力端子（２７）には第３図Ｃに示
すようにＳＡＭ（１５）の出力が２Ｈ遅延したｎ　　４
＋　　ｎ　　３．ｎ　　２．ｎ　　１＋　　ｎ、・・・
。

ｎ＋３と各番目のアドレス信号に対応した映像信号が順
次出力されている。

ところが、上述の如く例えば読み出し用アドレス信号が
書き込み用アドレス信号を追い越しそうになるとフリッ
プフロップ回路（２２）の出力が“１”、フリップフロ
ップ回路（２１）の出力は“０”となり、アドレス補正
回路（２８）は読み出し用アドレス回路（１４）を制御
して追い越しそうな時点例えばｎ番目のアドレスを第３
図人に示すように−２だけシフトしてｎ−２番目のアド
レスとしてＤＲＡＭ　（１２）に対して発生させ、以下
同様にｆｉ＋１番目はｎ−１番目に、ｎ＋２番目はｎ番
目に、ｎ＋３番目はｎ＋１番目・・・というようにアド
レス信号の順番を−２だけ少くして発生するようにする
。そして、追い越しそうな時点、っまりフリップフロッ
プ回路（２２）の出力が“１”、フリップフロップ回路
（２１）の出力が“０”になった時より２Ｈｌにスイッ
チ制御回路（２４）はスイッチ（２５）　：！ｘ接接点
側側切換える。

すると、いままで出力端子（２７）には２Ｈ遅延回路（
２６）を介して第３図Ｃ側のｎ−４，ｎ−３゜ｎ−２，
ｎ−１の各番目のアドレス信号に対応した映像信号が出
力されていたが、スイッチ（２５）が接点ａ側に切換っ
た以降は第３図への下側のｎ。

ｎ＋１．ｎ＋２．ｎ＋３・・・の各番目のアドレス信号
に対応した映像信号が出力されることになる。

つまり出力端子（２７）には第３図に斜線で囲んだよう
な順番で各アドレス信号に対応した映像信号が連続して
出力される。

また、書き込み用アドレス信号が読み出し用アドレス信
号を追い越しそうになるとフリップフロップ回路（２１
）の出力が“１”、フリップフロップ回路（２２）の出
力が“０″となり、アドレス補正回路（２８）は書き込
み用アドレス回路（１３）を制御して追い越しそうな時
点例えばｎ番目のアドレス信号を第４図人に示すように
＋２だけシフトしてｎ＋２番目のアドレス信号としてＤ
ＲＡＭ　（１２）に対して発生させ、このｎ＋２番目の
アドレス信号に対応したＤＲＡＭ　（１２）の所定位置
にｎ番目のアドレス信号に対応して書き込もうとする映
像信号を書き込むようにする。つまり、追い越しが何も
発生しない通常モードでは第５図に示すように各アドレ
ス１，２．３・・・ｎに対応して順番に映像信号Ｖｌ、
Ｖ２．Ｖ３・・・Ｖｎが書き込まれそして読み出される
が、書き込み用アドレス信号が読み出し用アドレス信号
を追い越しそうになると、その追い越そうとするアドレ
ス信号と次のアドレス信号に対応する位置には何も映像
信号は書き込まれず、２つ飛び越した後のアドレス信号
に対応した位置より順次書き込まれるようになる。従っ
て、第４図人では追い越しそうな時点のｎ番目のアドレ
ス信号に次のｎ＋１番目のアドレス信号の位置には何も
映像信号は書き込まれず、ｎ番目のアドレス信号に対応
した映像信号Ｖｎはｎ＋２番目のアドレス信号に対応し
た位置に書き込まれ、ｎ＋１番目のアドレス信号に対応
した映像信号Ｖｎ＋１はｎ＋３番目のアドレス信号に対
応した位置に書き込まれ、以下同様である。

そして追い越しそうな時点、つまりフリップフロップ回
路（２１）の出力が“１”、フリップフロップ回路（２
２）の出力が“０”になった時より２Ｈ後にスイッチ制
御回路（２４）はスイッチ（２５）を接点す側に切換え
る。すると、いままで出方端子（２７）には２Ｈ遅延回
路（２６）を介して第５図Ｃ側のｎ−４，ｎ−３，ｎ−
２，ｎ−１の各番目のアドレス信号に対応した映像信号
Ｖｎ−＋　、　　Ｖｎ−３。

￥ｎ−２．Ｖｎ−１が出力されていたが、スイッチ（２
５）が接点ａ側に切換った以降は第３図人側のｎ＋２．
、ｎ＋３．ｎ＋４．ｎ＋５・・・の各番目のアドレス信
号に対応した映像信号Ｖｎ　＋　　Ｖｎ＋１＋Ｖｎ＋２
．Ｖｎ＋ｘが出力されことになる。つまり出力端子（λ
ｑ）には第４図に斜線で囲んだような順番で各アドレス
信号に対応した映像信号が連続して出力される。

〔発明の効果〕

上述の如くこの発明によれば、第１及び第２のアドレス
信号を比較して両者に追い越しが生じそうになったとき
メモリに対するアドレス信号の順番を切換えてメモリよ
り連続した出力信号を取り出すようにしたので、アドレ
ス信号の追い越しを除去することができ、従って入力デ
ータを上位ビット、下位ビットに分けて処理する場合で
も問題なく、従来の如き画面への重大な悪影響が防止さ
れる。また、この発明ではアドレス信号の追い越しその
ものが生じなくなるので、従来用いたような追い越し検
出回路やクロマインバータ等が不要となり、回路構成を
簡略化できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路構成図、第２図
〜第５図はこの発明の動作説明に供するための線図、第
６図は従来回路の一例を示す回路構成図、第７図はフレ
ームメモリを示す回路構成図、第８図は追い越し動作の
説明に供するための線図である。 （１１）　、　　（１５）はシリアルアクセスメモリ　
（ＳＡＭ）、（１２）はダイナミックランダムアクセス
メモリ（りＲＡＭ）、（１３）は書き込み用アドレス回
路、（１４）は読み出し用アドレス回路、（２０）は比
較器、（２１）　、　　（２２）はＤ型フリップフロフ
プ回路、（２４）はスイッチ制御回路、（２５）はスイ
ッチ、（２６）は２Ｈ遅扉回路、（２８）はアドレス補
正回路である。

Claims (1)

1. 【特許請求の範囲】 第１のアドレス信号で入力信号をメモリの所定のアドレ
   スに書き込み、 該メモリの所定のアドレスに書き込まれた情報を第２の
   アドレス信号で読み出して周波数の変換された出力信号
   を得る周波数変換回路において、上記第１及び第２のア
   ドレス信号を比較する比較手段と、 該比較手段の出力が供給されるアドレス補正回路とを備
   え、 上記第１及び第２のアドレス信号に追い越しが生じそう
   になったとき上記アドレス補正回路により上記メモリに
   対するアドレス信号の順番を切換えて該メモリより連続
   した出力信号を取り出すようにしたことを特徴とする周
   波数変換回路。