JPH0832006B2 - 画像メモリ装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号のメモリを内蔵した画像メモリ装置
に関するものである。

従来の技術 近年、TVやVTR等の映像機器は高性能・高画質化さ
れ、映像情報が急速に増大してきており、これに伴い美
しい映像を忠実にハードコピーする画像プリンタが注目
されている。特に画像プリンタでは、ある程度の印写時
間が必要な為、画像メモリは必要不可欠なものとなりつ
つある。

以下図面を参照しながら、上述した画像プリンタに用
いられる従来の画像メモリ装置の一例について説明す
る。

第３図は従来の画像メモリ装置のブロック図を示すも
のである。第３図で１は画像信号のA/D変換回路、２は
画像メモリ、３はD/A変換回路、５は同期分離回路、６
はこの同期出力に基づいてリセットパルスを発生するパ
ルス発生回路、７は同期出力に基づいて同期信号に位相
を合わせたクロックを作成する発振回路、８はパルス発
生回路６の出力によってリセットされ発振回路７の出力
を計数して画像メモリ２へのアドレス信号を与えるアド
レスカウンタである。

以上のように構成された従来の画像メモリ装置につい
て、以下その動作を説明する。

まず入力された画像信号はA/D変換回路１でA/D変換さ
れ、画像メモリ２に書き込まれて、読み出し時にはD/A
変換回路３でD/A変換される。プリンタ装置では画像メ
モリ２から読み出したディジタルの画像データを印写す
る場合があるが、印写画像をテレビ画像でモニタする為
にはD/A変換回路３が必要となる。一方A/D変換，メモリ
の制御,D/A変換のタイミング信号を作成する為に、入力
された画像信号は同期分離回路５により同期信号が分離
され、パルス発生回路６及び発振回路７に供給される。
回路７では同期信号に位相を合わせたクロックが作成さ
れ、パルス発生回路６では同期信号により、画像メモリ
２への書き込み、読み出しのタイミングを設定し、アド
レスカウンタ８ではこれらのタイミング回路の出力に応
じてメモリのアドレスを発生させる。又発振回路７はA/
D変換回路１及びD/A変換回路３のクロックを供給してい
る。

発明が解決しようとする課題 しかしながら上記のような構成では、A/D変換及びD/A
変換する為のクロックやメモリのアドレス発生回路が入
力する画像信号により影響を受ける。例えばメモリの読
み出しをしている間に入力画像信号が無くなった場合に
は、クロックの発振周波数が変動し、アドレスカウンタ
の変化が不連続となり、メモリ出力の同期が乱れること
となる。又VTRの早送り再生や巻戻し再生のような水平
同期信号が標準テレビ信号でない映像信号は正常に画像
メモリに記憶させることが出来ず、テレビで見ている通
りの画像をメモリすることが出来ないという欠点を有し
ていた。

本発明は上記課題に鑑み、メモリからの読み出し時に
入力信号の影響を受けず、テレビで見ている画像を忠実
にプリントすることの容易な画像メモリ装置を提供する
ものである。

課題を解決するための手段 上記課題を解決するために本発明は、画像メモリに複
合同期信号を含めた映像信号を記憶させ、画像信号のサ
ンプリングクロックを固定周波数とし、映像データをメ
モリへ書込む時は入力画像信号の垂直同期信号に同期し
たタイミング回路を構成し、読み出す時はメモリに書き
込んだデータ量に基づいてタイミング回路を構成し、メ
モリのアドレス制御を行うという構成にしたものであ
る。

作用 本発明は上記した構成によって、画像メモリに複合同
期信号を含めた映像信号を記憶し、画像信号のサンプリ
ングクロックは固定周波数となり、入力信号の垂直同期
信号に同期したパルスで書き込み期間を設定し、かつ、
メモリの読み出しアドレスを、書き込んだ時のアドレス
に基づいて読み出すようにしている。そのため、入力信
号が非標準信号であっても、一定のサンプリングクロッ
クを発生し、水平走査線の数が変動しても、入力信号の
データ量に応じて書き込みし、テレビで見ている画像を
忠実にメモリの書き込み、読み出しができ、テレビ画像
通りのプリント画像が得られる。

実施例 以下本発明の一実施例のプリント装置について、図面
を参照しながら説明する。

第１図は本発明の一実施例におけるメモリ回路部のブ
ロック図を示すものであり、同一部分は同一符号を用い
て示している。第１図において、１はA/D変換回路、２
は画像メモリ、３はD/A変換回路、４は書込／読出切換
手段であり、切換出力に基づいてスイッチSW1,SW2を夫
々書き込み（Ｗ）、読み出し（Ｒ）方向に切換えるもの
である。５は同期分離回路、６は分離された垂直同期信
号に基づいて垂直同期信号に同期したパルスを発生する
パルス発生回路、７は画像信号のサンプリングクロック
として固定周波数で発振する発振回路、８は発振回路７
の出力を計数して画像メモリ２へアドレス信号を与える
アドレスカウンタ、９はアドレスカウンタ８の計数出力
をパルス発生回路６のタイミングで保持するラッチ回路
であり、そのラッチ出力をコンパレータ10に与えてい
る。コンパレータ10はアドレスカウンタ８の出力とラッ
チ出力とを比較するデジタルコンパレータであり、その
出力は書込／読出切換手段４のスイッチSW2に与えられ
る。スイッチSW1はパルス発生回路６の出力をラッチ回
路９に与えるかどうかを切換えるスイッチ、スイッチSW
2はパルス発生回路６の出力またはコンパレータ10の出
力によってアドレスカウンタ８をリセットする信号を選
択するスイッチである。

以上のように構成された画像メモリ装置について、第
１図及び第２図を用いてその動作を説明する。ここで、
書き込み期間を１フィールド（1V期間）とする。第２図
は主要部のタイミング図であり、R/Wは読み出し／書き
込み切換信号、WVは書き込みタイミングパルス、RVは読
み出しタイミングパルス、MVはSW2の出力信号、ラッチ
データはラッチ回路９の出力を示している。尚、WVはパ
ルス発生回路６の出力、RVはコンパレータ10の出力、MV
はスイッチSW2の選択出力であり、第２図の中には各Ｖ
パルスの期間（前後のＶパルス間の時間）が記入してあ
る。

まず、書込／読出切換手段４により、書き込みに切換
えると、同期分離回路５で入力された映像信号から抽出
した垂直同期信号をもとに、パルス発生回路６で作成し
た垂直同期信号に同期したパルスWVをスイッチSW2を通
してアドレスカウンタ８に入力し、アドレスカウンタ８
をリセットする。WVは映像信号の垂直同期信号の前にす
ると画像メモリ２の読み出し出力と入力映像信号との切
換時の同期はずれや垂直同期信号の周期変動による画像
の乱れを防止し易く、垂直同期信号の3H〜6H前に設定す
ることが多い。一方、固定周波数で発振させた発振回路
７でサンプリングクロックを発生させ、A/D変換回路１
及びD/A変換回路３のクロックとして供給する。アドレ
スカウンタ８は、WVのタイミングでリセットされ、前記
クロックをカウントすることにより画像メモリ２のアド
レスを発生させる。また、ラッチ回路９のWVのタイミン
グでラッチし、画像メモリ２に書き込まれたデータ量を
ラッチする。

ここで、ラッチのタイミングも、アドレスカウンタの
リセットも同期としたが、これは画像メモリへの最終書
き込みアドレスとラッチした値が一致していればよく、
たとえば画像メモリが８クロックで１アドレスのもので
あればラッチとリセットが同時でなくともよい。

一方、書込／読出切換手段４により画像データの読出
側に切換えると、発振回路７より固定のクロックがアド
レスカウンタ８に与えられ、その出力が画像メモリ２に
読み出しアドレスとして与えられ、画像メモリ２から読
み出された信号がD/A変換回路３を介して映像信号とし
て出力される。そしてアドレスカウンタ８の出力はコン
パレータ10にも与えられる。従ってコンパレータ10はラ
ッチ回路９に保持されている書き込み時に画像メモリ２
に書き込まれたアドレス値とアドレスカウンタ８の出力
とをコンパレータ10で比較し、値が一致した時にRVパル
スを発生し、スイッチSW2を通してアドレスカウンタ８
をリセットするように働く。その後再び発振回路７によ
ってアドレスカウンタ８が計数を開始し画像メモリ２に
読み出しアドレスとして与えられる。このような動作を
繰り返すことにより画像メモリ２に書き込まれた映像信
号を繰り返し読み出すことが可能となる。

発明の効果 以上のように本発明によれば、画像信号のサンプリン
グクロックを固定周波数とし、かつ、メモリからの読み
出しアドレスを書き込んだデータ値で管理するようにし
ているので入力信号がプリント中に変化しても影響を受
けず、VTRの早送り再生や巻もどし再生といった特殊信
号に対しても、忠実にメモリへの書き込み、読み出しが
できる。従って本発明による画像メモリ装置を画像プリ
ンタに適用すればテレビ画面で確認している画像を忠実
に印字することが可能となる。又、構成上非常に簡単で
安価な装置にすることが出来る。

【図面の簡単な説明】

第１図は本発明の一実施例における画像メモリ装置のブ
ロック図、第２は本実施例の動作を示すタイムチャー
ト、第３図は従来の画像メモリ装置のブロック図であ
る。 １…A/D変換回路、２…画像メモリ、３…D/A変換回路、
４…書込／読出切換手段、５…同期分離回路、６…パル
ス発生回路、７…発振回路、８…アドレスカウンタ、９
…ラッチ回路、10…コンパレータ、SW1,SW2…スイッ
チ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複合同期信号を含めて入力された映像信号
   をA/D変換するA/D変換回路と、複合同期信号を含めて映
   像信号を記憶する画像メモリと、映像信号のD/A変換回
   路と、前記画像メモリに映像信号を書き込むか、前記画
   像メモリの映像信号を読みだすかを切換える書込／読出
   切換手段と、入力された映像信号の垂直同期信号を分離
   する同期分離回路と、前記同期分離回路より分離された
   垂直同期信号に基づき、垂直同期信号に同期したパルス
   を発生するパルス発生回路と、画像信号のサンプリング
   クロックとして固定周波数で発振する発振回路と、前記
   発振回路のクロックをカウントし画像メモリのアドレス
   を制御するアドレスカウンタと、前記画像メモリへの書
   き込み終了時に最終アドレスをラッチするラッチ回路
   と、前記ラッチ回路の出力と前記アドレスとを比較し、
   一致時に前記アドレスカウンタをリセットするコンパレ
   ータとを具備し、 前記画像メモリへの書き込み時には前記パルス発生回路
   の出力により、書き込み開始時に前記アドレスカウンタ
   をリセットし、書き込み終了時に前記アドレスカウンタ
   の最終アドレスをラッチすべく制御し、 前記画像メモリからの読み出し時には前記コンパレータ
   の出力により前記アドレスカウンタをリセットすべく制
   御することを特徴とする画像メモリ装置。