JPH0239786A

JPH0239786A - 画像信号記憶読出し装置

Info

Publication number: JPH0239786A
Application number: JP63190222A
Authority: JP
Inventors: Tsutomu Mizusawa; 水沢　勉
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-07-29
Filing date: 1988-07-29
Publication date: 1990-02-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は２例えば磁気記録再生装置などの静止画作成
回路として用いられる画像信号記憶読出し装置に関する
。

（従来の技術）磁気記録再生装置やデジタルテレビジョン受信機におい
ては、１フイ一ルド分の画像信号を一時的にフィールド
メモリに記憶して、これを繰返し読出すことにより静止
画を得る回路が設けられることがある。

第３図は、従来の画像信号記憶読出し装置を示している
。

入力端子１１にはインターレース映像信号が供給され、
アナログデジタル変換器１２と同期分離回路２１に供給
される。アナログデジタル変換器１２でデジタル化され
たデジタル映像信号は、フ。

イールドメモリ１３に供給される。このフィールドメモ
リ１３は、ＮＴＳＣ方式の信号を扱う場合、少なくとも
２８３Ｈ（Ｈは水平周期）分（１フイ一ルド分）の容量
を有する。

一方、同期分離回路２１で分離された垂直同期信号Ｖは
、１／２分周器２２に供給され、水平同期信号Ｈは、位
相比較器３１に供給される。

位相比較器３１、電圧制御発振器３２及び分周器３３は
、位相同期ループ回路を形成しており、ここでは水平同
期信号に位相同期したクロックが得られる。電圧制御発
振器３２から出力されるパルスは、ストローブパルス発
生器３４に入力される。このストローブパルス発生器３
４は、後述するアドレスカウンタ２５のクロック、メモ
リ１３のストローブパルスを作っている。

一方、先の１／２分周器２２の分周出力は、垂直方向カ
ウンタ２３のクリア端子に供給される。これにより垂直
方向カウンタ２３は、分周器３３からのクロックを計数
する。垂直方向カウンタ２３の値は、リセットパルス発
生器２４に供給される。

リセットパルス発生器２４は、垂直同期信号の例えば前
縁に同期してリセットパルスを出力し、これをアドレス
カウンタ２５のクリア端子に供給する。アドレスカウン
タ２５は、リセットが行われると、クロックを計数して
初期アドレスから発生する。アドレスカウンタ２５から
のアドレスは、メモリ１３のアドレス指定入力部に供給
される。

メモリ１３には、アナログデジタル変換器１２からのデ
ータが供給されており、書込みモードの時はその入力デ
ータを１フイ一ルド分記憶する。

メモリ１３の書込みモードと読出しモードはオア回路２
６から供給される指令信号により決定される。メモリ１
３の書込みモードを得るには、端子２７に外部からの書
込み指令信号が与えられる。

また、オア回路２６には、アドレスカウンタ２４がリセ
ットされる直前に立上がるパルスが供給される。このパ
ルスは、垂直方向カウンタ２３の適当なビット出力を用
いて作られる。これにより、オア回路２６は、書込み指
令信号の出力タイミングを得、メモリ１３を制御してい
る。なお、書込み指令信号が供給されないときのメモリ
１３は、読出しモードである。

メモリ１３から読″み出されたデータは、デジタルアナ
ログ変換器１４にてアナログ信号に変換され、疑似垂直
同期信号挿入回路１５に供給される。

これにより、出力端子１６には、垂直同期信号が付加さ
れた静止画用アナログ映像信号が得られる。

ところで、モニタ画面上で１フイールド毎にインターレ
ースする映像信号は、１フイールドは（水平同期期間（
Ｈ）の整数倍１　＋　＋１／２　ＸＨＩである。従って
、例えばＮＴＳＣ方式の信号では、１フイールドが２６
２．５１１であり、０．５の端数を持っている。このた
めにフィールド分のデータを上記メモリ１３に書込み、
単に読み出したのでは、フィールドの切換え目で０．５
１１のスキュー歪みが生じる。このスキュー歪みを低減
するために、通常はメモリ１３に２０３１１分の書込み
を行ない、読出し時には２６３０分と２６２Ｈ分をフィ
ールド毎に交互に読出し、平均した場合に１フイールド
が２６２．５）１となるようにしている。

第４図は上記の回路の各部の信号波形であり、同図（ａ
）は入力端子１１での信号波形、同図（ｂ）はデジタル
アナログ変換器１４の出力信号波形、同図（ｃ）は疑似
垂直同期信号挿入回路１５で付加される垂直同期信号、
同図（ｄ）は出力端子１６における信号波形である。

（発明が解決しようとする課題）上記した従来の回路によると、読み出された信号がイン
ターレース信号として用いられるようにフィールド周期
を操作し、そのために疑似垂直同期信号を挿入している
。しかしこの様な疑似垂直同期信号を挿入した映像信号
は、ＮＴＳＣ方式の信号構成とは異なる構成になってい
る。しかし、テレビジョン受信機でモニタする場合には
問題はないが、更にこの信号を他のビデオテーブレコー
ダや記憶装置に記録する場合には、情報の不足が生じ良
好な記録が得られないという問題がある。

また、記録された信号を再生し、モニタにて映像出力し
た場合、機器によっては疑似垂直同期信号と映像信号と
の同期関係が本来あるべき関係と異なるために画面が垂
直方向へがたつくという聞届がある。

そこでこの発明は、インターレース映像信号の１フイ一
ルド分をメモリに記録して、繰返し読み出して再生して
も安定した同期信号を有した静止画映像信号を得ること
ができる画像信号記憶読出し装置を提供することを目的
とする。

Ｕ発明の構成］（課題を解決するための手段）この発明は、インターレース映像信号をデジタル変換す
るアナログデジタル変換器と、このアナログデジタル変
換器の出力データが供給されるメモリと、前記インター
レース映像信号から水平及び垂直同期信号を分離し、該
垂直同期信号に同期したリセットパルス及び垂直ブラン
キング期間に対応したブランキングパルスを発生するタ
イミング手段と、前記リセットパルスによってアドレス
更新が開始され、その出力アドレスにより、前記メモリ
の書込み及び読出しを制御する書込み読出し制御手段と
を基本的に備える。

そして、前記メモリの出力データが一方の入力端に供給
され、他方の入力端に上記メモリの入力側のデータが供
給されるスイッチ手段を設け、前記ブランキングパルス
によりこのスイッチ手段を前記第２の入力端側に制御す
ることで、前記メモリからの出力データの一部期間を、
該メモリの入力側のデータに置換するように構成し、垂
直同期信号部分を入力側の直接信号に置換するようにし
たものである。

（作用）上記の手段により、メモリから読み出される静止画用の
映像信号は、垂直ブランキング期間の信号としては入力
側の実際のインターレース信号のものに置換されるため
に、安定した規格のインターレース静止画信号を得るこ
とができる。

（実施例）以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例である。第３図に示した従
来の回路と異なる部分は、従来の疑似垂直同期信号挿入
回路がなくなり、メモリ１３の出力データがスイッチ５
１の一方の入力端子Ｙを介してデジタルアナログ変換器
１５に導がれる点である。さらに、メモリ１３の入力側
のデータが、遅延回路５０を介してスイッチ５１の他方
の入力端子Ｘに供給される構成も従来と異なる。また、
同期分離回路２１で分離された垂直同期信号Ｖは、垂直
ブランキングカウンタ５５に供給され、この垂直ブラン
キングカウンタ５５では、入力映像信号の垂直ブランキ
ング期間に対応したブランキングパルスＶＢＬが作られ
ている。そしてこのブランキングパルスＶＢＬは、先の
スイッチ５１を制御するように接続され、ブランキング
期間ではスイッチ５１を端子Ｘ側に制御し、入力映像信
号の実際の垂直同期信号がデジタルアナログ変換器１５
に直接導入される。他の部分は第３図に示した回路と同
じであるために第３図と同じ符号を付している。

入力端子１１の入力映像信号は、アナログデジタル変換
器１２でデジタル画像信号に変換されてメモリ１３に供
給される。静止画を得るために、端子２７に書込み指令
信号が入力されると、オア回路２６においてタイミング
が図られ、メモリ１３の書込みイネーブル端子に供給さ
れる。これによりメモリ１３は、１フイ一ルド分（２Ｈ
１１分）のデータを記憶する。

第２図は、メモリ１３の読出しモードにおけるタイミン
グチャートを示している。第２図（ａ）は、遅延回路５
０から得られるデータ内容であり、同図（ｂ）はメモリ
１３から得られるデータ内容である。ここで、垂直ブラ
ンキングパルスＶＢＬは、同図（ｃ）に示すように入力
映像信号のブランキング期間に得られ凡その期間はスイ
ッチ５１を端子Ｘ側に切換える。従って、メモリ１３の
出力データは、垂直ブランキング期間だけがインク−レ
ース入力映像信号の実際の垂直同期信号に置換えられた
ことになる。このために、静止画映像信号は、偶数フィ
ールドと奇数フィールドのインターレースの同期関係が
、通常の映像信号と全く同じであり、図には示していな
いが等化パルスも含むことになる。

この結果、本システムで得られたインターレース静止画
映像信号は、安定しており、他の機器で記録媒体に記録
する場合及びその記録信号を再生する場合にも通常のイ
ンターレース映像信号と何等かわりなく扱うことができ
る。

なお、位相比較器３１．電圧制御発振器３２゜分周器３
３による位相同期ループ回路、ストローブパルス発生器
３４、分周器２２、垂直方向カウンタ２３、リセ・スト
パルス発生器２４、アドレスカウンタ２５などの機能及
び動作は第３図で説明した通りである。

［発明の効果〕以上説明したようにこの発明は、簡単な構成により、イ
ンターレース映像信号の１フイ一ルド分をメモリに記録
して繰返し読み出して再生しても、安定した同期信号を
有したインターレース静止画映像信号を得ることができ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は第
１図の回路の動作を説明するために示したタイミングチ
ャート、第３図は従来の画像信号記憶読出し回路を示す
図、第４図は第３図の回路の動作を説明するために示し
たタイミングチャートである。１２・・・アナログデジタル変換器、１３・・・メモリ
、１５・・・デジタルアナログ変換器、２１・・・同期
分離回路、２２．３３・・・分周器、２３・・・垂直方
向カウンタ、２４・・・リセットパルス、２５・・・ア
ドレスカウンタ、２６・・・オア回路、３１・・・位相
比較器、３２・・・電圧制御発振器、３４・・・ストロ
ーブパルス発生器、５０・・・遅延回路、５１・・・ス
イッチ、５５・・・垂直ブランキングカウンタ。出願人代理人　弁理士　鈴江武彦

Claims

【特許請求の範囲】インターレース映像信号をデジタル変換するアナログデ
ジタル変換器と、このアナログデジタル変換器の出力データが供給される
メモリと、前記インターレース映像信号から水平及び垂直同期信号
を分離し、該垂直同期信号に同期したリセットパルス及
び垂直ブランキング期間に対応したブランキングパルス
を発生するタイミング手段と、前記リセットパルスによってアドレス更新が開始され、
その出力アドレスにより、前記メモリの書込み及び読出
し制御を行なう書込み読出し制御手段と、前記メモリの出力データが一方の入力端に供給され、他
方の入力端に上記メモリの入力側のデータが供給され、
前記ブランキングパルスにより前記第２の入力端側に制
御されることで、前記メモリからの出力データの一部期
間を、該メモリの入力側のデータに置換するスイッチ手
段と、このスイッチ手段の出力データをアナログ変換し、アナ
ログ映像信号を得るデジタルアナログ変換手段とを具備
したことを特徴とする画像信号記憶読出し装置。