JPS6258196B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、テレビジヨン信号の時間軸誤差のデ
イジタル補正回路配置であつて、テレビジヨン信
号を受信する入力端子と、前記入力端子に結合さ
れ、テレビジヨン信号を特定のクロツク周波数で
デイジタルテレビジヨン信号に変換するアナロ
グ／デイジタルコンバータと、アナログ／デイジ
タルコンバータの出力端子に結合された入力端子
を有し、かつデイジタルテレビジヨン信号を記憶
するため所定個数の記憶位置を有するランダムア
クセス記憶装置と、ランダムアクセス記憶装置の
出力端子に結合され、デイジタルテレビジヨン信
号をアナログテレビジヨン信号に変換するデイジ
タル／アナログコンバータとを具える。テレビジ
ヨン信号の時間軸誤差のデイジタル補正回路配置
に関するものである。かかる回路配置は、例えば
雑誌“Monitor Proc.I.R.E.E.”April1976刊、第
118〜122頁に記載された論文“Digital time
base correction of video tape recorders”から
既知である。この論文に記載されているように、
既知の回路配置では時間軸誤差を伴うデイジタル
化テレビジヨン信号を可変クロツク周波数でラン
ダムアクセス記憶装置（RAM）に書込み、この
記憶装置を一定クロツク周波数で読取り、その場
合可変クロツク周波数は時間軸誤差の瞬時値に応
じて形成している。従つて時間軸誤差を伴わない
デイジタルテレビジヨン信号が得られ、次いでこ
れをアナログテレビジヨン信号に再変換する。か
かる回路配置によつて補正される最大時間軸誤差
は、デイジタルテレビジヨン信号をRAMに書込
むためのクロツク周波数の変化がその特性上任意
に大きくすることができないという点で制限され
る。従つて、例えば記憶担体の個別トラツクに蓄
積したテレビジヨン信号を再生する場合あるフイ
ールドから次のフイールドへの遷移の際の位相ジ
ヤンプに起因して生ずる迅速かつ遥に大きい時間
軸誤差の変化を簡単に補正できない。またかかる
回路配置は回路配置の制御品質、ループ利得等に
応じて変動し従つて極めて厄介な最小残留誤差を
呈し、かかる残留誤差は複雑な手段を講じなけれ
ばその変動を小さく維持することができない。

更に、特開昭50―40020号公報には、テレビジ
ヨン信号の時間軸誤差のデイジタル補正回路配置
であつて、テレビジヨン信号を受信する入力端子
と、前記入力端子に結合され、テレビジヨン信号
を特定のクロツク周波数でデイジタルテレビジヨ
ン信号に変換するアナログ／デイジタルコンバー
タと、アナログ／デイジタルコンバータの出力端
子に結合された入力端子を有し、かつデイジタル
テレビジヨン信号を記憶するため所定個数の記憶
位置を有するランダムアクセス記憶装置と、ラン
ダムアクセス記憶装置の出力端子に結合され、デ
イジタルテレビジヨン信号をアナログテレビジヨ
ン信号に変換するデイジタル／アナログコンバー
タと、ランダムアクセス記憶装置における記憶位
置をアドレス指定するアドレス回路とを具え、ア
ドレス回路によつて、前記記憶装置のアドレス指
定された記憶位置に、前記クロツク周波数によつ
て規定される周波数で、デイジタルテレビジヨン
信号の書込みを行い、かつ書込みと書込みとの間
に前記記憶装置から、前記クロツク周波数によつ
て規定される前記周波数でデイジタルテレビジヨ
ン信号の読取りを行い、その際読取るべき前記記
憶装置の記憶位置のアドレスを時間軸誤差の大き
さ及び符号に応じて選択し、更に前記テレビジヨ
ン信号の時間軸誤差のデイジタル補正回路配置
が、前記入力端子に結合した入力端子を有しかつ
時間軸誤差を決定する検出回路を具え、検出回路
に位相弁別器を設け、時間軸誤差を表わす位相弁
別器の出力信号をデイジタル時間軸誤差信号に変
換し、該デイジタル時間軸誤差信号の量子化を所
定時間間隔をステツプ単位として行い、前記クロ
ツク周波数によつて規定される時間間隔と、前記
所定時間間隔との比が整数になるようにし、前記
デイジタル時間軸誤差信号を検出回路の出力端子
に供給し、この出力端子をアドレス回路の入力端
子に結合し、アドレス回路による、読取るべき前
記記憶装置の記憶位置のアドレスの選択を、デイ
ジタル時間軸誤差信号に含まれる前記所定時間間
隔の個数に応じて制御するテレビジヨン信号の時
間軸誤差のデイジタル補正回路配置が開示されて
いる。

本発明の目的は、時間軸誤差を補正するための
制御動作を一層改善するために、クロツク周波数
によつて規定される時間間隔の整数分の１（但し
１分の１を除く）の所定時間間隔を時間単位とし
てデイジタル化された時間軸誤差信号成分によつ
て、かかる単位での補正をバツフアメモリできめ
細かく行うようにした上記形式の回路配置を提供
するにある。かかる目的を達成するため本発明の
回路配置は、前記比を１より大きくして、前記ク
ロツク周波数によつて規定される前記時間間隔
を、デイジタル時間軸誤差信号を形成する前記所
定時間間隔の整数倍となるようにし、この整数倍
としては４倍が好適であり、前記記憶装置の出力
端子及び該デイジタル補正回路配置自体の出力端
子の間にバツフアメモリを設け、前記記憶装置の
記憶位置から読取つたデイジタルテレビジヨン信
号をバツフアメモリへ転送し、デイジタル時間軸
誤差信号において前記クロツク周波数によつて規
定される前記時間間隔の整数個分の後の部分に含
まれる前記所定時間間隔の個数によつて決まる時
間にわたり、前記デイジタルテレビジヨン信号を
バツフアメモリに蓄積するように構成したことを
特徴とする。

従つて、デイジタルテレビジヨン信号を記憶装
置に書込み、記憶装置から読取るに当りあるクロ
ツク周波数において残存する最小残留誤差を一層
低減することができる。

更に、デイジタル時間軸誤差信号がデイジタル
低域通過フイルタを通過するようにすると有利で
あることを確認した。かくすることによりデイジ
タル時間軸信号の無線周波妨害および雑音成分が
除去され、これは時間軸誤差の補正の精度向上の
ために有効である。

以下、図面につき本発明の実施例を説明する。

第１図は本発明を理解するための、原理的な時
間軸補正回路を示し、入力端子１には誤差を伴う
テレビジヨン信号が供給され、このテレビジヨン
信号は例えば再生装置によつて供給され、再生装
置はテレビジヨン受像機のスクリーン上に再生す
べきテレビジヨン信号を隣接トラツク上に磁気的
に蓄積した磁気テープを磁気ヘツドにより走査す
ることによつてテレビジヨン信号を供給する。こ
のように再生されたテレビジヨン信号の同期パル
スは一般に時間につき非常に不安定なので、テレ
ビジヨン受像機における再生は付加的手段を講じ
なければ不可能であり、その理由は付加的手段を
講じないと画像の位置が変動するからである。か
かるテレビジヨン信号における時間軸誤差を補正
するに当り、以下に述べる回路では標準形テレビ
ジヨン受像機において付加的手段を必要とするこ
となく再生を行うことができる範囲まで時間軸誤
差を除去するようにする。

図示の入力端子１に供給されたテレビジヨン信
号はまずＡ／Ｄ（アナログ／デイジタル）コンバ
ータ３の入力端子２に到達してデイジタル信号に
変換され、次いでコンバータ３の個々の出力端子
４に現われる。その場合個々のサンプリング瞬時
におけるテレビジヨン信号の振幅に関する量子化
は特定ビツト数を規定する当該テレビジヨン方式
の要件に従つて適切に選定される。テレビジヨン
信号のサンプリング瞬時は、発振器５からＡ／Ｄ
コンバータ３の別の入力端子７に供給されるある
クロツク周波数を有するパルス状信号を介し通常
の態様で決定される。図示の回路ではクロツク周
波数はテレビジヨン信号の周波数帯域幅が2.5M
Hzであることから標本化定理に基づいて5MHzと
し、国内の再生装置によつて供給されるテレビジ
ヨン信号が同じ程度の周波数帯域幅を有するから
これで十分である。クロツク周波数を上記の如く
選定したためサンプリング瞬時におけるテレビジ
ヨン信号の瞬時振幅に対応するデイジタル信号は
200ナノ秒毎にＡ／Ｄコンバータ３の出力端子４
に発生する。

かかるデイジタル信号は直接アクセス方式でメ
モリの順次のアドレスに書込まれ、このメモリを
図示の回路では単一のランダムアクセスメモリ
（RAM）８で構成し、この目的のためコンバータ
３の出力端子４をメモリ８の対応入力端子９に接
続する。デイジタルテレビジヨン信号を書込むべ
きメモリ８の関連アドレスの選択はアドレス回路
１０を介して行われ、この目的のためアドレス回
路１０の入力端子１１には発振器５からクロツク
周波数を有するパルス状信号を供給する。このパ
ルス状信号は同期パルス発生器１２に供給し、同
期パルス発生器１２からの同期パルスをカウンタ
１３に供給し、カウンタ１３の出力端子１４には
その計数値に応じてメモリ８のアドレスを規定す
る制御信号が発生する。かかる制御信号はスイツ
チ１５を介してアドレス回路１０の出力端子１６
に供給し、出力端子１６はメモリ８の対応入力端
子１７に接続する。デイジタルテレビジヨン信号
をメモリ８の対応して選択されたアドレスに書込
むための実際の指令もクロツク周波数の信号から
導出して、適切な制御信号が同期パルス発生器１
２からアドレス回路１０の出力端子１８へ供給さ
れるようにし、出力端子１８はメモリ８の対応入
力端子１９に接続する。デイジタルテレビジヨン
信号は正確に規定された時間間隔にわたりメモリ
８に蓄積され、後述するようにこの時間間隔を適
切に選定することにより時間軸誤差を補正するこ
とができる。毎回時間軸誤差によつて左右される
この時間間隔はデイジタルテレビジヨン信号を読
取られるべきメモリ８の特定アドレスを規定す
る。読取りは書込みと同じクロツク周波数で行わ
れ読取りに関連する制御指令もアドレス回路１０
から導出する。デイジタルテレビジヨン信号を読
取るための実際の指令も同期パルス発生器１２か
らアドレス回路１０の出力端子２０を介しメモリ
８の対応入力端子２１に供給する。従つてメモリ
８を読取るための関連の制御信号も発振器５から
の信号から導出されるので、関連のメモリアドレ
レスは200ナノ秒毎に読取られることとなる。そ
の場合メモリ８はメモリ８の２つの書込み動作の
間に読取られ、即ち先行する書込み動作の100ナ
ノ秒後毎に読取られる。従つて図示の回路では記
憶場所の書込みまたは読取りを読取りまたは書込
みの約100ナノ秒後に行うことができるメモリを
使用することができる。読取るべきメモリアドレ
スは書込みの場合と同様にアドレス回路１０の出
力端子１６に生ずる制御信号によつて決定され、
この目的のため同期パルス発生器１２によつてス
イツチ１５を切替えた後対応する制御信号が後述
するアドレスの形態で出力端子１６に供給され
る。メモリ８の当該アドレスから読取つたデイジ
タルテレビジヨン信号はメモリ８の出力端子２２
に生じ、出力端子２２からＤ／Ａ（デイジタル／
アナログ）コンバータ２４に供給し、Ｄ／Ａコン
バータ２４の出力端子２５に時間軸誤差を補正さ
れたアナログテレビジヨン信号が発生する。

時間軸誤差を補正するためには時間軸誤差の大
きさおよび符号を知る必要がある。この目的のた
めテレビジヨン信号から既知の態様で比較信号を
導出し、この比較信号を例えばテレビジヨン信号
の水平同期パルスで構成することができる。この
比較信号は分離段２６を介して導出し、分離段２
６の入力端子２７には回路配置の入力端子１に供
給されるテレビジヨン信号を供給し、分離段２６
の出力端子２８にテレビジヨン信号の水平同期パ
ルスが発生し、その時系列が時間軸誤差を示す。
時間軸誤差の瞬時値の大きさおよび符号を決定す
るため検出回路２９を使用し、その入力端子３０
に分離段２６の出力信号を供給する。この検出回
路２９は位相弁別器３１を備え、この位相弁別器
３１は順次の水平同期パルス間の位相推移を通常
の態様で決定する。この目的のため本例はPLLと
略称される位相同期回路を備え、この位相同期回
路は可変周波数発振器３２と共働し、この発振器
３２の出力は位相弁別器３１に供給しかつこの発
振器は通常の態様で位相弁別器３１から低域通過
フイルタ３３を介して制御信号を供給される。従
つて、入力端子３４に水平同期パルスを供給され
る位相弁別器３１は時間軸誤差に比例する誤差信
号をその出力端子３５に送出し、この誤差信号は
位相弁別器の選定に応じてアナログまたはデイジ
タル信号とすることができ、本例ではアナログ信
号とする。このアナログ時間軸誤差信号の振幅は
時間軸誤差を示す時間間隔に比例し、このアナロ
グ時間軸誤差信号をＡ／Ｄコンバータ３７の入力
端子３６に供給してＡ／Ｄコンバータ３７の出力
端子３８においてデイジタル時間軸誤差信号を得
るようにし、このデイジタル時間軸誤差信号は検
出回路２９の出力も構成する。

デイジタル時間軸誤差信号は水平同期パルスの
タイミングに対応するサンプリング瞬時に求めら
れ、この目的のため検出回路２９の入力端子３０
に供給される水平同期パルスをＡ／Ｄコンバーコ
３７の別の入力端子３９にも供給する。図示の回
路においては誤差も水平同期パルスのタイミング
で決定されるから、一層頻繁なサンプリングを行
う必要はない。個々のサンプリング瞬時における
時間軸誤差信号を形成するためのアナログ時間軸
誤差信号の振幅の量子化は所定時間間隔に対応す
るステツプ単位で行われ、対応する数のビツトで
表わされる。本例ではこの時間間隔は200ナノ秒
とする。従つて、この時間間隔はデイジタルテレ
ビジヨン信号をメモリ８のアドレスに書込むため
にクロツク周波数によつて規定される時間間隔に
等しくする。補正ステツプ単位が誤差ステツプ単
位に対応するようにするためこれら２つの時間間
隔の比は常に整数でなければならず、図示の回路
では１である。従つて図示の回路では１誤差ビツ
トがメモリ８における１アドレスだけの時間遅れ
に対応する。かくしてデイジタル時間軸誤差信号
およびメモリ８における個々のアドレスの間の関
係が確立される。

上記態様で発生させかつ時間軸誤差の大きさお
よび符号を示すデイジタル時間軸誤差信号は検出
回路２９の出力端子３８からアドレス回路１０の
入力端子４０に供給して、メモリ８の個々のアド
レスに書込まれたデイジタルテレビジヨン信号を
関連の時間軸誤差に応じてどれだけの時間遅れの
後に取出すべきかを規定する制御信号を発生させ
るようにする。これを達成するため、関連の時間
軸誤差が補正される瞬時に対応するデイジタルテ
レビジヨン信号を含む読取られるべきメモリアド
レスを、発生したデイジタル時間軸誤差信号に応
じて選定するようにする。従つて時間軸誤差は純
粋にデイジタル方式で補正される。従つてアドレ
ス回路１０は入力端子４０に供給されたデイジタ
ル時間軸誤差信号からデイジタル制御信号を導出
し、このデイジタル制御信号は、前述したよう
に、アドレス回路１０の出力端子１６に発生し、
メモリ８の入力端子１７に供給されるので、メモ
リ８において関連のアドレス選定が行われる。

時間軸誤差の補正に当り可能な最大の制御範囲
はメモリ８のアドレスの数で示した容量に左右さ
れ、可能な最小の制御範囲はメモリに書込みを行
うため選定されたクロツク周波数に左右される。
図示の回路ではクロツク周波数は200ナノ秒の時
間間隔に対応し、従つてこれが補正できる最小の
時間軸誤差である。メモリ８が例えば1024ビツト
の容量を有し、大きさ零の時間軸誤差が記憶容量
の1/2に対応すると仮定した場合時間軸誤差に対
する最大制御範囲は±102.4μ秒が得られ、これ
は水平走査線約±1.5本のテレビジヨン信号に対
応する。

時間軸誤差がない場合には、メモリ８のアドレ
スはクロツク周波数で読取られ、これはデイジタ
ルテレビジヨン信号のメモリへの書込みに相応し
て常に記憶容量の1/2に対応する。しかし検出回
路２９が時間軸誤差を検出した場合には、この時
間軸誤差の大きさおよび符号に応じ記憶内容の1/
２に対応するアドレスの前または後に位置するメ
モリ８のアドレスが読取られる。かかるアドレス
はアドレス回路１０により次式 Ｘ_A＝Ｓ_A−（Ｋ／２±Ｆ） に従つて簡単に決定され、ここでＸ_Aは所望アド
レス、Ｓ_Aはデイジタルテレビジヨン信号が読込
まれた最後のアドレス、Ｋはメモリ８の容量、Ｆ
は関連の時間軸誤差である。この計算はアドレス
回路１０において種々の態様で行うことができ、
例えば加算回路または可逆カウンタを介して行う
ことができる。この目的のため図示の回路では２
個の加算回路４１および４２を設ける。アドレス
回路１０の入力端子４０を介し加算回路４１にデ
イジタル時間軸誤差信号を供給し、かつ入力端子
４３を介し読取り専用メモリ４３ａから記憶容量
の1/2に対応する一定デイジタル信号を供給し、
両デイジタル信号を加算回路４１において大きさ
および符号に応じて加算する。加算回路４１の出
力端子４４に生じた信号を加算回路４２の入力端
子４５に供給し、加算回路４２の他の入力端子４
６にはカウンタ１３の出力端子１４に生じた信号
を供給し、この信号はデイジタルテレビジヨン信
号が最後に読込まれたメモリ８のアドレスを規定
する。加算回路４２に供給した両信号も大きさお
よび符号に従つて加算され、前出の式に従つて加
算回路４２の出力端子４７に制御信号が発生し、
この制御信号は関連の時間軸誤差につき補正され
たデイジタルテレビジヨン信号を収容せるメモリ
８の所望アドレスを特定する。毎回の読取り動作
に当り出力端子４７はスイツチ１５を介してアド
レス回路１０の出力端子１６に接続され、出力端
子１６からメモモリ８の入力端子１７に制御信号
が供給される。

上述した所から明らかなようにかかる回路配置
によれば特に、遥に大きな時間軸誤差をもつぱら
デイジタル方式で補正することができるので、時
間軸誤差信号をアナログ方式で処理する回路配置
とは異なり、許容誤差およびドリフト作用の問題
は起らない。更に、残留誤差は選定したクロツク
周波数にのみ左右され、制御回路の品質、そのル
ープ利得等には左右されないから常に一定であ
り、従つて残留誤差によつて画像の位置の変動を
生ずることがない。その場合最大制御範囲は、前
述したようにメモリの容量および選定したクロツ
ク周波数によつて決まる。かかる回路配置によれ
ば白黒およびカラーテレビジヨン信号の両方の時
間軸誤差を補正できること勿論である。

第２図に示した本発明の実施例においては入力
端子１に供給されかつ時間軸誤差を伴うテレビジ
ヨン信号をＡ／Ｄコンバータ３においてデイジタ
ル信号に変換し、Ａ／Ｄコンバータ３の出力端子
４からランダムアクセスメモリ（RAM）８の入
力端子９に供給する。クロツク周波数5MHzを有
する同様な信号をテレビジヨン信号のサンプリン
グ瞬時を決定する制御信号としてＡ／Ｄコンバー
タ３の入力端子７に供給するので、Ａ／Ｄコンバ
ータ３の出力端子４には200ナノ秒毎にデイジタ
ルテレビジヨン信号が発生し、メモリ８へ転送さ
れる。この制御信号は発振器５′から1/2割算段４
８を介して供給する。本例では発振器５はクロツ
ク周波数10MHzの信号を発生し、これが1/2割算
段４８において1/2に分周されるので、5MHzのク
ロツク周波数信号が得られる。このクロツク周波
数信号は第１図における同様な構成のアドレス回
路１０の入力端子１１にも供給し、アドレス回路
１０によりデイジタルテレビジヨン信号を200ナ
ノ秒毎のタイミングでメモリ８の適切なアドレス
に書込むようにする。これは、アドレス回路１０
の出力端子１６および１８からメモリ８の入力端
子１７および１９に供給される制御信号を介して
行われる。

時間軸誤差の大きさおよび符号は検出回路２９
によつて決定し、検出回路２９の入力端子３０に
は分離段２６によりテレビジヨン信号から分離し
た水平同期パルスを供給する。本例では検出回路
２９における位相弁別器３１が、その瞬時パルス
幅が関連の時間軸誤差を示すパルス状時間軸誤差
信号を出力端子３５に直接発生するものとする。
量子化デイジタル時間軸誤差信号を形成するため
位相弁別器３１のこの出力信号はカウンタ５０の
制御入力端子４９に供給し、検出回路２９の入力
端子５２に接続したカウンタ５０の計数入力端子
５１にパルス状クロツク信号を供給し、時間軸誤
差信号が制御入力端子４９に生じている時間間隔
中パルス状クロツク信号のパルスをカウンタ５０
によつて計数する。従つて多数のビツトの形態の
所望デイジタル時間軸誤差信号がカウンタ５０の
出力端子に発生し、この出力端子は検出回路２９
の出力端子３８をも構成する。

本例では、デイジタル時間軸誤差信号を形成す
るためのパルス状時間軸誤差信号の量子化をカウ
ンタ５０に供給するクロツク周波数によつて規定
される時間間隔に対応するステツプ単位で行うよ
うにする。この時間間隔は50ナノ秒に選定し、こ
れは20MHzのクロツク周波数に対応する。このた
めのクロツク信号は発振器５′から周波数２倍段
５３を介して導出し、検出回路２９の入力端子５
２に供給する。また本例では、メモリ８のアドレ
スにデイジタルテレビジヨン信号を書込むための
時間間隔であつてクロツク周波数によつて選定さ
れる200ナノ秒の時間間隔（第１時間間隔）と、
デイジタル時間軸誤差信号を形成するための50ナ
ノ秒の時間間隔（第２時間間隔）との比が整数に
なるという要件が満足され、対応する補正ステツ
プ単位を時間軸誤差のステツプ単位に割当てるこ
とができる。本例では上記第１時間間隔は上記第
２時間間隔の４倍であり、これは時間軸誤差がメ
モリ８における対応補正ステツプ単位より小さい
ステツプ単位で決定されることを意味する。

この理由のため本例はメモリ８の出力端子２２
とＤ／Ａコンバータ２４の入力端子２３との間に
バツフアメモリ５４を備え、バツフアメモリ５４
にはメモリ８の関連のアドレスから読取つたデイ
ジタルテレビジヨン信号をＤ／Ａコンバータ２４
へ供給する以前にある時間中一時的に蓄積するこ
とができる。この時間は０，50，100または150ナ
ノ秒とすることができ、即ちこの時間はデイジタ
ル時間軸誤差信号を形成するために使用される時
間間隔に応じて50ナノ秒をステツプ単位として選
定することができる。200ナノ秒後に次のデイジ
タルテレビジヨン信号がメモリ８の関連のアドレ
スからバツフアメモリ５４に転送される。

時間軸誤差に応じて行われるメモリ８のアドレ
スの読取りは第１図と同じ態様でアドレス回路１
０によつて制御する。この目的のためデイジタル
時間軸誤差信号をアドレス回路１０に供給する
が、本例では検出回路２９の出力端子３８および
アドレス回路１０の対応入力端子４０の間にデイ
ジタル低域通過フイルタ５５を設け、このフイル
タ５５は時間軸誤差信号から低周波妨害および雑
音成分を除去し、これは時間軸誤差補正の精度に
つき特に有効である。メモリ８における関連のア
ドレスの選択のためアドレス回路１０は上位のビ
ツトに基づき完全な200ナノ秒時間間隔がデイジ
タル時間軸誤差信号にいくつ含まれるかを決定
し、これからアドレス選択を行う。これに関連す
る制御信号はアドレス回路１０の出力端子１６に
発生し、かつ実際の読取り指令はメモリ８の入力
端子２１に接続したアドレス回路１０の出力端子
２０に発生する。

デイジタル時間軸誤差信号を求めるためアドレ
ス回路１０は下位のビツト（本例では最下位２ビ
ツト）に基づき、デイジタル時間軸誤差信号に含
まれる200ナノ秒時間間隔の整数個分より後にお
いてデイジタル時間軸誤差信号に含まれる50ナノ
秒時間間隔の個数を決定する。これに関連する制
御信号はアドレス回路１０の出力端子５６および
５７に発生する。この過剰な50ナノ秒時間間隔の
数により、メモリ８のアドレスから読取つたデイ
ジタルテレビジヨン信号をバツフアメモリ５４に
蓄積すべき期間が決定される。

これにつきバツフアメモリ５４に対する制御信
号を形成するためそれぞれ50ナノ秒の遅延時間を
有する３個の遅延段５８，５９，６０と、スイツ
チング装置６１とを設ける。スイツチング装置６
１は４個の入力端子６２．６３，６４，６５を有
し、入力端子６２にはアドレス回路１０の出力端
子２０に発生しかつメモリ８における読取り動作
を決定する制御信号を直接供給し、入力端子６３
にはこの制御信号を遅延段５８を介して供給し、
入力端子６４にはこの制御信号を遅延段５８およ
び５９を介して供給し、入力端子６５にはこの制
御信号を３個のすべての遅延段５８，５９，６０
を介して供給する。入力端子６２，６３，６４，
６５の１つと共働するスイツチング装置６１の選
択スイツチ６６の位置に応じてこれら制御信号の
１つをその出力端子６７からバツフアメモリ５４
の入力端子６８に供給して、バツフアメモリ５４
を直接読取るかまたは50，100或は150ナノ秒後に
読取るようにする。その場合、バツフアメモリ５
４から読取つたデイジタルテレビジヨン信号は
Ｄ／Ａコンバータ２４においてアナログテレビジ
ヨン信号に再変換される。

デイジタル時間軸誤差信号の補正精度に応じて
選択スイツチ６６をその４つの位置のうちの１つ
の位置に設定する。関連の制御信号は前述したよ
うにアドレス回路１０の出力端子５６および５７
に発生し、これら出力端子はスイツチング装置６
１の対応入力端子６９および７０に接続し、これ
ら入力端子は制御装置７１に接続し、この制御装
置７１は選択スイツチ６６を付勢し、従つて選択
スイツチ６６は電子スイツチとすることができる
こと勿論である。

時間軸誤差が零の場合には、第１図につき前述
したように、メモリ８にデイジタルテレビジヨン
信号が書込まれた態様に従つて、常に記憶容量の
1/2に対応するアドレスがメモリ８から読取られ
る。これらの信号は直ちにメモリ８から読取られ
てバツフアメモリ５４へ転送され、その理由はこ
の場合スイツチング装置６１の選択スイツチ６６
はその入力端子６２に接続され、その結果アドレ
ス回路１０の出力端子２０からの読取り制御信号
は遅延されることなくバツフアメモリに到達する
からである。時間軸誤差が200ナノ秒より小さく
例えば55ナノ秒の場合、メモリ８の記憶容量の1/
２に対応するアドレスが読取られ、関連のデイジ
タルテレビジヨン信号がバツフアメモリ５４に転
送されるが、このバツフアメモリ５４からは50ナ
ノ秒後まで読取りが行われず、その理由はこの場
合スイツチング装置６１の選択スイツチ６６はそ
の入力端子６３に接続され、アドレス回路１０の
出力端子２０からの読取り制御信号は遅延段５８
の通過後即ち50ナノ秒後まで到来しないからであ
る。同じことは時間軸誤差が200ナノ秒より大き
い場合にもそのまま成立し、この時間軸誤差に対
応する200ナノ秒の整数倍におけるアドレスが読
取られ、バツフアメモリ５４はこの時間軸誤差に
含まれる過剰な50ナノ秒成分または時間間隔に対
応する遅延出力を発生する。

従つて本実施例では第１図におけると同様の態
様でメモリ８を使用することにより、50ナノ秒ま
での時間軸誤差を補正することができる。実際
上、デイジタルテレビジヨン信号をメモリ８に書
込むためにクロツク周波数によつて決定される時
間間隔を、デイジタル時間軸誤差信号を形成する
ための時間間隔の４倍に選定することが、必要な
動作およびその動作結果の点で特に有利であるこ
とを確認した。他の倍数を選定した場合には、こ
れに対応して状況が変化する。

【図面の簡単な説明】

第１図は本発明を理解するための、原理的な時
間軸補正回路を示すブロツク図、第２図は本発明
の実施例を示すブロツク図である。 ３……Ａ／Ｄコンバータ、５……発振器、８…
…ランダムアクセスメモリ、１０……アドレス回
路、１２……同期パルス発生器、１３……カウン
タ、２４……Ｄ／Ａコンバータ、２６……分離
段、２９……検出回路、３１……位相弁別器、３
２……可変周波数発振器、３３……低域通過フイ
ルタ、３７……Ａ／Ｄコンバータ、４１，４２…
…加算回路、４３ａ……読取り専用メモリ、４８
……1/2割算段、５０……カウンタ、５３……周
波数２倍段、５４……バツフアメモリ、５５……
デイジタル低域通過フイルタ、５８，５９，６０
……遅延段、６１……スイツチング装置、６６…
…選択スイツチ、７１……制御装置、７２，７３
……ランダムアクセスメモリ、７４……電子スイ
ツチ、７５……1/2割算段。

Claims (1)

1. 【特許請求の範囲】 １ テレビジヨン信号の時間軸誤差のデイジタル
   補正回路配置であつて、 テレビジヨン信号を受信する入力端子と、 前記入力端子に結合され、テレビジヨン信号を
   特定のクロツク周波数でデイジタルテレビジヨン
   信号に変換するアナログ／デイジタルコンバータ
   と、 アナログ／デイジタルコンバータの出力端子に
   結合された入力端子を有し、かつデイジタルテレ
   ビジヨン信号を記憶するため所定個数の記憶位置
   を有するランダムアクセス記憶装置と、 ランダムアクセス記憶装置の出力端子に結合さ
   れ、デイジタルテレビジヨン信号をアナログテレ
   ビジヨン信号に変換するデイジタル／アナログコ
   ンバータと、 ランダムアクセス記憶装置における記憶位置を
   アドレス指定するアドレス回路とを具え、アドレ
   ス回路によつて、前記記憶装置のアドレス指定さ
   れた記憶位置に、前記クロツク周波数によつて規
   定される周波数で、デイジタルテレビジヨン信号
   の書込みを行い、かつ書込みと書込みとの間に前
   記記憶装置から、前記クロツク周波数によつて規
   定される前記周波数でデイジタルテレビジヨン信
   号の読取りを行い、その際読取るべき前記記憶装
   置の記憶位置のアドレスを時間軸誤差の大きさ及
   び符号に応じて選択し、 更に、前記テレビジヨン信号の時間軸誤差のデ
   イジタル補正回路配置が、前記入力端子に結合し
   た入力端子を有しかつ時間軸誤差を決定する検出
   回路を具え、検出回路に位相弁別器を設け、時間
   軸誤差を表わす位相弁別器の出力信号をデイジタ
   ル時間軸誤差信号に変換し、該デイジタル時間軸
   誤差信号の量子化を所定時間間隔をステツプ単位
   として行い、前記クロツク周波数によつて規定さ
   れる時間間隔と、前記所定時間間隔との比が整数
   になるようにし、前記デイジタル時間軸誤差信号
   を検出回路の出力端子に供給し、この出力端子を
   アドレス回路の入力端子に結合し、アドレス回路
   による、読取るべき前記記憶装置の記憶位置のア
   ドレスの選択を、デイジタル時間軸誤差信号に含
   まれる前記所定時間間隔の個数に応じて制御する
   テレビジヨン信号の時間軸誤差のデイジタル補正
   回路配置において、 前記比を１より大きくして、前記クロツク周波
   数によつて規定される前記時間間隔を、デイジタ
   ル時間軸誤差信号を形成する前記所定時間間隔の
   整数倍となるようにし、この整数倍としては４倍
   が好適であり、前記記憶装置の出力端子及び該デ
   イジタル補正回路配置自体の出力端子の間にバツ
   フアメモリを設け、前記記憶装置の記憶装置から
   読取つたデイジタルテレビジヨン信号をバツフア
   メモリへ転送し、デイジタル時間軸誤差信号にお
   いて前記クロツク周波数によつて規定される前記
   時間間隔の整数個分の後の部分に含まれる前記所
   定時間間隔の個数によつて決まる時間にわたり、
   前記デイジタルテレビジヨン信号をバツフアメモ
   リに蓄積するよう構成したことを特徴とするテレ
   ビジヨン信号の時間軸誤差のデイジタル補正回路
   配置。 ２ デイジタル時間軸誤差信号がデイジタル低域
   通過フイルタを通過するようにする特許請求の範
   囲第１項記載の回路配置。