DE2817556C2 - Verfahren zur Steuerung eines dynamischen Speichers - Google Patents

Description

Minimale Wiederauffrischerperiodendauer des Speichers
Durchlaufdauer erforderlicher
Auffrischzyklen des Speichers

ist, eingeschrieben wird und daß die unterteilten Speicherbereiche des dynamischen Speichers in der gleichen Reihenfolge durch Steuerung der Reihen- und SpaliCiiadressen spaltenweise ausgelesen werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Videoinformationen von Zeilenperioden des Videosignals aus den Spalten der Speicherzellenmatrizen der unterteilten Speicherbereiche (1' bis 1"") gelesen werden.

3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Reiheriadressen für die unterteilten Speicherbereiche (V bis 1"") von einem ersten Taktsignal (TVW abgeleitet werden, dessen Frequenz em Vielfaches der Horizontalfrequenz (Sh) des Videosignals betragt

4. Verfahren nach Ansnruch 3, dadurch gekennzeichnet, daß das erste Taktsig dl binär gezählt wird und die erzeugten Binärwerte zum Erhalt der Reihenadressen decodiert werden.

5. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Spaltenadressen für die unterteilten Speicherbereiche (V bis 1"") von einem zweiten Taktsignal abgeleitet werden, dessen Periodendauer gleich der Durchlaufzeit aller Reihenadressen ist.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das zweite Taktsignal binär gezählt wird, daß die niederwertigsten Bits der durch Binärzahlen erzeugten Binärwerte zur Ableitung von Signalen zum Aktivieren einzelner Speicherbereiche (V bis 1"") decodiert werden und daß die übrigen Bits der erzeugten Binärwerte zum Erhalt der Spaltenadressen decodiert werden.

Stand der Technik

Die Erfindung geht aus von einem Verfahren nach der Gattung des Hauptanspruchs.

Aus der Zeitschrift »Fernseh- und Kino-Technik«, Nn 12,197?,Seiten 440-442, ist es bekannt, Videosignale in Speicher mit Wahlfreiem Zugriff einzuschreiben und auszulesen. Als Speicher finden integrierte Schalt' kreise Verwendung, deren matrixförmig angeordnete Speichefzellen ein dynamisches Speicherverhalten aufweisen. In den Speicherzellen werden die zu speichernden Videoinformationen als elektrische La* dung in Kondensatoren gespeichert. Da durch Leckströme die Speicherkondensatoren entladen werden, muß die elektrische Ladung periodisch (typisch alle 2 ms) aufgefrischt werden. Dies wird beispielsweise durch ä einen periodischen Durchlauf von Reihenadressen der Speicherzellen erreicht.

Außerdem ist es bereits bekannt (z.B. aus US-PS 39 09 839 und DE-OS 28 05 601), Halbleiterspeicher zur Erhöhung der Kapazität bei der Speicherung von Videosignalen in mehrere Speicherbereiche zu unterteilen und diese Speicherbereiche in zyklischer Reihenfolge für das Einschreiben und Auslesen der Information anzusteuern. Da es sich bei diesen Speichern jedoch um statische Speicher handelt, kann das Auffrischen entfallen.

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren nach der eingangs genannten Art anzugeben, bei welchem sogenannte Auffrischzyklen zur Sicherung von in einem flüchtigen dynamischen Speicher befindlichen Videoinformationen entfallen können. Bei in Bild-Svnchronisatoren (frame synchronizer) eingesetzten Speichern stünden für derartige Auffrischzyklen nur die Zeiten der horizontalen Austastlücken zur Verfügung, da diese Speicher kontinuierlich und zu verschiedenen Zeiten eingeschrieben und/oder ausgelesen werden müssen.

Vorteile der Erfindunp

Die Erfindung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat den Vorteil, daß besondere Intervalle zum Auffrischen des flüchtigen Speicherinhaltes nicht mehr beirötigt werden. Als weiterer Vorteil ist anzusehea daß nunmehr auch besondere Stufen zur Ableitung der bisher erforderlichen Auffrischadressen entfallen können.

Die Erfindung beruht auf der Erkenntnis, daß ein Auffrischen des flüchtigen Speicherinhaltes nur beim Auslesen des Speichers relevant ist Da aber zum Erhalt eines Fernsehbildes gemäß der Fernsehnorm die in den Zeilen des Fernsehrasters zugehörigen Bildpunkte fortlaufend nach einer bestimmtem Regel aus dem Speicher gelesen werden müssen, läßt sich eine Steuerung des Speichers angeben, derart, daß während des Auslesens alle Auffrischadressen innerhalb der minimalen Wiederauffrischperiodendauer des Speichers durchlaufen werden.

Durch die in den Unteransprüchen angegebenen Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenem Verfahrens möglich.

Zeichnung

Weitere Vorteile und Einzelheiten der Erfindung werden im folgenden in einer Zeichnung mit einer Figur anhand eines Ausführungsbeispiels näher beschrieben und erläutert. Die Figur zeigt ein Blockschaltbild gemäß der Erfindung. Es sind nur die für das Auslesen eines Speichers maßgebenden Schaltungsteile dargestellt.

Beschreibung eines Ausführungsbeispiels der Erfindung

In der Figur ist mit Γ, 1", V" und V" ein dynamischer Speieher mit wahlfreiem Zugriff dargestellt, welcher in dem vorliegenden Ausführungsbeispiel in vier Bereiche unterteilt ist jeder dieser Bereiche wird üblicherweise mit einem integrierten Schaltkreis aufgebaut sein, bei Welchem Speicherzellen matrixförmig spalten^ und reihenweise angeordnet sind. Derartige integrierte Schaltkreise sind beispielsweise unter der Typenbe'

zeichnung »2680« aus dem VALVO-Handbuch: »Signetics Integrierte Schaltungen 1976« bekannt Der integrierte Schaltkreis vom Typ »2680« weist eine Speicherkapazität von 4096 Bit auf. Eine Anwahl der einzelnen Speicherzellen erfolgt durch Adressierung von 64 Reihenleitungen und 64 Spaltenleitungen. Die Reihenleitungen sind mit den Ausgängen eines Reihenadreßdecoders 2 verbunden, die Spaltenleitungen mit den Ausgängen eines Spaltenadreßdecoders 3. An den Eingängen des Reihenadreßdecoders 2 liegen 6 binärcodierte Pcihenadressen Aq bis As und an den Eingängen des Spaltenadreßdecoders 6 Adressen Ah bis A\\. In Abhängigkeit der jeweils anliegenden Reihen- und Spaltenadresse wird eine bestimmte Speicherzelle in der integrierten Schaltung zum Einschreiben oder Auslesen aktiviert.

Wie eingangs erwähnt, muß der Inhalt dynamischer Speicher in bestimmten Zyklen — in dem vorliegenden Ausführungsbeispiel mindestens alle 2 ms — wieder aufgefrischt werden. Dies wird beispielsweise durch einen Lesezyklus aller 64 Reihenadressen (A₀ bis A₅) erreicht

In der Figur ist zur besseren Übersichtlichkeit nur ein Reihenadreßdecoder 2 und ein Spaltenadreß^ecoder 3 für die vier Speicherbereiche 1' bis 1"" dargestellt. Üblicherweise enthält jeder integrierte Schaltkreis einen eigenen Reihenadreßdecoder und einen eigenen Spaltenadreßdecoder. Die Adressen A₀ bis As für den Reihenadreßdecoder 2 liegen in Form eines binärcodierten Signals am Ausgang eines Reihenadreßzählers 4. Der Reihenadreßzähler 4 zählt die Impulse »ines an einer Klemme 5 liegenden Taktsignals fraki=n ■ f_H- Die Taktfrequenz ist in diesem Ausführungsbeispiel mit einem Vielfachen der Horizontalfrequenz fn des auszulesenden Videosignals verkoppelt π entspricht in diesem Beispiel der gespeicherten Bildpunktmenge in den Spalten der Speicherbereiche Γ bis 1"", wenn pro Spalte die Bildpunktmenge einer Zeilenperiode des auszulesenden Videosignals enthalten ist

Der Spalienadreßdecoder 3 wird von den Adressen Ab bis A\] am Ausgang eines Spaltenadreßdecoders 6 angesteuert Im Gegensatz zu dem Reihenadreßzähler 4 ist der Spaltenadreßzähler 6 nicht ein 6-Bit-Zähler, sondern ein 8-Bit-ZähIer, bei welchem die beiden niederwertigsten Bits einem getrennten Decoder 7 zugeführt sind und die übrigen Bits dem Spaltenadreßdecoders. Der Spaltenadreßzähler 6 zählt Impulse eines an einer Klemme 8 liegenden horizontalfrequenten

ίο Impulssignals /». Am Ausgang des Decoders 7 wird eine der vier Ausgangsleitungen in Abhängigkeh der anliegenden Binärinformation von logisch L nach logisch H geschaltet Gleichzeitig wird damit einer der vier Speicherbereiche zum Einschreiben oder Auslesen freigegeben. Da jede Ausgangsleitung des Decoders 7 einem der vier Speicherbereiche 1' bis 1"" zugeordnet ist, wird demnach für die Dauer einer Zeilenperiode immer nur einer der vier Speicherbereiche aktiviert sein, so daß in der ersten Spalte des Speicherbereiches Γ die erste Zeile eines Fernsehrasters, in der ersten Spalte des Speicherbereiches 1" die zweite Zeile des Fernsehrasters, in der ersten Spalte ""is Speicherbereiches !'" die dritte Zeile des Fernsehra?ters, in der ersten Spalte des Speicherbereiches 1"" die vierte Zeile des Fernsehrasters, in der zweiten Spalte des Speicherbereiches Γ die fünfte Zeile des Fernsehrasters usw. ausgelesen wird. Bei einer Dauer von 64 μβ pro Zeilenperiode, entsprechend dem Durchlaufen alle<Reihen-Adressen pro Spalte eines Speicherbereiches, wird nach 4 · 64 ils = 256 μϊ in jedem der Speicherbereiche automatisch beim kontinuierlichen Auslesen ein Wiederauffrischen des Speicherinhaltes durchgeführt.

Bei Verwendung eines derart gesteuerten Speichers, z. B. in einem Bildsynchronisator, bei welchem nahezu gleichzeitig an verschiedenen Plätzen des Speichers eingeschrieben und ausgelesen wird, ist das Auffrischen eines dynamischen Speichers immer somit automatisch gewährleistet

Hierzu 1 Blatt Zeichnungen

Claims (1)

Patentansprüche:

1. Verfahren zur Steuerung eines Speichers mit wahlfreiem Zugriff, der in mehrere Speicherbereiche unterteilt ist, für Videosignale, dadurch gekennzeichnet, daß zum Wiederauffrischen eines dynamischen Speichers das Videosignal bildpunktweise in Abhängigkeit von Reihen- und Spaltenadressen alternierend in m Speicherbereiche des dynamischen Speichers, wobei