DE2846939A1

DE2846939A1 - Anordnung zur kompensation von signalausfaellen in videosignalen

Info

Publication number: DE2846939A1
Application number: DE19782846939
Authority: DE
Inventors: Richard John Taylor
Original assignee: Quantel Ltd
Current assignee: Quantel Ltd
Priority date: 1977-10-27
Filing date: 1978-10-27
Publication date: 1979-05-10
Also published as: JPS5474326A; GB2008888B; FR2407631B3; GB2008888A; US4199780A; JPS6222507B2; FR2407631A1

Description

Patentanwälte Dipl.-Ing. H. We ic km an ν, Dipl.tPhys. Dr. K. Fincke

Dipl.-Ing. F. A-Weickmann; Dipl.-Chem. B. Huber

' Dr. -Ing. H. Li ska

DXIIIH 8 MÜNCHEN 86, DEN ρ ·? ,-., ,

POSTFACH 860 820 *~ ⁽' ^?:"'^; ^-978

MÖHLSTRASSE 22, RUFNUMMER 98 3921/22

QUANTEL LIMITED

Maidenhead House, Bartholomew Street, Newbury, Berkshire,

Großbritannien

Anordnung zur Kompensation von Signalausfällen in Videosignalen

909819/0717

Beschreibung

Die vorliegende Erfindung betrifft eine Anordnung zur Kompensation von Signalausfällen in Videosignalen.

Derartige Signalausfälle können bei Wiedergabe von auf einem Magnetband aufgezeichneten Fernsehsignalen auftreten. Der Begriff "Signalausfall" bezeichnet Signalverluste, welche sich als Signaldiskontinuitäten aufgrund von Fehlern im Aufzeichnungsmedium bemerkbar machen". Derartige Fehler können beispielsweise durch Schmutz auf dem·- Magnetband oder möglicherweise auch durch eine Unterbrechung in der Oxidschicht des Bandes bedingt sein.

Die Signalausfälle führen bei der Darstellung von Fernsehbildern zu einem Flackern im Bild. Um die Sichtbarkeit des Flackern im dargestellten Bild so klein wie möglich zu halten, sind verschiedene Möglichkeiten zur Kompensation von Signalausfällen bekanntgeworden.

Die Erfassung eines Signalausfalls kann durch überwachung des HF-Träger signals erfolgen, das in einem Video-Bandgerät als Aufzeichnungsträger verwendet wird.

Eine gebräuchliche Art der Kompensation bei Erfassung eines Signalausfalls ist die Wiederholung der dem Signalausfall vorangehenden Bildsignalzeile unter Verwendung irgendeines Speichermediums.

Um die Information aus mindestens einer vorangehenden Fernsehzeile einzuführen, enthält eine Signalausfall-Kompensationsanordnung eine Verzogerungsschaltung oder einen Speicher mit einer Verzögerungszeit von einer Bildabtastzeile, wobei diese Verzogerungsschaltung bzw. dieser Speicher kontinuierlich mit dem wiedergegebenen Videosignal

909819/0717

2846839

gespeist wird. Tritt ein Signalausfall auf, so wird das Ausgangssignal der um eine Zeile verzögernden Verzögerungsschaltung an die Stelle des ausgefallenen Signals gesetzt, so daß die fehlende Bildinformation in der Zeile, in welcher der Signalausfall aufgetreten ist, durch die Information der vorangehenden Zeile ersetzt wird. Die fehlende Information kann auch, was gewöhnlich öfter der Fall ist, durch Information ersetzt werden, welche wenigstens zwei Zeilen vorher vorhanden ist.

Eine derartige Anordnung ist in der US-PS 3 949 416 beschrieben. Bei einer derartigen Kompensation von Signalausfällen" können die durch die Ausfälle bedingten Effekte aber immer noch wahrnehmbar sein.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Kompensationsanordnung der in Rede stehenden Art anzugeben, bei der die Möglichkeit des Sichtbarwerdens von kompensierten Signalausfällen weitestgehend reduziert ist.

Zur Lösung dieser Aufgabe ist eine Anordnung der eingangs genannten Art erfindungsgemäß durch einen Digitalspeicher zur Speicherung von Bildinformation aus wenigstens einem vorangehenden Videobild und durch einen Detektor zur Erfassung des Vorhandenseins eines Signalausfalls in einem ankommenden Signal zwecks Vermeidung des Einschreibens der ankommenden Bildinformation in den Digitalspeicher bei Erfassung eines Signalausfalls gekennzeichnet.

Der Digitalspeicher kann dabei insbesondere durch den in" einem digitalen Vollbildspeicher- oder Halbbildspeicher-Synchronisationsgerät vorhandenen Speicher gebildet werden.

Ausgestaltungen des Erfindungsgedankens sind in ünteran-

909819/0717

Sprüchen gekennzeichnet.

Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt:

Figur 1 eine in der GB-PS 1 436 757 bzw. in der korrespondierenden US-PS 3 949 416 beschriebene Anordnung zur Kompensation von Signalausfällen;

Figur 2 eine grundlegende Ausführungsform einer erfindungsgemäßen Anordnung zur Kompensation von Signalausfällen;

Figur 3 den typischen Verlauf eines von einem Wiedergabekopf eines Video-Bandgerätes wiedergegebenen Signals mit einem Signalausfall;

Figur 4 eine Ausfuhrungsform eines Signalausfall-Detektors;

Figur 5 den Aufbau eines in der britischen Patentanmeldung Aktenzeichen 6585/76 (entsprechend der US-Patentanmeldung Aktenzeichen 764 148) beschriebenen Speichers, bei dem das Einschreiben von Daten selektiv gesperrt werden kann;

Figur 6 ein Datenformat mit 10 Bit, bei dem die geringstwertigen Bits zur Bild- bzw. Signalausfallidentifikation dienen;

Figur 7 eine erweiterte Speicher- und Signalausfall-Kompensatiorisanordnung, welche das Datenformat gemäß Fig. 6 verarbeiten kann; und

Figur 8 eine Ausführungsform für einen Ausgangsprozessor nach Figur 7.

909819/0717 original inspected

Die in Figur 1 dargestellte Signalausfall-Kompensationsanordnung wird mittels eines von einem Signalausfall-Detektor 131 gesteuerten Schalters 130 in den Kreis eines Videosignal-Prozessors, wie beispielsweise einer digitalen Zeitbasis-Korrekturanordnung eingeschaltet. Eine digitale Zeitbasis-Korrekturanordnung ist beispielsweise in "der GB-PS 1 515 584 und der dazu korrespondierenden US-PS 4 065 787 beschrieben.

In einer digitalen Zeitbasis-Korrekturanordnung wird das von einem Video-Bandgerät kommende Analogsignal vor der Speicherung in digitalen Zeilenspeichern in ein Digitalsignal (vorzugsweise mit acht parallelen Bits) überführt.

Das von einem Konverter in der Zeitbasis-Korrekturanordnung kommende.Digitalsignal wird in einen Eingang 120 der Anordnung nach Fig. 1 eingespeist, deren Ausgang 133 an die Zeilenspeicher der Zeitbasis-Korrekturanordnung angekoppelt ist.

Sollten die Zeilenspeicher der Zeitbasis-Korrekturanordnung die digitale Datenfolgefreuqenz (typischerweise 10,7 MHz) nicht bewältigen können, so werden die Daten in·der Zeitbasis-Korrekturanordnung vor der Speicherung zur Erzeugung eines parallelen Ausgangssignals mit einer Breite von 24 Bit (8 χ 3) (unter Verwendung von Datenpuffern) einem Demultiplex-Prozeß unterworfen. Die Datenpuffer können dabei auch als Schalter 130 dienen*

Im Normalbetrieb des Videobandgerätes sind die den Schalter 130 nach Fig. 1 bildenden Puffer als Funktion des Vorhandenseins oder"des NichtVorhandenseins eines vom Signalausfall-Detektor 131 gelieferten, an einem Steuereingang 132 stehenden Signals unwirksam geschaltet/ so daß die Kompensationsanordnung unbenutzt bleibt. Tritt ein

909819/0717

Signalausfall auf, so wird er durch den Signalausfall-Detektor erfaßt, so daß die Puffer unwirksam geschaltet werden, um den Ausgang der Demultiplexschaltung leerlaufen zu lassen, so daß keine Information in eine Kompensationsschaltung 110 eingespeist wird. Weiterhin werden die Puffer wirksam geschaltet, um die zu dieser Zeit, gespeicherte Information aus einem in der Schaltung 110 enthaltenen, eine Zeile speichernden Speicher auszugeben und über den Ausgang 133 in die folgenden Schaltungen einzuspeisen. Nachdem der Signalausfall aufgetreten ist, wird der Ausgang der Demultiplexschaltung mit dem Ausgang verbunden und die Puffer werden abgeschaltet.

Sollte eine Zeile später an genau der gleichen Stelle ein weiterer Signalausfall auftreten, so ist das wiedereingeführte Signal keine durch den vorangegangenen Signalausfall bedingte Leerstelle, sondern das vom Speicher rückgeführte Signal.

Bei einer in Fig. 2 dargestellten erfindungsgemäßen Anordnung ist ein Vollbild- oder Halbbildspeicher 151 sowie eine Schreibsteuerstufe 150 in Verbindung mit dem Signalausfall-Detektor 131 vorgesehen. Eine Bildspeicherung und Schreibsteuerung ist für sich in der britischen Patentanmeldung Aktenzeichen 6585/76 (entsprechend der US-Patentanmeldung Aktenzeichen 764 148) beschrieben.

Bei einer derartigen Anordnung entspricht das Kompensationssignal für eine bestimmte Zeile der gleichen Zeile (und tatsächlich dem gleichen Bildpunkt in der Zeile) eines vorangehenden Halbbildes, so daß der durch den Signalausfall bedingte Informationsverlust gegenüber früheren Anordnungen, in denen die Information aus einer benachbarten Zeile zur Kompensation ausgenutzt wird, genauer kompensiert wird. Die Verbesserung macht sich insbesondere

909819/0717

bei stehenden Bildern bemerkbar. Bei bewegten Bildern werden Signalausfall-Kompensationsfehler durch den Betrachter nicht so leicht wahrgenommen.

Die grundlegende erfindungsgemäße Anordnung erlaubt beispielsweise die Verwendung von vorhandenen digitalen Halbbildspeicher- oder Vollbildspeicher-Synchronisationsgeräten, wobei nur geringfügige Abänderungen und einige zusätzliche Elemente erforderlich sind, um das Einschreiben in den Speicher zu sperren, wenn ein Signalausfall festgestellt wird. Ein Vollbildspeicher-Synchronisationsgerät ist beispielsweise in der britischen Patentanmeldung Aktenzeichen 6588/76 (entsprechend der US-Patentanmeldung Aktenzeichen 769 615) beschrieben.

Im folgenden wird nun die Natur von Signalausfällen sowie deren Erfassung im einzelnen beschrieben.

Figur 3 zeigt eine Hüllkurve 5 eines typischen Wiedergabesignals in einem Video-Bandgerät. Die Information ist einem HF-Träger aufmoduliert. Bei einem Signalausfall 6 wird die Amplitude des HF-Trägers wesentlich reduziert oder verschwindet vollständig. Wird die Amplitude beispielsweise um 6dB reduziert, so kann angenommen werden, daß ein Signalausfall aufgrund der Abnutzung des Oxides eines Magnetbandes aufgetreten ist.

Figur 4 zeigt eine einfache Ausführungsform eines Signalausfall-Detektors . Ein Eingangskreis wird dabei durch einen Eingangswiderstand R₁, eine Kapazität C₁ sowie durch zugehörige Induktivitäten L₁ und L₂ gebildet. Ein Ausgangssignal "wird über einen Widerstand R₂ mit zugehöriger Kapazität C₂ und Diode D₁ in eine Vergleichsstufe CP₁ eingespeist. Der Schwellwert für diese Vergleichsstufe wird durch einen Wider-

909819/0717

stand RV.. eingestellt. Das HF-Eingangs signal wird in den ein Hochpaßfilter bildenden Eingangskreis eingespeist, wobei die Spitzen der Träger-Hüllkurve erfaßt werden. Die resultierende Spannung wird in einen Eingang der Vergleichsstufe eingespeist und mit einer vorgegebenen Spannung verglichen. Fällt der Wert der resultierenden Spannung unter den Wert der vorgegebenen Spannung, so wird zur Anzeige des Vorhandenseins eines Signalausfalls ein logisches Ausgangssignal erzeugt.

Die grundlegende Funktion des Signalausfall-Detektors ist die, das Einschreiben von weiterer Information in den Speicher im Sinne der obigen Ausführungen zu Fig. 2 zu sperren, wenn ein Signalausfall auftritt. Die vorher gespeicherte Information wird daher gehalten, wenn ein Signalausfall auftritt. Die Art und Weise, wie der Detektor das Einschreiben von Information in den Speicher sperren kann, wird im folgenden unter spezieller Bezugnahme auf den Speicher für Videosignale gemäß der oben genannten britischen Patentanmeldung Aktenzeichen 6585/76 (entsprechend US-Patentanmeldung Aktenzeichen 764 148) beschrieben. Figur 5 zeigt ein Speicherfeld 30 mit zugehörigen Steuerkreisen. Die Wirkungsweise des Speichers wird im folgenden zur Erläuterung seiner Verwendung in Verbindung mit dem Signalausfall-Detektor beschrieben.

Das Speicherfeld 30 ist eines von 16 im Bildspeicher verwendeten Speicherfeldern, wodurch die notwendige Speicherkapazität gewährleistet wird. Dieses Speicherfeld enthält einen Block 32 mit 4 Zeilen von RAM-Chips 10 (das Speicherfeld ist um 90° verdreht dargestellt), wobei jede Zeile 8 Chips (1 Chip für jeweils eines der 8 Datenbits) enthält. Die Gesamtzahl der Speicherchips ist daher gleich 32. Die RAM-Chips können jeweils durch ein an sich bekanntes 4 K-RAM gebildet"werden, das durch Eintasten von Zeilen- und

909819/0717

Spaltenadressen in im RAM-Chip enthaltene Puffer adressierbar ist. Das Speicherfeld 30 enthält Eingangsdatenpuffer 31 sowie Ausgangsdatenpuffer 33. Weiterhin enthält das Speicherfeld einen im folgenden noch genauer zu beschreibenden Datengültigkeitsdetektor 34.

Es ist hier noch einmal darauf hinzuweisen, daß weitere 15 gleichartige Felder 30 (nicht dargestellt) den Speicher vervollständigen. Ein Eingangsmultiplexer 35 besitzt daher 16 Ausgänge 47 für die 16 Speicherfelder. Entsprechend besitzt ein Ausgangsmultiplexer 39 16 mit dem Ausgangspuffer 33 verbundene Ausgänge 75, von denen lediglich einer vollständig dargestellt ist. Die verbleibenden lediglich schematisch dargestellten Ausgänge des Eingangs- bzw. des Ausgangsmultiplexers sind an die anderen 15 Speicherfelder angekoppelt. Ein Zeilen-Adressentastimpuls-Multiplexer 36 sowie eine Zeittaktsteuerstufe 38 sind entsprechend der Darstellung mit ihren Ausgängen gleichartig an die anderen 15 Speicherfelder angekoppelt. An die Zeittaktsteuerstufe 38 ist eine Wartelogikschaltung 37 (im folgenden genauer beschrieben) angekoppelt.

Da die Eingangsdaten für die Speicherfelder über eine gemeinsame Datenleitung kommen, müssen sie über getrennte Taktsignale in die Speicherfelder eingetaktet werden, so daß alle 16 Speicherfelder nach 16 Taktperioden ein Datenwort enthalten.

Diese ersten Datenwörter werden in der ersten Stelle in den Puffern 31 gehalten. Die Information wird durch ein vom Ausgang 47 des Eingangsmultiplexers 35 geliefertes Eingabefreigabesignal mit Videofrequenz in diese Stellen eingetaktet, während die Adresse durch ein an einem Eingang

ORIGINAL flMSFECTED 909819/0717

42 aufgenommenes Eingangsfreigabesignal gesetzt wird. Sind die ersten 16 Wörter in die Speicherfelder eingegeben, so erscheinen die nächsten 16 Wörter sequentiell auf der Datenleitung und werden wiederum in die Speicherfeider eingetastet. Dabei wird jedoch das Eingangswählsignal so geändert, daß diese letzteren Wörter in die nächste Stelle im Puffer 31 gelangen.

Es ist klar, daß sich das Eingangswählsignal mit einem 1/16 der ursprünglichen Videofrequenz ändert (weil 16 Speicherfelder vorhanden sind). Das Ausgangssignal der Puffer wird durch die inverse Form des Eingangswählsignals gesteuert, wobei dies allein notwendig ist, um den Inhalt der Register an deren Ausgänge zu bringen. Da das Eingangswählsignal mit einem 1/16 der Videofrequenz arbeitet, ergibt sich, daß die Daten an den Ausgängen der Register für etwa die 16-fache auf der Dateneingangsleitung vorhandene Datenperiode konstant gehalten werden.

Da das 4K-RAM-Chip relativ langsam ist, ist zur Reduzierung der Geschwindigkeitsanforderungen für die einzelnen Chips ein interner Demultiplex-Prozeß erforderlich. Das externe Adressensystem bleibt jedoch das eines konventionellen Feldes (eine binäre Adresse mit 9 Bit definiert die Zeile im Bild, während eine weitere Adresse mit 9 Bit den Bildpunkt in der Zeile definiert).

Durch diesen Demultiplex-Prozeß bzw. durch die Verlangsamung der Eingangsdaten stehen diese am Eingang des 4K-RAM länger an, als es zur Übernahme in das RAM notwendig ist.

Die Adressierung des RAM erfolgt über 6 Adressenleitungen an einem Eingang 69, welcher eine Multiplexadresse mit 12 Bit (d.h., die Chip-Spaltenadresse folgt der Chip-Zeilenadresse) führt. Die einzelnen· RAM-Chips werden durch vier getrennte Zeilen-Adreßtastimpulse RAS 1, 2,3 und

909819/0717

ORIGINAL INSPECTED

auf vom Zeilen-Adreßtastimpulsmultiplexer 36 kommenden Leitungen 63, 64, 65 und 66 ausgewählt. Der Multiplexer 36 wird dabei an einem Eingang 62 pro Speicherzyklus lediglich einmal durch jeweils einen Zeilen-Adreßtastimpuls RAS von der Zeittaktsteuerstufe 38 angesteuert. Der Vorgang ist jedoch so geschaffen, daß sich für eine Adressenstruktur folgender Ablauf ergibt: Die ersten 4 Bits der an Eingängen 41 eingegebenen und 16 Speicherfelder repräsentierenden Adresse werden zur Erzeugung der vom Eingangsmultiplexer 35 gelieferten Eingangsfreigabesignale decodiert. Die nächsten beiden Bits der an Eingängen 60 und 61 eingegebenen Adresse werden zur Erzeugung der 4 Zeilen-Adreßtastsignale RAS 1, 2, 3 und 4 im Zeilen-Adreßtastimpuls-Multiplexer 36 decodiert. Die abschließenden 12 Bits stellen die Hauptadresse dar und werden am Eingang 69 in zwei Hälften gemultiplext. Auf einer Leitung 69 liefert die Zeittaktsteuerstufe 38 Spalten-Adreßtastimpulse.

Die Konfiguration am Ausgang für das Speicherfeld entspricht mit der Ausnahme der Konfiguration am Eingang, daß sie umgekehrt arbeitet. Von allen 16 Speicherfeldern werden Daten parallel in die entsprechenden Register bzw. Puffer 33 eingegeben. Diese Transferierung in die Puffer erfolgt über einen von der Zeittaktstufe 38 auf einer Leitung 71 gelieferten Ausgangstastimpuls, wobei das Register durch ein Ausgangswählsignal ausgewählt wird, das extern über einen Eingang 76 eingegeben wird. Der Ausgangstastimpuls und das Ausgangswählsignal arbeiten mit einem 1/16 der Videofrequenz. Die nicht mit der parallelen übertrag von Daten vom RAM beschäftigten Register stehen für die Ausgabe ihrer Daten auf eine Hauptdatenleitung zur Verfügung, was mittels eines Ausgangsfreigabesignals am Ausgang 75 des Ausgangsmultiplexers 39 erfolgt. Dieser Ausgangsmultiplexer

909819/0717

erhält an Eingängen 78 eine 4 Bit-Leseadresse. Das entsprechende Register wird durch das invertierte Ausgangswählsignal ausgewählt. Das Ausgangsfreigabesignal arbeitet seriell (mit Videofrequenz), während der Ausgangstastimpuls für alle 16 Speicherfelder parallel arbeitet.

Acht Chip-Auswahlleitungen 68 ermöglichen eine Abschaltung jedes Teils des Digitalworts im Speicher, wodurch der Schreibprozeß im Bedarfsfall unterbunden werden kann. Damit kann beispielsweise in die Bitstellen 1 bis 4 ein anderes Bild eingeschrieben werden/ als es in den Bits 5 bis 8 steht.

Die Lese-ZSchreibvorgänge und die Adressierungsvorgänge für die Speicherfelder verlaufen nicht in der einfachen Weise, wie es gemäß den vorstehenden Ausführungen den Anschein hat. Der Vorgang wird dann komplexer, wenn in eines der Speicherfelder in der Gruppe von 16 Speicherfeldern eingeschrieben werden soll, ohne daß die anderen Speicherfelder beeinflußt werden. Hinsichtlich der Eingangspuffer 31 erfolgt dies in einfacher Weise dadurch, daß lediglich das Eingangsfreigabesignal wirksam ist, das dem in Frage stehenden Speicherfeld entspricht. Werden die Daten jedoch parallel transferiert, so erhalten die Speicherstellen in 15 der 16 Speicherfelder eine falsche Information.

Um die Aufnahme von falschen Informationen zu vermeiden, ist der Datengültigkeitsdetektor 34 vorgesehen, welcher an Eingängen 43 und 44 das Eingangswählsignal bzw. das Eingangsfreigabesignal und an einem Eingang 46 Lese-/Schreibsignale von der Zeittaktsteuerstufe 38 aufnimmt. Liefert der Ehgangsmultiplexer 35 ein Eingangsfreigabesignal für das Speicherfeld, so ermöglicht der Detektor 34 die nachfolgende Transferierung der in den Puffer 31 eingegebenen Daten in den Speicher unter der Steuerung durch ein Lese-/

909819/0717

Schreibsignal an einem Ausgang 45. Wird vom Eingangsmultiplexer 35 kein Eingangsfreigabesignal für das spezielle Speicherfeld geliefert, so unterbindet der Detektor eine Fortführung des Speicherzyklus.

Die Wartelogikschaltung 37 erhält ebenfalls Lese-/Schreibsignale über eine Leitung 56 von der Zeittaktsteuerstufe 38. Weiterhin erhält die Wartelogikschaltung 37 an einem Eingang 50 Schreibbefehle und an einem Eingang 52 Lesebefehle. Die Zeittaktsteuerstufe 38 liefert über eine Leitung 57 Schreibbefehle und über eine Leitung 55 Lesebefehle, welche in der Schaltung 37 zeitweise gehalten werden, wenn der Speicher in einem anderen Teil seines Zyklus beschäftigt ist, was durch Lese-/Schreibsignale auf einer Leitung 56 festgestellt wird. An Eingängen 53 und 54 werden ein Leselöschsignal bzw. ein Schreiblöschsignal eingegeben. Die Zeittaktsteuerstufe 38 liefert weitere Zeittaktsignale, wobei es sich um ein Lese-/Schreibadressenauswahlsignal an einem Ausgang 73 und ein Multiplex-Adressensteuersignal an einem Ausgang 72 handelt, welche in RAM's in bekannter Weise zur Adressierung benutzt werden. Eine derartige Adressierung kann durch drei getrennte Zähler für Schreiben, Lesen und Refresh erfolgen.

Zusätzlich zu den normalen Schreib- und Lesebefehlen erhält die Wartelogikschaltung 37 ein Schreibsperrsignal an einem Eingang 51, wodurch das Einschreiben von weiterer Information in den Speicher unterbunden wird, so daß die kontinuierlich ausgelesenen Daten die vorher gespeicherten Videodaten sind. Durch diese in der oben genannten Patentanmeldung beschriebenen Möglichkeit werden die Videodaten gehalten, welche sich normalerweise von Bild zu Bild ändern, wodurch ein stehendes Bild als Funktion der gespeicherten Daten entsteht. Die Lese- und Refreshadressierung

909819/0717

arbeitet ebenso wie vorher. Diese Sperrfunktion kann in einer Signalausfall-Kompensationsanordnung selektiv ausgenutzt werden, um das Einschreiben lediglich dann zu sperren, wenn ein Signalausfall festgestellt wird, so daß die normal ankommenden Daten in den Speicher eingegeben werden und diese Eingabe nur dann unterbunden wird, wenn durch den Detektor 131 ein Sperrsignal erzeugt wird. Die Daten werden dabei in einem zerstörungsfreien Lesevorgang im Videodatenspeicher gehalten, so daß sie später während eines Lesevorgangs zugänglich sind.

Das anhand von Fig. 2 beschriebene Grundkonzept wird im folgenden erweiternd erläutert.

Für den Fall, daß ein digitales Bildspeicher-Synchronisationsgerät Information in Form eines zusammengesetzten Videosignals speichert, enthält das vorangehende Bild die richtige Helligkeitsinformation. Die Farbhilfsträger-Phase wird jedoch invertiert. Es ist daher erforderlich, diese Phaseninvertierung zu korrigieren.

Es ist jedoch möglich, daß im nächsten ankommenden Bild an genau der gleichen Stelle ein Signalausfall auftritt. Ist dies der Fall, so ist eine Korrektur nicht erforderlich, weil der Farbhilfsträger in der NTSC-Frequenz nun die richtige Phase hat.

Im folgenden werden Anordnungen beschrieben, mit denen diese Probleme beherrschbar sind.

Bei dem oben erläuterten Bildspeicher liegen die Videodaten in einem 8 Bit-Format vor.

Fig. 6 zeigt ein 10-Bit-Datenwort, in dem die 8 signifikantesten Bits Videodaten zugeordnet s.ind, während die ver-

909819/0717

bleibenden 2 Bits zur Speicherung von einem Signalausfall repräsentierender Information dienen. Das geringstwertige Bit (Bit 10) enthält lediglich dann eine logische "1", wenn ein Signalausfall aufgetreten ist. Im Normalbetrieb ist der Inhalt der geringstwertigen Bitstelle gleich logisch "1".

Die nächstfolgende Bitstelle (Bit 9) enthält Information, welche anzeigt, ob das ankommende Halbbild in der während des Signalausfalls auftretenden NTSC-Sequenz ungerade oder gerade ist.

Der vorhandene Bildspeicher kann zur Verarbeitung des 10 Bit-Datenwortes erweitert werden oder es kann ein getrennter 2 Bit-Bildspeicher zur Aufnahme dieser zusätzlichen Daten vorgesehen werden.

Fig. 7 zeigt ein Blockschaltbild einer Signalausfall-Kompensationsanordnung, in welcher zusätzlich zum vorhandenen 8 Bit-Videobildspeicher ein getrennter 2 Bit-Bildspeicher vorgesehen ist. Ein solcher gesonderter 2 Bit-Bildspeicher 152 dient zur Speicherung der Signalausfall-Information sowie der Bildtypinformation im oben beschriebenen Sinne. Der Signalausfall-Bildspeicher kann als zusätzliches Element in ein vorhandenes Synchronisationsgerät eingebaut werden. Der Signalausfall-Bildspeicher 152 wird ebenso wie der Videodatenspeicher 151 durch eine Schreibsteuerstufe 150 und eine Lesesteuerstufe 153 gesteuert, wobei die Speicheradressenstellen parallel mit dem Hauptvideodaten-Bildspeicher laufen. Ein Analog-Digitalkonverter 160 sowie ein Digital-Analogkonverter 161 dienen zur überführung der ankommenden Videodaten in die Digitalform bzw. zur Rücküberführung der Daten in die Analogform nach der Speicherung.

909819/0717

Der Signalausfall-Detektor 131 erhält das HF-Eingangssignal vom Wiedergabekopf des Video-Bandgerätes (nicht dargestellt). Sein Ausgangssignal wird in den Signalausfall-Bildspeicher 152 sowie in die Schreibsteuerstufe 150 eingespeist. Die Schreibsteuerung und die Lesesteuerung können parallel exakt diejenigen sein, welche im Videodaten-Bildspeicher vorhanden sind. Dabei kann eine Parallelschaltung durchgeführt werden, so daß die Videodaten zusammen mit den Signalausfalldaten verfügbar sind. Das Videosignal wird weiterhin in eine Bildidentifikationsstufe 135 eingespeist, welche ein einziges Bit liefert, das den Halbbildtyp zur Übernahme in den Signalausfall-Speicher 152 anzeigt.

Das Ausgangssignal vom Videodaten-Bildspeicher 151 wird über den Digital-Analogkonverter 161 in einen Video-Prozessor 162 eingegeben. Mittels eines Auswahlschalters 163 ist die Auswahl entweder von unverarbeiteten oder von verarbeiteten Videodaten möglich.

Der Videoprozessor führt eine Abtrennung der Chrominanzkomponente sowie eine Inversion zur Korrektur der Farbhilfsträger-Phase durch.

Der Auswahlschalter 163 wird von einer Prozeßauswahlstufe 158 gesteuert. Diese Prozeßauswahlstufe nimmt Datenbits aus dem Speicher 152 auf und vergleicht diese Daten mit dem Ausgangssignal einer Bildidentifikationsstufe 156, welche ein Bildidentifikationssignal auf der Leseseite des Synchronisationsgerätes aus einer Lese-Synchronimpulsinformation liefert. Eine Regellogik in der Prozeßauswahlstufe 158 betätigt den Schalter 163 um die richtige Farbhilfsträger-Phase sicherzustellen, und zwar unabhängig davon, ob ein Signalausfall aufgetreten ist oder nicht.

909819/071 7

Wird ein Signalausfall-Markierungsbit, das durch den Speicher läuft, an dieser Stelle als logische "1" festgestellt, so wird damit angezeigt, daß die originale Videoinformation vom vorhergehenden Bild kam und daher verarbeitet werden muß. Ein Bildidentifikations-Markierungsbit zeigt an, ob es sich um ein ungerades oder gerades Eingangshalbbild in der NTSC-Sequenz handelt, welche während des festgestellten Signalausfalls auftrat .

Die Bildidentifikationsstufen 135 und 156 werden zweckmäßigerweise durch einen Tast-Phasenidentifikationskreis gebildet, wie er in der US-PS 3 969 760 (entsprechend der GB-PS 1 467 730) beschrieben ist. Ein Schaltkreis dieser Art ist in jedem Fall im Bildspeicher-Synchronisationsgerät für andere Zwecke vorhanden.

Fig. .8 zeigt, ein Blockschaltbild einer Ausführungsform eines Videoprozessors 162, welche zur Korrektur der Farbhilfsträger-Phase verwendbar ist. Die Videoinformation wird zunächst in einem Puffer 170 gepuffert und sodann unter Verwendung eines um eine Zeile verzögernden Kammfilters mit einem Puffer 172, einer Verzögerungsstufe 173 und einer Additionsstufe 174, denen ein Bandpaßfilter 171 mit einer Frequenz von 3/58 MHz vorgeschaltet ist, getrennt. Die abgetrennte Chromakomponente kann dann in einen Modulator 175 als Funktion des Zustandes eines Farbphasen-Eingangssignals für diesen Modulator phasenmoduliert werden, wobei sie dann entweder normal oder invertiert ist. Die resultierende verarbeitete Chromainformation wird dann in einer Additionsstufe 178 der Luminanzkomponente hinzuaddiert, welche vorher in einer Subtraktionsstufe 176 abgetrennt und über einen Puffer auf die Additionsstufe 178 geführt wird, wobei dann ein

909819/0717

verarbeitetes Videoausgangssignal entsteht. Ob der Prozessor 162 eingeschaltet wird oder nicht, wird durch die den Schalter 163 steuernde Prozeßauswahlstufe 158 festgelegt, wie dies oben bereits beschrieben wurde.

Der folgenden logischen Wahrheitstabelle ist die notwendige Entscheidung zu. entnehmen, ob der Prozessor in den Ausgangskreis eingeschaltet wird oder nicht.

Typ des an kommenden Bildes	Typ des ab gehenden Bildes	Signalausfall vorhanden	Entschei dungspro zeß
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	0

Die erste Spalte zeigt die Eingangs-Bildidentifikation, während die zweite Spalte die Ausgangs-Bildidentifikation zeigt. Die dritte Spalte zeigt Signalausfalldaten, wobei eine logische "1" das Vorhandensein eines Signalausfalls anzeigt. Die Entscheidung, ob der Prozessor 162 in die Anordnung einzuschalten ist oder nicht, ist in der letzten Spalte angegeben, wobei eine logische "1" die Notwendigkeit der Einschaltung des Ausgangsprozessors anzeigt. Zur Durchführung der logischen Entscheidungen zur Betätigung des Schalters 163 sind in der Auswahlstufe 158 einfache Kombinationen von logischen Elementen vorgesehen .

Wie oben ausgeführt, kann der Signalausfall-Bildspeicher gemäß Fig. 7 in seiner Form identisch mit dem Video-Daten-

909819/0717

Bildspeicher sein, wobei eine Reduzierung von 8 auf 2 Bits erfolgt. Im Falle des PAL-Fernsehsystems ergibt sich eine zusätzliche Komplikation durch die Folge von 8 Halbbildern bzw. 4 Vollbildern. Um den Typ des PAL-Bildes zu bestimmen/ das am Eingang und Ausgang vorhanden ist, wird die Anordnung um 2 Speicherbits erweitert, welche zur Bildidentifikation dienen, wobei jeweils eine von 4 Kombinationen vorhanden ist. Das Prinzip entspricht dabei jedoch in jeder Hinsicht dem oben für das NTSC-System beschriebenen Prinzip.

909819/0717

Leerseite

Claims

Patentansprüche

Anordnung zur Kompensation von Signalausfällen in Videosignalen, gekennzeichnet durch einen Digitalspeicher (151) zur Speicherung von Bildinformation aus wenigstens einem vorangehenden Videobild und durch einen Detektor (131) zur Erfassung des Vorhandenseins eines Signalausfalls in einem ankommenden Signal zwecks Vermeidung des Einschreibens der ankommenden Bildinformation in den Digitalspeicher (151) bei Erfassung eines Signalausfalls.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Digitalspeicher (151) Teil eines Digital-Synchronisationsgerätes ist.
3. Anordnung nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß der Signalausfall-Detektor (131) zur selektiven Unterbindung des Einschreibens in den Digitalspeicher (151) bei Erfassung eines Signalausfalls an eine Speichereinschreib-Steuerstufe (150) angekoppelt ist.
4. Anordnung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch einen weiteren Speicher (152) zur Speicherung von das Vorhandensein eines Signalausfalls anzeigenden Daten sowie von Bildidentifikationsdaten und durch eine die richtige Farbhilfsträger-Phase von abgehenden Videodaten sicherstellende Verarbeitungsschaltung (158, 162, 163).
5. Anordnung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch eine Stufe (135) zur Erzeugung von die ankommende Bildinformation repräsentierenden Bildidentifikation sdaten, die im weiteren Speicher (152) gespeichert werden.

909819/071/

ORIGINAL INSPECTED

-X-
6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Verarbeitungsschaltung (158, 162, 163) einen Ausgangsprozessor (162) zur Invertierung der Phase des Farbhilfsträgers am. Anordnungsausgang sowie einen Auswahlkreis (158, 163) zur Einschaltung des Ausgangsprozessors (162) in die Anordnung als Funktion von Information aus dem weiteren Speicher (152) .
7. Anordnung nach einem der Ansprüche 1 bis 6, gekennzeichnet durch eine Ausgangs-Bildidentifikationsstufe (156) zur Erzeugung von abgehender Bildinformation für den Auswahlkreis (158, 163), wodurch der Ausgangsprozessor

(162) in die Anordnung eingeschaltet wird, wenn eine Differenz zwischen Bildern bei Vorhandensein eines Signalausfalls auftritt.
8. Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Bildinformationsdaten und die Signalausfalldaten parallel mit den Videodaten als geringerwertige Bits gespeichert werden.
9. Anordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der weitere Speicher (152) ein selbständiger Speicher ist.
10. Anordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Ausgangsprozessor (162) eine Chrominanz-Abtrennstufe (174) sowie einen Inverter (175) enthält.

909819/0717