DE4205054C2 - Halbleiterspeichereinrichtung mit Doppelanschluß und Verfahren für eine gesteuerte Lese-/Schreibtätigkeit - Google Patents

Description

Die Erfindung bezieht sich auf eine Halbleiterspeicher­ einrichtung nach dem Oberbegriff des Patentanspruches 1 und auf ein Verfahren zum Steuern einer Lese-/ Schreibtätigkeit aus/in einer Halbleiterspeichereinrichtung mit einem Doppelanschluß.

Eine Halbleiterspeichereinrichtung nach dem Oberbegriff des Patent­ anspruches 1 ist aus der EP 00 97 778 A2 bekannt.

Mit der Entwicklung der Bildverarbeitungstechnik in den letzten Jahren sind verschiedene Methoden schnell entwickelt worden, die auf die Farbdarstellung auf einer Bildröhre in einem Per­ sonalcomputer, auf eine 3-dimensionale Darstellung in einem CAD-System, auf das Expandieren und Kompremieren von Bilddar­ stellungen, auf eine Mehrfensterbildebene und Verbesserungen in der Bildauflösung gerichtet sind. Zusätzlich erhalten Computer­ grafiktechniken usw. zum Darstellen von Resultaten numerischer Rechnungen unter Benutzung eines Supercomputers viel Aufmerk­ samkeit. Unter solchen Umständen sind eine Vielzahl von Video­ speichereinrichtungen zum Speichern von digitalen Bildsignalen entwickelt worden. Eine Speichereinrichtung mit einem Doppel­ anschluß ist als Speicher mit wahlfreiem Zugriff zum Speichern von Bilddaten optimiert worden, wobei zu jedem Zeitpunkt der wahlfreie Zugriff als auch der serielle Zugriff möglich sind.

Wie in Fig. 9 gezeigt ist, weist ein Speicher mit Doppelan­ schluß ein dynamisches Speicherzellenfeld 101 auf, das den wahlfreien Zugriff auf gespeicherte Bilddaten erlaubt, einen Bus zur Datenübertragung 102 zum Übertragen von aus dem Spei­ cherzellenfeld 101 ausgelesenen Daten und ein Datenregister 103 zum seriellen Zugriff auf. Das dynamische Speicherzellenfeld 101 ist mit einer Zentralverarbeitungseinheit (CPU) 201 über einen wahlfreien Zugriffsanschluß verbunden und die CPU 201 greift wahlfrei darauf zu.

Ein Datenregister für einen seriellen Zugriff 103 reagiert auf ein extern angelegtes serielles Taktsignal SC und gibt seriell Bilddaten, die durch den Datenübertragungsbus 102 gelesen sind, über den seriellen Zugriffsanschluß aus. Die ausgegebenen seriellen Daten werden an eine CRT-Steuerung 202 angelegt, und ein auf den ausgegebenen seriellen Daten beruhendes Videobild wird auf einer CRT (Kathodenstrahlröhre) 203 dargestellt.

Wie in Fig. 10 gezeigt ist, weist ein Doppelanschlußspeicher 100 ein Speicherzellenfeld 2, das in einer Matrix angeordnete Speicherzellen MC aufweist, einen Adreßpuffer 10 zum Empfangen eines externen Adreßsignales, einen Zeilendekoder 13 zum Be­ zeichnen von Wortleitungen WL als Reaktion auf Zeilenadreßsi­ gnale AX0-AX7, einen Spaltendekoder 14 zum Auswählen von Bit­ leitungspaaren als Reaktion auf Spaltenadreßsignale AY0-AY7, einen Leseverstärker 3 zum Verstärken eines aus einer bezeich­ neten Speicherzelle ausgelesenen Datensignales, Datenregister 4a und 4b zum Halten des verstärkten Datensignales, einen Adreß­ zähler 7 zum Erzeugen von internen Adreßsignalen SY0-SY7 auf der Grundlage von Startadressen SA0-SA7, die von dem Adreß­ puffer 10 angelegt sind, und serielle Selektoren 6a und 6b zum Bezeichnen von Datenregistern 4a und 4b als Reaktion auf die erzeugten internen Adreßsignale auf. Der wahlweise Zugriffsan­ schluß (A-Anschluß) ist mit einem Dateneingangs/ausgangspuffer 15 verbunden. Der serielle Zugriffsanschluß (B-Anschluß) ist mit einem seriellen Eingangs/Ausgangspuffer 5 verbunden.

An eine Taktsignalerzeugungsschaltung 16 werden ein Zeilen­ adreßtaktsignal , ein Spaltenadreßtaktsignal , ein Schreibbitsignal , ein Schreibfreigabesignal , ein Daten­ übertragungsssignal , ein Ausgabefreigabesignal , ein seri­ elles Steuersignal SC und ein serielles Freigabesignal eingegeben. Die Taktsignalerzeugungsschaltung 16 erzeugt die notwendigen Steuertaktsignale als Reaktion auf diese extern angelegten Signale.

Im folgenden wird eine kurze Beschreibung des Betriebes gege­ ben. Auf eine durch Adreßsignale AX und AY bezeichnete Spei­ cherzelle wird wahlfrei bzw. direkt durch den wahlfreien Zu­ griffsanschluß zugegriffen, d. h. durch parallele Dateneingänge und parallele Datenausgänge WIO. Serielle Daten werden ein­ gegeben/ausgegeben durch den seriellen Zugriffsanschluß, d. h. serielle Dateneingänge und serielle Datenausgänge SIO, und zwar als Reaktion auf ein von dem Adreßzähler 7 erzeugtes internes Adreßsignal.

Wie das Zeitablaufdiagramm von Fig. 11 zeigt, wird der Modus des seriellen Anschlusses vor dem Übertragungszyklus auf den Schreibmodus gesetzt, und dann wird das Übertragen von Daten von dem Speicherzellenfeld durchgeführt, worauf Änderungen ver­ schiedener Signale folgen, wenn der Modus zu dem Lesemodus um­ geschaltet wird.

Nachdem das Signal fällt, wird die Leseadresse des Anfanges des seriellen Zugriffsspeicher in seinem Schreibmodus als Reak­ tion auf das Fallen des Signales aufgenommen. Vorgeschrie­ bene Daten werden dann auf der Grundlage der ausgelesenen führenden Adresse zu dem Datenregister übertragen, wo sie als effektive Daten über den seriellen Zugriffsanschluß als Reaktion auf die Änderung in dem Signal SC ausgegeben werden, wenn das Signal gefallen ist.

Bei der in Fig. 12 gezeigten Pseudoschreibtätigkeit wird der serielle Zugriffsanschluß vor dem Übertragungszyklus in seinen Lesemodus gesetzt, und der serielle Zugriffsanschluß wird in seinem Schreibmodus gesetzt, indem durch den Pseudeoschreib­ übertragungszyklus gegangen wird.

Die Pseudoschreibübertragung wird durchgeführt, wenn das Signal auf dem H-Pegel ist, und die in den seriellen Zugriffsspei­ cher zu schreibende führende Adresse wird aufgenommen als Reak­ tion auf das Fallen des Signales gefolgt von dem Fall des Signales . Wenn das Signal auf dem L-Pegel liegt, werden Eingangsdaten von dem seriellen Anschluß als Reaktion auf die Änderung des Signales SC aufgenommen. Somit werden die Betriebsmodi geschaltet, die Schreibtätigkeit der Daten wird seriell danach durchgeführt. Auf dem Gebiet der Videotechnolo­ gie, die sie mit dem Fernsehen, den Videotaperekordern (VTR) usw. beschäftigt, ist in den letzten Jahren ein großer Bedarf an digitaler Signalverarbeitung aufgetreten. Insbesondere finden sich digitales Fernsehen, digitale VRTs usw. in dem Zu­ stand der Entwicklung. Mit solchen Instrumenten können hoch­ qualitative und vielseitig verwendbare Videobilder mittels digitaler Verarbeitung von Videosignalen erzeugt werden. Unter solchen Umständen ist ein Feldspeicher zum Speichern aller in einer einzigen Bildebene darzustellenden Videodaten in der Ent­ wicklung.

Wie in Fig. 13 gezeigt ist, weist ein Feldspeicher 300 ein serielles Eingangsregister 301 zum Empfangen serieller Daten, ein Feldspeicherzellenfeld 303 zum Speichern von Daten zum An­ zeigen eines Bildes in einer Bildebene, ein serielles Ausgangs­ register 305 zum Halten von Ausgangsdaten und Datenübertra­ gungsbusse 302 und 304 auf. Das serielle Eingangsregister 301 reagiert auf ein Taktsignal SC1 und nimmt die von einem A/D-Wandler 204 ausgebenen Daten über einen seriellen Eingangsan­ schluß auf. Das serielle Ausgangsregister 305 reagiert auf ein Taktsignal SC2 und legt die aus dem Speicherzellenfeld 303 ausgelesenen Daten an einen D/A-Wandler 205 über einen seriel­ len Ausgangsanschluß an.

Wie oben ausgeführt wurde, weist der Doppelanschlußspeicher 2 Eingangs/Ausgangsteile auf, mit anderen Worten einen wahlfrei­ en Zugriffsanschluß und einen seriellen Zugriffsanschluß. Ein Feldspeicher weist dagegen einen seriellen Eingangsanschluß und seriellen Ausgangsanschluß auf. Es soll angemerkt werden, daß diese 2 Arten von Speichereinrichtungen eine gemeinsame Eigen­ schaft insoweit aufweisen, daß sie beide auf extern angelegte serielle Taktsignale reagieren und aus ihren Speicherzellen­ feldern ausgelesene Daten seriell ausgeben. Das serielle Aus­ geben dieser ausgelesenen Daten wird als Reaktion auf ein seri­ elles Taktsignal ausgeführt, wodurch Daten zum Darstellen eines Bildes oder eines Videos mit hoher Geschwindigkeit erhalten werden können.

Ein derartiger Doppelanschlußspeicher oder Feldspeicher kann mit hoher Geschwindigkeit betrieben werden, wenn es sich um eine serielle Einwegeingabe/ausgabe handelt, z. B. nur ein Ein­ gabe oder nur Ausgabe, ein derartiger Speicher ist jedoch nicht bei der Benutzung bequem zu handhaben, indem häufig zwischen Eingabe und Ausgabe umgeschaltet werden muß, oder in dem Fall, in dem Bilddaten unter Benutzung eines Speichers wie ein Feld­ speicher zu verarbeiten sind.

Ein derartiger Doppelanschlußspeicher setzt den Eingang und Ausgang zu und von dem seriellen Zugriffsanschluß, wobei darin der Übertragungszyklus eingesetzt ist, wie oben beschrieben ist, und dadurch ist der Übergang des Übertragungszyklus (übli­ cherweise sind 16 ns bis 220 ns nötig) zum Schalten der Be­ triebszustände ebenfalls nötig. Daher können der Eingangsmodus und der Ausgangsmodus nicht bequem geschaltet werden, wenn eine serielle Zugriffstätigkeit seriell stattfindet.

Ebenfalls kann kein Lesen-Modifizieren-Schreiben bei dem seri­ ellen Zugriffsanschluß stattfinden, das sich mit dem Neuschrei­ ben nach dem Lesen beschäftigt, da der Übertragungszyklus stört.

Es ist daher das der Erfindung zugrunde liegende Problem, eine Schalttätigkeit zwischen einem Eingangs- und Ausgangsmodus mit hoher Geschwindigkeit bei einer Halbleiterspeichereinrichtung mit Doppelanschluß durchzuführen.

Diese Aufgabe wird gelöst durch eine Halbleiterspeichereinrich­ tung mit den Merkmalen des Patentanspruches 1.

Bei einer derartigen Halbleiterspeichereinrichtung kann mit hoher Geschwindigkeit zwischen dem Eingabe- und Ausgabemodus geschaltet werden, da sein Lesemodus und sein Schreibmodus auf der Grundlage eines von außen erzeugten Signals geschaltet werden, und ein Modusschalten durch seinen Übertragungszyklus nicht notwen­ dig ist.

Auf diese Weise wird das Verarbeiten von Daten während des Zeitpunktes des Schaltens des Eingabe- und Ausgabemodus bei der Halbleiterspeichereinrichtung mit Doppelanschluß vereinfacht.

Des weiteren wird die Aufgabe gelöst durch ein Verfahren zum Steuern einer Lese/Schreibtätigkeit mit den Merkmalen des Pa­ tentanspruches 6.

Bevorzugte Weiterbildungen der Halbleiterspeichereinrichtung ergeben sich aus den zugeordneten Unteransprüchen.

Es folgt die Beschreibung eines Ausführungsbeispieles anhand der Figuren.

Von den Figuren zeigt:

Fig. 1 ein Blockschaltbild einer Anordnung eines Doppel­ anschlußspeichers gemäß einer Ausführungsform der Erfindung;

Fig. 2 ein Zeitablaufdiagramm zum Darstellen einer seri­ ellen Schreibtätigkeit bei dem in Fig. 1 gezeig­ ten Doppelanschlußspeicher;

Fig. 3 ein Zeitablaufdiagramm zum Darstellen einer seri­ ellen Lese-Modifizieren-Schreibtätigkeit bei dem in Fig. 1 gezeigten Doppelanschlußspeicher;

Fig. 4 ein Zeitablaufdiagramm zum Darstellen einer seri­ ellen Lesetätigkeit bei dem in Fig. 1 gezeigten Doppelanschlußspeicher;

Fig. 5 ein Blockschaltbild einer Anordnung für den Fall, daß Bildverarbeitung unter Benutzung eines Dop­ pelanschlußspeichers nach der Ausführungsform der Erfindung durchgeführt wird;

Fig. 6 ein Zeitablaufdiagramm zum Darstellen der in Fig. 5 gezeigten Bildverarbeitungstätigkeit;

Fig. 7 ein Zeitablaufdiagramm zum Darstellen der für eine Lese-Modifizieren-Schreibtätigkeit benötig­ ten Zeit, wobei ein Doppelanschlußspeicher gemäß der Ausführungsform der Erfindung verwendet wird;

Fig. 8 ein Zeitablaufdiagramm zum Darstellen der für eine Lese-Modifizieren-Schreibtätigkeit von einem vorhandenen Doppelanschlußspeicher benötigten Zeit, wobei ein Page-Modus benutzt wird;

Fig. 9 ein Blockschaltbild einer Anordnung zum Bildver­ arbeiten unter Benutzung eines allgemeinen Dop­ pelanschlußspeichers;

Fig. 10 ein Blockschaltbild einer detaillierten Anordnung eines vorhandenen Doppelanschlußspeichers;

Fig. 11 ein Zeitablaufdiagramm zum Darstellen eines nor­ malen Leseübertragungszyklus bei einem vorhande­ nen Doppelanschlußspeicher;

Fig. 12 ein Zeitablaufdiagramm zum Darstellen des Betrie­ bes in einem Pseudoschreibübertragungszyklus in einem vorhandenen Doppelanschlußspeicher und

Fig. 13 ein schematisch einen allgemeinen Feldspeicher zeigendes Diagramm.

Die in Fig. 1 gezeigte Anordnung ist im wesentlichen die gleiche wie bei dem in Fig. 10 gezeigten Doppelanschlußspei­ cher, und daher werden hauptsächlich die Unterschiede zwischen diesen beiden beschrieben.

Wie aus der Figur gesehen werden kann, ist weiter ein Anschluß, an den ein externes Signal eingegeben wird, als Anschluß vorgesehen, der mit der Taktsignalerzeugungsschaltung 16 ver­ bunden ist. Der Eingabe- und Ausgabemodus des seriellen Zu­ griffsanschlusses werden zeitlich auf der Grundlage einer Ände­ rung des externen Signales geschaltet.

Wie in Fig. 2 gezeigt ist, werden die Übertragungszyklustätig­ keiten, die sich mit der Datenübertragung von dem Speicherzel­ lenfeld zu dem Datenregister beschäftigt, und die Schalttätig­ keit des Eingabe/ und Ausgabemodus des seriellen Zugriffsan­ schlusses unabhängig voneinander ausgeführt. Wie gezeigt ist, wird der serielle Zugriffsanschluß an seinen Ausgabemodus bis zu der n-1-ten Adresse des Speicherzellenfeldes gesetzt, und danach werden die Ausgabedaten der n-2-ten Adresse und der n-1-ten Adresse sequentiell von dem seriellen Zugriffsanschluß ausgegeben. Das externe Signal wird auf dem H-Pegel zu dieser Zeit gehalten, und dann wird die Eingabe von dem seriellen Zugriffsanschluß als Reaktion auf das Steigen des seriellen Freigabesignals freigegeben. Eingabedaten werden von einem seriellen Eingangs/Ausgangspuffer 5 als n-te Adreß­ daten als Reaktion auf das Fallen des externen Signals SWE aufgenommen. Wie oben ausgeführt ist, können der Eingabe- und Ausgabebetriebsmodus des seriellen Zugriffsanschlusses leicht nur die Änderungen des externen Signals geschaltet werden.

Wie in Fig. 3 gezeigt ist, werden die Daten der n-te Adresse des Speicherzellenfeldes als die n-ten Adreßausgabedaten herausgenommen, wobei das Signal auf dem L-Pegel liegt. Danach geht das Signal von dem L-Pegel auf den H-Pegel über, das Signal fällt. Zu schreibende Daten, die an den seri­ ellen Zugriffsanschluß angelegt sind, werden in das Datenre­ gister als n-ten Adreßschreibeingangsdaten durch den seriellen Eingangspuffer 5 genommen, wodurch die n-ten Adreßdaten neu geschrieben werden. Darauf folgt ein Zustand hoher Impedanz, wobei das Signal angehoben ist, und dann fällt das Signal . Somit werden die n+1-ten Adreßdaten als die Ausgabedaten der n+1-ten Adresse herausgenommen.

Wie oben ausgeführt ist, ermöglicht nur das Ändern des externen Signales die Lese-Modifizieren-Schreibtätigkeit unter Benutzung des seriellen Zugriffsanschlusses.

Wie in Fig. 4 gezeigt ist, wird bei der seriellen Lesetätig­ keit der serielle Zugriffsanschluß nur in seinen Lesemodus ge­ setzt, daß externe Signal ändert sich nicht von seinem H-Pegel. Daher werden vorgeschriebene Adreßdaten seriell als Aus­ gabedaten gemäß des Fallens des Signales und des Steigens des Signales SC herausgenommen, und die serielle Datenausgabe wird als Reaktion auf das Steigen des Signales angehalten. Die normale serielle Lesetätigkeit wird möglich gemacht, ohne daß die Änderung des externen Signales benötigt wird.

Wie in Fig. 5 gezeigt ist, wird ein digitales Signal 21 von einem Fernsehgerät verzweigt und an einen Multiplexer 23 sowie an einen Schaltkreis 27 ausgegeben. Ein Ausgang des Schalt­ kreises 27 wird in einen Doppelanschlußspeicher 100 eingege­ ben, der aus einem seriellen Zugriffsspeicher 29 und einem Di­ rektzugriffsspeicher bzw. wahlfreiem Zugriffsspeicher 31 gebil­ det ist. Der Direktzugriffsspeicher 31 und eine CPU 33 sind miteinander verbunden. Ein Ausgang des Schaltkreises 27 wird ebenfalls an den Multiplexer 23 angelegt. Ein Ausgang von dem Multiplexer 23 wird an eine Anzeigeeinrichtung CRT 25 angelegt.

Die Beschreibung dieser Einrichtung wird jetzt unter der Annah­ me gegeben, daß das digitale Signal von dem Fernsehgerät 2 Arten von Daten enthält, eine für ein A-Bild und eine andere für ein B-Bild. Unter dieser Annahme werden die A-Bilddaten in dem RAM 31 gespeichert, dann wird ein Teil der B-Bilddaten in den RAM 31 geschrieben, und die A-Bilddaten und B-Bilddaten, die in dem RAM 31 gespeichert sind, werden um sie auf der CRT 25 darzustellen, kombiniert.

Wie in Fig. 6 gezeigt ist, wird die A-Bilddatenausgabe des di­ gitalen Signales 21 von dem Fernsehgerät während einer Zeitdauer T₁ sowohl an den Multiplexer 21 ausgegeben als auch in dem RAM 31 durch den seriellen Zugriffsspeicher 29 durch Schalten des Schaltkreises 27 gespeichert. In diesem Zustand werden die A-Bilddaten an die CRT ausgegeben.

Während einer Zeitdauer T₂werden dann die B-Bilddaten von dem Fernsehgerät ausgegeben. Zu dieser Zeit werden die B-Bilddaten an den seriellen Zugriffsspeicher 29 durch den Schaltkreis 27 ausgegeben. Wie jedoch in Fig. 6 gezeigt ist, fällt das externe Signal nur teilweise während der B-Bilddatenausga­ be, und daher wird nur ein Teil der B-Bilddaten tatsächlich in dem RAM 31 gespeichert. Zu dieser Zeit werden die durch den Multiplexer 23 ausgegebenen B-Bilddaten auf der gesamten Bild­ ebene des CRT 25 dargestellt. Somit wird während der Zeitdauer T₂ nur ein Teil der B-Bilddaten in dem RAM 31 gespeichert.

Während einer Zeitdauer T₃ werden die einander überlappenden A-Bilddaten und B-Bilddaten seriell von dem RAM 31 ausgelesen und an den Multiplexer 23 ausgegeben. In anderen Worten, in diesem Zustand ist das externe Signal auf dem H-Pegel, wobei der serielle Zugriffsanschluß auf seinem Lesemodus gesetzt ist. Wenn die darauf ausgelesenen Bilddaten an die CRT 25 auf diese Weise ausgegeben sind, wird ein aus einem Teil des A-Bildes und einem Teil der B-Bilddaten gebildetes Bild auf der CRT ausgege­ ben. Wie oben ausgeführt wurde, können daher Bilddaten leicht und mit hoher Geschwindigkeit unter Benutzung eines Doppelan­ schlußspeichers gemäß dieser Ausführungsform der Erfindung ver­ arbeitet werden.

Im folgenden wird unter Bezugnahme auf die Fig. 7 und 8 die Zeit verglichen, die für Lese-Modifizieren-Schreibtätigkeiten auf serielle Spalten benötigt wird.

Es sei angenommen, daß, nachdem die Bitdaten von 100 seriellen Spalten von einer A-Spalte auf eine B-Spalte in R-Zeilen ausge­ lesen sind, Daten neu in diese Bits geschrieben werden.

In Fig. 7 wird ein Lese-Modifizieren-Schreibzyklus von 1 Bit unter Benutzung des seriellen Zugriffsanschlusses eines Doppel­ anschlußspeichers gemäß einer Ausführungsform der Erfindung zu einem Minimum von 60 ns berechnet. D.h., für jedes Anzeigen des Signales SC wird ein Bitwert ausgelesen, und der Betrieb schal­ tet zum Schreiben von Daten, die von dem seriellen Zugriffsan­ schluß als Reaktion auf das Fallen des Signales eingegeben werden. Diese Lese- und Schreibtätigkeiten werden daher alle 60 ns Zeitdauern durchgeführt. Bei einem Lese-Modifizieren-Schreibzyklus unter Benutzung des seriellen Zugriffsanschlusses ist die Leseübertragung und Schreibübertragung vor und nach dieser Lese- und Schreibtätigkeit notwendig, und die für jede dieser Übertragungstätigkeiten benötigte Zeit wird zu 190 ns angenommen. Wenn die Lese-Modifizieren-Schreibtätigkeit der vorgeschriebenen Spalte wie oben ausgeführt wird, ist die für die Tätigkeit benötigte Zeit wie folgt zu berechnen:

190 ns + 60 ns×100 Spalten + 190 ns = 6,38 µs.

Wie in Fig. 8 gezeigt ist, wird die Lese-Modifizieren-Schreib­ tätigkeit unter Benutzung des Page-Modus bei dem Doppelan­ schlußspeicher durchgeführt, und die Lesetätigkeit und die Schreibtätigkeit werden bei jedem Fallen des Signales durchgeführt (120 ns). Die für die Lese-Modifizieren-Schreib­ tätigkeit der vorgeschriebenen Spalte benötigte Zeit wird wie folgt berechnet:

120 ns × 100 Spalten = 12 µs.

Wie oben ausgeführt wurde, wird die für den Lese-Modifizieren-Schreibzyklus benötigte Zeit weiter unter Benutzung des Doppel­ anschlußspeichers gemäß der Ausführungsform der Erfindung redu­ ziert.

Wie aus dem Vorangegangenen ersehen werden kann, werden der Le­ semodus und Schreibmodus auf der Grundlage eines erzeugten Si­ gnals geschaltet, und daher ist das Modusschalten durch einen Übertragungszyklus nicht nötig, wodurch ein Hochgeschwindig­ keitsschalten zwischen Eingabe und Ausgabe zu und von einem seriellen Zugriffsanschluß ermöglicht wird.

Claims (8)

1. Halbleiterspeichereinrichtung mit einem aus einem wahlfreiem Zugriffsanschluß (A-Anschluß) und einem seriellen Zugriffsan­ schluß (B-Anschluß) gebildeten Doppelanschluß, mit:

• - einer Lesemodussetzeinrichtung (16, ) zum Setzen des seri­ ellen Zugriffsanschlusses (B-Anschluß) in einen Zustand zur Benutzung für eine Lesetätigkeit und
• - einer Schreibmodussetzeinrichtung (16, ) zum Setzen des seriellen Zugriffsanschlusses (B-Anschluß) in einen Zustand zum Benutzen für eine Schreibtätigkeit;

gekennzeichnet durch

• - eine erste Signalerzeugungseinrichtung (16, ) zum Erzeugen eines ersten Signals in Abhängigkeit eines extern angelegten vorgeschriebenen Signals () und
• - eine auf das erzeugte erste Signal reagierende Steuereinrich­ tung (4a, 4b, 5) zum Steuern der Lesemodussetzeinrichtung (16, ) und der Schreibmodussetzeinrichtung (16, ), so daß der Lesemodus oder der Schreibmodus des seriellen Zugriffsanschlusses (B-Anschluß) geschaltet wird.

2. Halbleiterspeichereinrichtung nach Anspruch 1, gekennzeichnet durch eine zweite Signalerzeugungseinrichtung (16, ) zum Erzeugen eines zweiten Signals, wobei die Steuereinrichtung (4a, 4b, 5) die Schreibmodussetz­ einrichtung (16, ) als Reaktion auf das erste Signal frei­ gibt und die Lesemodussetzeinrichtung (16, ) als Reaktion auf das zweite Signal freigibt.

3. Halbleiterspeichereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuereinrichtung (4a, 4b, 5) die Lesemodussetzeinrichtung (16, ) nur als Reaktion auf das zweite Signal in ihrer seriellen Lesetätigkeit steuert.

4. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Steuereinrichtung (4a, 4b, 5) die Lesemodussetzeinrichtung (16, ) und die Schreibmodussetz­ einrichtung (16, ) in ihrer seriellen Lese-Modifizieren-Schreibtätigkeit steuert.

5. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Steuereinrichtung (4a, 4b, 5) die Steuerung in ihrem Page-Modus einschließt.

6. Verfahren zum Steuern einer Lese/Schreibtätigkeit aus/in einer Halbleiterspeichereinrichtung mit einem aus einem wahl­ freiem Zugriffsanschluß (A-Anschluß) und einem seriellen Zu­ griffsanschluß (B-Anschluß) gebildeten Doppelanschluß, mit den Schritten:

• - Setzen des Lesemodus zum Lesen von Daten durch den seriellen Zugriffsanschluß (B-Anschluß) und
• - Lesen der Daten gemäß des gesetzten Lesemodus;

gekennzeichnet durch die Schritte:

• - Erzeugen eines Signals, das ein an die Halbleiter­ speichereinrichtung angelegtes externes Signal ist;
• - Setzen des Schreibmodus anstelle des Lesemodus als Reaktion auf das erzeugte Signal zum Schreiben der Daten durch den seriellen Zugriffsanschluß (B-Anschluß) und
• - Schreiben der Daten gemäß des gesetzten Schreibmodus.