DE19544756A1 - Sequentiellzugriffsspeicher - Google Patents
SequentiellzugriffsspeicherInfo
- Publication number
- DE19544756A1 DE19544756A1 DE19544756A DE19544756A DE19544756A1 DE 19544756 A1 DE19544756 A1 DE 19544756A1 DE 19544756 A DE19544756 A DE 19544756A DE 19544756 A DE19544756 A DE 19544756A DE 19544756 A1 DE19544756 A1 DE 19544756A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- output
- word line
- counter
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
- G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
- G06F5/14—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations for overflow or underflow handling, e.g. full or empty flags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
Description
Die vorliegende Erfindung betrifft Zugriffsverfahren
für einen Sequentiellzugriffsspeicher oder einen FIFO-Spei
cher bzw. einen Speicher, bei dem die zuerst eingegebenen
Daten zuerst ausgegeben werden.
Ein Stand der Technik, welcher in der offengelegten Ja
panischen Patentschrift 52-154311 offenbart ist, ist ein
FIFO-Warteschlangen-Steuersystem, das einen Speicherbereich
eines Ringaufbaus aufweist, bei welchem ein Ringzähler mit
N Zyklen als ein Schreibzeiger und Lesezeiger verwendet
wird.
Ein weiterer Stand der Technik, welcher in den offenge
legten Japanischen Patentschriften 63-27055 und 61-139990
offenbart ist, ist ein Wortleitungsauswahlsystem, das ein
Schieberegister verwendet.
Jeder zuvor erwähnte Stand der Technik offenbart jedoch
lediglich eine Wortleitungsauswahl, welche unter Verwendung
eines Schieberegisters oder eines Zählers erzielt wird.
Als ein Verfahren, um den tatsächlichen Wert eines
Speichers des FIFO-Speichers in Übereinstimmung mit einem
Eingangssignal zu steuern, werden bei dem zuvor erwähnten
Aufbau eine VOLL-Merker-Steuerschaltung und eine LEER-Mer
ker-Steuerschaltung verwendet. Zum Beispiel wird bei einer
einzelnen Abtastperiode (Zeile 1H) von 480 Wörtern das Set
zen eines VOLL-Merkers an dem Punkt des 384. Worts erfaßt.
Bei diesem Verfahren treten einige Probleme auf: Wenn ein
Adressenzeiger, der ein Schieberegister verwendet, verwen
det wird, ist es notwendig, eine Vergleicherschaltung vor
zusehen, um für jede Leitung einen Vergleich zwischen einer
Wortleitung zum Lesen und einer Wortleitung zum Schreiben
durchzuführen. Wenn ein Speicheradressenzähler verwendet
wird, um auf einen DRAM (dynamischen Direktzugriffsspei
cher) zuzugreifen, ist es notwendig, zusätzlich zwei Zähler
zum Lesen und zum Schreiben, um eine Stelle der Wortleitung
zu bezeichnen, und eine Vergleicherschaltung vorzusehen, um
die zwei Zähler zu vergleichen. Aus diesen Gründen ist es
aufgrund einer Erhöhung der Schaltungsabmessung nicht er
wünscht, solche Schaltungen zu verwenden.
Es ist demgemäß die Aufgabe der vorliegenden Erfindung,
einen FIFO-Speicher bzw. Sequentiellzugriffsspeicher zu
schaffen, bei dem lediglich die Datensignale, die in der
Anzahl gleich den wirksamen Daten sind, in der Speicherzel
lenmatrix gespeichert werden und der Betrieb des FIFO-Spei
chers (oder des Sequentiellzugriffspeichers) während einer
Austastungsperiode (einer Periode zum Eingeben unwirksamer
Daten) gestoppt wird, ohne eine Erhöhung der Schaltungsab
messung zu verursachen, und bei dem eine Verringerung der
Speicherkapazität der Speicherzellenmatrix und des Energie
verbrauchs erzielt wird, um einen Mehrwort-FIFO-Speicher
auszuführen, um eine Einfachheit der Ausführung sicherzu
stellen, und um die Notwendigkeit, ein äußeres Rücksetzsi
gnal aufzunehmen, zu beseitigen.
Gemäß einem ersten Aspekt der vorliegenden Erfindung
weist der Sequentiellzugriffsspeicher eine Speicherzellen
matrix, wobei Datensignale in sie geschrieben und aus ihr
gelesen werden; eine Adressiereinrichtung, die ein Rück
setzsignal aufnimmt, welches von außen übergeben wird, um
in Übereinstimmung mit einem Referenztaktsignal, welches
von außen übergeben wird, einen Zugriff auf Wortleitungen
und Bitleitungen der Speicherzellenmatrix durchzuführen;
und eine Steuereinrichtung auf, die auf der Grundlage min
destens eines Ausgangssignals aus der Adressiereinrichtung
erfaßt, daß eine vorbestimmte Adresse einer vorbestimmten
Wortleitung bezeichnet worden ist, um in Übereinstimmung
mit dem Erfassungsergebnis einen Betrieb der Adressierein
richtung zu stoppen. Bei dem Sequentiellzugriffsspeicher
wird die vorbestimmte Adresse der vorbestimmten Wortleitung
in Übereinstimmung mit der Anzahl von wirksamen Daten der
eingegebenen Datensignale bestimmt.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung
ist der Sequentiellzugriffsspeicher des ersten Aspekts da
durch gekennzeichnet, daß die Adressiereinrichtung einen
Taktgenerator, der in Übereinstimmung mit dem Referenztakt
signal ein Taktsignal für eine Wortleitung und ein Taktsi
gnal für eine Bitleitung ausgibt, nachdem er durch ein Auf
nehmen des Rücksetzsignals zurückgesetzt worden ist; eine
Eingabe/Ausgabeschaltung, die das Schreiben und Lesen der
Datensignale in die und aus der Speicherzellenmatrix durch
die Bitleitungen als Reaktion auf das Taktsignal für eine
Bitleitung steuert; und einen Wortleitungszeiger aufweist,
der ein Schieberegister zum sequentiellen Bezeichnen jeder
Stelle der Wortleitungen als Reaktion auf das Taktsignal
für eine Wortleitung aufweist, dadurch, daß die Steuerein
richtung eine Erfassungseinrichtung, die einen Zeitpunkt
eines Schreibens oder Lesens der Datensignale in die oder
aus der vorbestimmten Adresse der vorbestimmten Wortleitung
auf der Grundlage mindestens eines Ausgangssignals aus dem
Wortleitungszeiger erfaßt; und eine Taktsteuersignal-Erzeu
gungseinrichtung aufweist, die in Übereinstimmung mit dem
Erfassungsergebnis der Erfassungseinrichtung ein Taktsteu
ersignal ausgibt, welches einen Befehl zu dem Taktgenerator
übergibt, um einen Betrieb des Taktgenerators zu stoppen,
und dadurch, daß der Taktgenerator seinen Betrieb eines
Ausgebens des Taktsignals für eine Wortleitung und des
Taktsignals für eine Bitleitung als Reaktion auf das
Taktsteuersignal stoppt.
Gemäß einem dritten Aspekt der vorliegenden Erfindung
ist der Sequentiellzugriffsspeicher des zweiten Aspekts da
durch gekennzeichnet, daß die vorbestimmte Adresse der vor
bestimmten Wortleitung eine letzte Adresse einer letzten
Wortleitung ist und dadurch, daß die Erfassungseinrichtung
eine Erzeugungseinrichtung für ein Signal für einen Zugriff
auf die letzte Adresse aufweist, die einen Zeitpunkt eines
Schreibens oder Lesens der Datensignale in die oder aus der
letzten Adresse der letzten Wortleitung auf der Grundlage
eines Ausgangssignals aus dem Wortleitungszeiger, welches
die letzte Wortleitung bezeichnet, erfaßt und das Erfas
sungsergebnis als ein Signal für einen Zugriff auf die
letzte Adresse ausgibt.
Gemäß einem vierten Aspekt der vorliegenden Erfindung
ist der Sequentiellzugriffsspeicher des dritten Aspekts da
durch gekennzeichnet, daß die Taktsteuersignal-Erzeugungs
einrichtung das Taktsteuersignal als Reaktion auf das Si
gnal für einen Zugriff auf die letzte Adresse ausgibt.
Gemäß einem fünften Aspekt der vorliegenden Erfindung
ist der Sequentiellzugriffsspeicher des dritten Aspekts da
durch gekennzeichnet, daß der Taktgenerator einen Zähler,
der das Referenztaktsignal als Reaktion auf das Rücksetzsi
gnal zählt; und einen anderen Taktgenerator aufweist, der
das Taktsignal für eine Wortleitung und das Taktsignal für
eine Bitleitung in Übereinstimmung mit der Anzahl von Zähl
werten, die aus dem Zähler ausgegeben werden, ausgibt, da
durch, daß die Erzeugungseinrichtung für ein Signal für ei
nen Zugriff auf die letzte Adresse eine UND-Schaltung auf
weist, die ein logisches Produkt eines Übertragssignals,
das aus dem Zähler ausgeben wird, und eines Ausgangssignals
aus dem Wortleitungszeiger, welches die letzte Wortleitung
bezeichnet, erzielt und ein UND-Signal, welches das logi
sche Produkt bezeichnet, als das Signal für einen Zugriff
auf die letzte Adresse ausgibt, und dadurch, daß die
Taktsteuersignal-Erzeugungseinrichtung ein Zählfreigabe
funktionsabschnitt des Zählers ist, welcher dazu dient, ei
nen Zählbetrieb des Zählers als Reaktion auf das Signal für
einen Zugriff auf die letzte Adresse zu stoppen.
Gemäß einem sechsten Aspekt der vorliegenden Erfindung
ist der Sequentiellzugriffsspeicher des dritten Aspekts da
durch gekennzeichnet, daß die Taktsteuersignal-Erzeugungs
einrichtung einen Zähler, der das Signal für einen Zugriff
auf die letzte Adresse zählt, um einen Befehl zu übergeben,
der anzeigt, daß das Zählergebnis eine vorbestimmte zu zäh
lende Anzahl erreicht; und einen Steuermerkergenerator auf
weist, der das Taktsteuersignal als Reaktion auf den Befehl
ausgibt, und dadurch, daß die vorbestimmte zu zählende An
zahl in Übereinstimmung mit der Anzahl von wirksamen Daten
der Datensignale bestimmt wird.
Gemäß einem siebten Aspekt der vorliegenden Erfindung
ist der Sequentiellzugriffsspeicher des fünften Aspekts da
durch gekennzeichnet, daß die Taktsteuersignal-Erzeugungs
einrichtung eine Auswahleinrichtung aufweist, die ein Vor
einstellungsladesignal, welches die vorbestimmte zu zählen
de Anzahl übergibt, aus einer Mehrzahl von Voreinstellungs
ladesignalen auswählt, von denen jedes die zu zählende An
zahl übergibt, die der Anzahl von wirksamen Daten der Da
tensignale entspricht, und die das Voreinstellungsladesi
gnal, welches ausgewählt worden ist, zu einem Voreinstel
lungsladeanschluß des Zählers ausgibt, dadurch, daß der
Zähler in Übereinstimmung mit dem Voreinstellungsladesi
gnal, das von dem Voreinstellungsladeanschluß aufgenommen
wird, eines einer Mehrzahl von Voreinstellungssignalen aus
wählt, welche an seine Voreinstellungsanschlüsse angelegt
sind, und dadurch, daß jedes jeweilige der Mehrzahl von
Voreinstellungssignalen, welches einem jeweiligen der Mehr
zahl von Voreinstellungsladesignalen entspricht, die ent
sprechende Anzahl von wirksamen Daten der Datensignale
übergibt.
Gemäß einem achten Aspekt der vorliegenden Erfindung
ist der Sequentiellzugriffsspeicher des sechsten Aspekts
dadurch gekennzeichnet, daß die Speicherzellenmatrix n (n
2) andere Speicherzellenmatrizen, die mit den gemeinsamen
Wortleitungen zueinander in Reihe geschaltet sind, wobei
jede der n anderen Speicherzellenmatrizen eine Speicherka
pazität aufweist, deren Wert durch ein Dividieren der maxi
malen Anzahl von wirksamen Daten der Datensignale durch n
gegeben ist, und die die Datensignale sequentiell zu der
nächsten der anderen Speicherzellenmatrizen übertragen; und
eine Auswahleinrichtung aufweist, die aus den Ausgangssi
gnalen der n anderen Speicherzellenmatrizen eine Mehrzahl
von Ausgangssignalen aufnimmt, die den möglichen Anzahlen
von wirksamen Daten der Datensignale entsprechen, und die
eines der Mehrzahl von aufgenommenen Ausgangssignalen aus
wählt, welches der Anzahl von wirksamen Daten der tatsäch
lich aufgenommenen Datensignale entspricht, um das ausge
wählte aus zugeben.
Gemäß einem neunten Aspekt der vorliegenden Erfindung
ist der Sequentiellzugriffsspeicher des zweiten Aspekts da
durch gekennzeichnet, daß die Erfassungseinrichtung eine
Auswahleinrichtung, die eine Mehrzahl von Ausgangssignalen
aus dem Wortleitungszeiger aufnimmt und die eines der Mehr
zahl von aufgenommenen Ausgangssignalen auswählt, welches
die vorbestimmte Wortleitung anzeigt, die durch ein einzu
gebenes Betriebsartensignal bezeichnet ist, um das ausge
wählte aus zugeben; und eine Erzeugungseinrichtung für ein
Signal für einen Zugriff auf eine vorbestimmte Adresse auf
weist, die auf der Grundlage des Ausgangssignals der Aus
wahleinrichtung erfaßt, daß auf die vorbestimmte Adresse
der vorbestimmten Wortleitung zugegriffen worden ist, um
ein Signal für einen Zugriff auf eine vorbestimmte Adresse
aus zugeben, und dadurch, daß die Taktsteuersignal-Erzeu
gungseinrichtung als Reaktion auf das Signal für einen Zu
griff auf eine vorbestimmte Adresse das Taktsteuersignal
aus gibt.
Gemäß einem zehnten Aspekt der vorliegenden Erfindung
ist der Sequentiellzugriffsspeicher des neunten Aspekts da
durch gekennzeichnet, daß der Taktgenerator einen Zähler,
der das Referenztaktsignal als Reaktion auf das Rücksetzsi
gnal zählt; und einen anderen Taktgenerator aufweist, der
das Taktsignal für eine Wortleitung und das Taktsignal für
eine Bitleitung in Übereinstimmung mit der Anzahl von Zähl
werten, die aus dem Zähler ausgegeben werden, ausgibt, da
durch, daß die Taktsteuersignal-Erzeugungseinrichtung ein
Zählfreigabefunktionsabschnitt des Zählers ist, welcher da
zu dient, einen Zählbetrieb des Zählers als Reaktion auf
das Signal für einen Zugriff auf eine vorbestimmte Adresse
zu stoppen, und dadurch, daß die Erzeugungseinrichtung für
ein Signal für einen Zugriff auf eine vorbestimmte Adresse
das Signal für einen Zugriff auf eine vorbestimmte Adresse
in Übereinstimmung mit dem Übertragssignal, das aus dem
Zähler ausgegeben wird, und dem Ausgangssignal der Auswahl
einrichtung aus gibt.
Gemäß einem elften Aspekt der vorliegenden Erfindung
ist der Sequentiellzugriffsspeicher des ersten Aspekts da
durch gekennzeichnet, daß die Adressiereinrichtung ein
Adressenzähler ist, der das Referenztaktsignal zählt und in
Übereinstimmung mit dem Zählergebnis Adressen der Speicher
zellenmatrix bezeichnet, und dadurch, daß der Adressenzäh
ler seinen Zählbetrieb als Reaktion auf ein Ausgangssignal
der Steuereinrichtung stoppt und in einem gestoppten Zu
stand verbleibt, bis das Rücksetzsignal daran angelegt
wird.
Gemäß einem zwölften Aspekt der vorliegenden Erfindung
ist der Sequentiellzugriffsspeicher des elften Aspekts da
durch gekennzeichnet, daß die vorbestimmte Adresse der vor
bestimmten Wortleitung ein letzter Adressenwert einer letz
ten Wortleitung ist und dadurch, daß die Steuereinrichtung
ein Übertragssignalausgabefunktionsabschnitt ist, der in
dem Adressenzähler vorgesehen ist, welcher dazu dient, um
ein Übertragssignal als das Erfassungsergebnis aus zugeben,
wenn das Ergebnis des Adressenzählers den letzten Adressen
wert der Speicherzellenmatrix anzeigt.
Gemäß einem dreizehnten Aspekt der vorliegenden Erfin
dung ist der Sequentiellzugriffsspeicher des elften Aspekts
dadurch gekennzeichnet, daß die Steuereinrichtung ein Si
gnal ausgibt, um einen Betriebsstoppbefehl zu einem Zähl
freigabeanschluß des Adressenzählers zu übergeben, wenn das
Zählergebnis des Adressenzählers gleich der zu zählenden
Anzahl ist, welche der vorbestimmten Adresse der vorbe
stimmten Wortleitung entspricht.
Gemäß einem vierzehnten Aspekt der vorliegenden Erfin
dung weist ein Sequentiellzugriffsspeicher eine Speicher
zellenmatrix, wobei Datensignale in sie geschrieben und aus
ihr gelesen werden; einen Zähler, der als Reaktion auf ein
Rücksetzsignal ein Referenztaktsignal zählt, welches von
außen übergeben wird, um die Anzahl von Zählwerten und ein
erstes Taktsignal zu erzeugen; ein Taktsteuergatter, das an
einen Zählausgangsanschluß des Zählers angeschlossen ist
und das ein erstes Ausgangssignal aufnimmt, um in Überein
stimmung mit einem Pegel des ersten Ausgangssignals ein
Ausgeben der Anzahl von Zählwerten aus dem Zähler zu steu
ern; einen Taktgenerator, der die Anzahl von Zählwerten des
Zählers, die aus dem Taktsteuergatter ausgegeben werden,
aufnimmt und der ein Taktsignal erzeugt, um Bitleitungen
der Speicherzellenmatrix zu bezeichnen; einen Wortleitungs
zeiger, der in Übereinstimmung mit dem ersten Taktsignal
sequentiell Wortleitungen der Speicherzellenmatrix bezeich
net; ein Wortleitungssteuergatter, das zwischen dem Wort
leitungszeiger und der Speicherzellenmatrix angeschlossen
ist und das ein Eingeben eines Ausgangssignals des Wortlei
tungszeigers in die Speicherzellenmatrix in Übereinstimmung
mit dem Pegel des ersten Ausgangssignals steuert; und eine
erste und zweite Ausgangssignalerzeugungseinrichtung auf,
die durch ein Aufnehmen eines Signals für einen Zugriff auf
eine letzte Leitung, welches anzeigt, daß der Wortleitungs
zeiger die letzte Wortleitung bezeichnet hat, einen ersten
Zeitpunkt erfassen, zu welchem eine letzte Adresse einer
letzten Wortleitung bezeichnet ist, um dadurch ein Signal,
welches sich von einem ersten Pegel zu einem zweiten Pegel
ändert, als das erste Ausgangssignal zu dem ersten Zeit
punkt zu dem Taktsteuergatter und dem Wortleitungssteuer
gatter aus zugeben, und die durch ein Aufnehmen eines Si
gnals für einen Zugriff auf eine vorbestimmte Leitung, wel
ches anzeigt, daß der Wortleitungszeiger die vorbestimmte
Wortleitung bezeichnet hat, nachdem die letzte Wortleitung
bezeichnet worden ist, einen zweiten Zeitpunkt erfassen, zu
welchem die letzte Adresse einer vorbestimmten Wortleitung
bezeichnet ist, um dadurch das erste Ausgangssignal, wel
ches sich von dem zweiten Pegel zu dem ersten Pegel ändert,
zu dem zweiten Zeitpunkt zu dem Taktsteuergatter und dem
Wortleitungssteuergatter aus zugeben, während ein zweites
Ausgangssignal, welches sich zu dem zweiten Zeitpunkt im
Pegel ändert, als das Rücksetzsignal zu dem Zähler ausgege
ben wird.
Gemäß einem fünfzehnten Aspekt der vorliegenden Erfin
dung ist der Sequentiellzugriffsspeicher des vierzehnten
Aspekts dadurch gekennzeichnet, daß der Zähler eine erste
Auswahleinrichtung, die einen Voreinstellungswert als Reak
tion auf die Pegeländerung des ersten Ausgangssignals än
dert; und einen Voreinstellungszähler aufweist, der den
Voreinstellungswert, der aus der ersten Auswahleinrichtung
ausgegeben wird, als einen Anfangswert aufnimmt, um das Re
ferenztaktsignal zu zählen, und der die Anzahl von Zählwer
ten und das erste Taktsignal ausgibt, und dadurch, daß der
Voreinstellungszähler als Reaktion auf das Rücksetzsignal
zurückgesetzt wird, welches durch einen Löschanschluß von
ihm aufgenommen wird.
Gemäß einem sechzehnten Aspekt der vorliegenden Erfin
dung ist Sequentiellzugriffsspeicher des fünfzehnten
Aspekts dadurch gekennzeichnet, daß der Voreinstellungszäh
ler einen Übertragsanschluß aufweist, der ein Übertragssi
gnal ausgibt, und dadurch, daß die erste und zweite Aus
gangssignal-Erzeugungseinrichtung eine UND-Schaltungsein
richtung, die durch ein Erzielen eines logischen Produkts
des Übertragssignals und des Signals für einen Zugriff auf
eine letzte Leitung, das aus dem Wortleitungszeiger ausge
geben wird, den ersten Zeitpunkt erfaßt, während sie durch
ein Erzielen eines logischen Produkts des Übertragssignals
und des Signals für einen Zugriff auf eine vorbestimmte
Leitung den zweiten Zeitpunkt erfaßt; eine zweite Auswahl
einrichtung, die als Reaktion auf die Pegeländerung des er
sten Ausgangssignals ein Ausgangssignal der UND-Schaltungs
einrichtung auswählt; eine erste Ausgangssignal-Erzeugungs
einrichtung, von welcher ein Ausgang an die erste Auswahl
einrichtung, die zweite Auswahleinrichtung, das Wortlei
tungssteuergatter und das Taktsteuergatter angeschlossen
ist, die das erste Ausgangssignal ausgibt, welches sich von
dem ersten Pegel zu dem zweiten Pegel ändert, wenn ein Aus
gangssignal der zweiten Auswahleinrichtung anzeigt, daß der
erste Zeitpunkt erfaßt worden ist, und die das erste Aus
gangssignal ausgibt, welches sich von dem zweiten Pegel zu
dem ersten Pegel ändert, wenn das Ausgangssignal der zwei
ten Auswahleinrichtung anzeigt, daß der zweite Zeitpunkt
erfaßt worden ist; und eine zweite Ausgangssignal-Erzeu
gungseinrichtung auf, von welcher ein Eingang an den Aus
gang der zweiten Auswahleinrichtung und einen Ausgang der
ersten Ausgangssignal-Erzeugungseinrichtung angeschlossen
ist, die die Pegeländerung des zweiten Ausgangssignals auf
der Grundlage des Ausgangssignals aus der zweiten Auswahl
einrichtung, das anzeigt, das der zweite Zeitpunkt erfaßt
worden ist, und des ersten Ausgangssignals, welches sich
von dem zweiten Pegel zu dem ersten Pegel ändert, ausgibt.
Gemäß einem siebzehnten Aspekt der vorliegenden Erfin
dung ist der Sequentiellzugriffsspeicher des sechzehnten
Aspekts dadurch gekennzeichnet, daß die erste Ausgangssi
gnal-Erzeugungseinrichtung einen Zustands-Signalspeicher
aufweist, der den zweiten Pegel als das erste Ausgangssi
gnal ausgibt, wenn das Ausgangssignal der zweiten Auswahl
einrichtung anzeigt, daß der erste Zeitpunkt erfaßt worden
ist, während er den ersten Pegel als das erste Ausgangssi
gnal ausgibt, wenn das Ausgangssignal der zweiten Auswahl
einrichtung anzeigt, daß der zweite Zeitpunkt erfaßt worden
ist.
Bei dem Sequentiellzugriffsspeicher gemäß dem ersten
Aspekt der vorliegenden Erfindung stoppt die Steuereinrich
tung die die Bezeichnung der vorbestimmten Adresse erfaßt,
den Betrieb der Adressiereinrichtung, wenn die Addressier
einrichtung die vorbestimmte Adresse der vorbestimmten
Wortleitung bezeichnet.
Somit kann der Zugriff auf die Speicherzellenmatrix an
der vorbestimmten Stelle der vorbestimmten Wortleitung, die
durch die Adressiereinrichtung bezeichnet ist, gestoppt
werden und demgemäß speichert der Sequentiellzugriffsspei
cher lediglich die Datensignale, die in der Anzahl gleich
den wirksamen Daten sind. Deshalb wird der Speicher der
Speicherzellenmatrix lediglich benötigt, um die Anzahl von
wirksamen Daten zu speichern und eine Verringerung des
Speichers und desweiteren des Energieverbrauchs kann er
zielt werden.
Bei dem Sequentiellzugriffsspeicher gemäß dem zweiten
Aspekt der vorliegenden Erfindung erfaßt die Erfassungsein
richtung durch ein Aufnehmen des Ausgangssignals, welches
die Bezeichnung der vorbestimmten Wortleitung anzeigt, daß
auf die vorbestimmte Adresse der vorbestimmten Wortleitung
zugegriffen worden ist, wenn der Wortleitungszeiger die
vorbestimmte Wortleitung bezeichnet. Auf der Grundlage der
Erfassung gibt die Taktsteuersignal-Erzeugungseinrichtung
das Taktsteuersignal zu dem Taktgenerator aus, wodurch der
Betrieb des Taktgenerators gestoppt wird.
Somit wird es möglich den Zugriff auf die Speicherzel
lenmatrix des Sequentiellzugriffsspeichers zu dem Zeitpunkt
zu stoppen, zu dem die Datensignale, die in der Anzahl
gleich den wirksamen Daten der eingegebenen Datensignale
sind, in die Speicherzellenmatrix geschrieben oder aus ihr
gelesen worden sind, und demgemäß kann eine Verringerung
des Energieverbrauchs erzielt werden.
Bei dem Sequentiellzugriffsspeicher gemäß dem dritten
Aspekt der vorliegenden Erfindung übergibt der Wortlei
tungszeiger ein Ausgangssignal zu der Erzeugungseinrichtung
für ein Signal für einen Zugriff auf eine letzte Adresse,
wenn er die letzte Wortleitung bezeichnet. Die Erzeugungs
einrichtung für ein Signal für einen Zugriff auf eine letz
te Adresse erfaßt durch ein Aufnehmen des Ausgangssignals
aus dem Wortleitungszeiger, daß auf die letzte Adresse der
letzten Wortleitung zugegriffen worden ist, und gibt das
Erfassungsergebnis als das Signal für einen Zugriff auf die
letzte Adresse aus. Auf der Grundlage des Signals für einen
Zugriff auf die letzte Adresse stoppt die Taktsteuersignal-
Erzeugungseinrichtung den Betrieb des Taktgenerators.
Der Zugriff auf die Speicherzellenmatrix wird zu dem
Zeitpunkt gestoppt, zu dem auf die letzte Adresse der letz
ten Wortleitung in der Speicherzellenmatrix zugegriffen
worden ist, und demgemäß werden lediglich die Datensignale
in die Speicherzellenmatrix geschrieben oder aus ihr gele
sen, die in der Anzahl gleich den wirksamen Daten sind.
Deshalb kann eine Verringerung des Speichers und des Ener
gieverbrauchs erzielt werden.
Bei dem Sequentiellzugriffsspeicher gemäß dem vierten
Aspekt der vorliegenden Erfindung gibt die Taktsteuersi
gnal-Erzeugungseinrichtung das Taktsteuersignal in Überein
stimmung mit dem Signal für einen Zugriff auf die letzte
Adresse aus.
Somit speichert der Sequentiellzugriffsspeicher ledig
lich die Datensignale, die in der Anzahl gleich den wirksa
men Daten sind, wodurch eine Verringerung des Speichers und
des Energieverbrauchs erzielt wird.
Bei dem Sequentiellzugriffsspeicher gemäß dem sechsten
Aspekt der vorliegenden Erfindung gibt der Zähler den Be
fehl zu dem Steuermerkergenerator aus, nachdem er das Si
gnal für einen Zugriff auf die letzte Adresse auf eine vor
bestimmte zu zählende Anzahl gezählt hat und folglich
stoppt der Steuermerkergenerator den Betrieb des Taktgene
rators in Übereinstimmung mit dem Befehl. Somit wird nach
der vorbestimmten Anzahl von Zugriffen auf die Speicherzel
lenmatrix in Übereinstimmung mit der vorbestimmten zu zäh
lenden Anzahl der Zugriffsbetrieb gestoppt.
Da der Zugriff auf den Sequentiellzugriffsspeicher zu
dem Zeitpunkt gestoppt wird, zu dem die vorbestimmte Anzahl
von sequentiellen Zugriffen auf den Sequentiellzugriffs
speicher andauernd durchgeführt worden ist, wird die glei
che Auswirkung wie in dem Fall erzeugt, in dem lediglich
die Datensignale, die in der Anzahl gleich den wirksamen
Daten sind, in den Sequentiellzugriffsspeicher geschrieben
worden oder aus ihm gelesen worden sind. Dies liefert einen
Beitrag zu einer Verringerung des Speichers der Speicher
zellenmatrix und einer Fläche der Vorrichtung.
Bei dem Sequentiellzugriffsspeicher gemäß dem siebten
Aspekt der vorliegenden Erfindung wählt die Auswahleinrich
tung ein Voreinstellungsladesignal, welches die vorbe
stimmte zu zählende Anzahl übergibt, aus einer Mehrzahl von
Voreinstellungsladesignalen aus und gibt das ausgewählte
Voreinstellungsladesignal zu dem Voreinstellungsladean
schluß aus. Der Zähler wählt durch ein Aufnehmen des Vor
einstellungsladesignals ein Voreinstellungssignal aus, das
der vorbestimmten zu zählenden Anzahl entspricht, die durch
das Voreinstellungsladesignal übergeben worden ist, und
führt einen Zählbetrieb durch. Deshalb gibt der Zähler in
Übereinstimmung mit der Anzahl von wirksamen Daten der ein
gegebenen Datensignale lediglich eine vorbestimmte Anzahl
von Zugriffen auf die Speicherzellenmatrix frei.
Wenn die vorliegende Erfindung an einem System angewen
det wird, bei welchem sich die Anzahl von wirksamen Daten
abhängig von den eingegebenen Datensignalen ändert, ist es
somit möglich, erwünscht lediglich die Datensignale, die in
der Anzahl gleich den wirksamen Daten der tatsächlich ein
gegebenen Datensignale sind, in den Sequentiellzugriffs
speicher zu schreiben und aus ihm zu lesen. Da keine Not
wendigkeit besteht, die Datensignale, die in der Anzahl
gleich den unwirksamen Daten sind, in dem Sequentiellzu
griffsspeicher zu speichern, kann in Übereinstimmung mit
den tatsächlich eingegebenen Datensignalen desweiteren der
Energieverbrauch optimiert werden.
Bei dem Sequentiellzugriffsspeicher gemäß dem achten
Aspekt der vorliegenden Erfindung werden die Datensignale,
von welchen die Anzahl durch (Maximalanzahl von wirksamen
Daten der Datensignale) ÷ (n) gegeben ist, in eine von an
deren Speicherzellenmatrizen geschrieben oder aus ihr gele
sen. Die aus der einen der anderen Speicherzellenmatrizen
gelesenen Datensignale werden in die nächste der anderen
Speicherzellenmatrizen geschrieben. Die Auswahleinrichtung
nimmt eine Mehrzahl von Ausgangssignalen, die den möglichen
Anzahlen von wirksamen Daten der Datensignale entsprechen,
aus Ausgangssignalen von allen n anderen Speicherzellenma
trizen auf und wählt aus der Mehrzahl von aufgenommenen
Ausgangssignalen ein Ausgangssignal aus, das der Anzahl von
wirksamen Daten der tatsächlich aufgenommenen Datensignale
entspricht.
Wenn die vorliegende Erfindung an einem System angewen
det wird, bei welchem sich die Anzahl von wirksamen Daten
abhängig von den eingegebenen Datensignalen ändert, ist es
somit möglich, eine geeignete Anzahl von Datensignalen, die
gleich den wirksamen Daten ist, selektiv auszugeben. Die
Speichergröße in jeder der anderen Speicherzellenmatrizen
kann deshalb verringert werden. Da die Anzahl von Matrizen
in den anderen Speicherzellenmatrizen in Übereinstimmung
mit der Maximalanzahl von wirksamen Daten bestimmt wird,
ist es möglich, eine Verringerung des Energieverbrauchs zu
erzielen, wenn die eingegebenen Datensignale die Maximalan
zahl der wirksamen Daten aufweisen.
Bei dem Sequentiellzugriffspeicher gemäß dem neunten
Aspekt der vorliegenden Erfindung wird der Betrieb des
Taktgenerators als Reaktion auf das Signal für einen Zu
griff auf eine vorbestimmte Adresse gestoppt, welches von
der Auswahleinrichtung und von der Erzeugungseinrichtung
für ein Signal für einen Zugriff auf eine vorbestimmte
Adresse erfaßt bzw. erzeugt wird. Deshalb wird in der Spei
cherzellenmatrix ein Zugriff bis zu der einen der Speicher
zellen durchgeführt, welche der vorbestimmten Wortleitung
entspricht.
Wenn die vorliegende Erfindung an einem System angewen
det wird, bei welchem eine breite Verschiedenheit von An
zahlen von wirksamen Daten in dem Sequentiellzugriffspei
cher gespeichert werden kann, ist es somit möglich, er
wünscht die Datensignale, die in der Anzahl gleich den
wirksamen Daten der tatsächlich eingegebenen Datensignale
sind, in dem Sequentiellzugriffspeicher zu speichern. Des
halb kann eine Optimierung der Betriebs zeit und eine Ver
ringerung des Energieverbrauchs erzielt werden.
Bei dem Sequentiellzugriffspeicher gemäß dem zehnten
Aspekt der vorliegenden Erfindung gibt die Erzeugungsein
richtung für ein Signal für einen Zugriff auf eine vorbe
stimmte Adresse das Signal für einen Zugriff auf die vorbe
stimmte Adresse in Übereinstimmung mit dem Übertragsignal
und dem Ausgangssignal aus der Auswahleinrichtung zu dem
Zählfreigabefunktionsabschnitt des Zählers aus und der Zäh
ler, der das Signal für einen Zugriff auf eine vorbestimmte
Adresse aufnimmt, stoppt seinen Betrieb.
Unter Verwendung der Funktion des Zählers wird es somit
möglich, eine Mehrwort-Sequentiellzugriffspeicherfunktion
auszuführen, um eine Verringerung des Speichers und des
Energieverbrauchs zu erzielen und desweiteren eine Einfach
heit der Ausführung sicherzustellen.
Bei dem Sequentiallzugriffspeicher gemäß dem elften
Aspekt der vorliegenden Erfindung zählt der Adressenzähler
das Referenztaktsignal, um Adressen der Speicherzellenma
trix in Übereinstimmung mit dem Zählergebnis zu bezeichnen,
und gibt das Zählergebnis zu der Steuereinrichtung aus.
Durch ein Aufnehmen des Zählergebnisses übergibt die Steu
ereinrichtung ein Ausgangssignal, welches als ein Betriebs
stoppbefehl dient, zu dem Adressenzähler. Der Adressenzäh
ler stoppt dadurch seinen Zählbetrieb und verbleibt in ei
nem gestoppten Zustand, bis ein nächstes Rücksetzsignal
daran angelegt wird.
Unter Verwendung des Ausgangssignals des Adressenzäh
lers ist es ebenso in einem Fall, in dem der Adressenzähler
für einen Zugriff auf den Sequentiellzugriffspeicher ver
wendet wird, möglich, lediglich die Datensignale in dem Se
quentiellzugriffspeicher zu speichern, die in der Anzahl
gleich den wirksamen Daten sind, und eine Verringerung des
Energieverbrauchs und des Speichers zu erzielen.
Bei dem Sequentiellzugriffspeicher gemäß dem zwölften
Aspekt der vorliegenden Erfindung führt der Übertragssi
gnalausgabefunktionsabschnitt, der in dem Adressenzähler
vorgesehen ist, eine Funktion als die Steuereinrichtung
durch.
Somit ist es unter Verwendung der Funktion des Adres
senzählers selbst ebenso möglich, lediglich die Datensi
gnale, die in der Anzahl gleich den wirksamen Daten sind,
in dem Sequentiallzugriffspeicher zu speichern und eine
Verringerung des Energieverbrauchs und des Speichers zu er
zielen.
Bei dem Sequentiellzugriffspeicher gemäß dem drei zehn
ten Aspekt der vorliegenden Erfindung übergibt die Steuer
einrichtung einen Betriebsstoppbefehl zu dem Zählfreigabe
anschluß des Adressenzählers, wenn das Zählergebnis des
Adressenzählers die vorbestimmte Adresse der vorbestimmten
Wortleitung anzeigt, und der Adressenzähler, der den Befehl
aufnimmt, stoppt seinen Zählbetrieb.
Somit ist es unter Verwendung des Zählwerts des Adres
senzählers möglich, eine Mehrwort-Sequentiellzugriffspei
cherfunktion auszuführen und eine Verringerung des Energie
verbrauchs zu erzielen.
Bei dem Sequentiellzugriffspeicher gemäß dem vierzehn
ten Aspekt der vorliegenden Erfindung ändert das erste Aus
gangssignal, das aus der ersten und zweiten Ausgangssignal-
Erzeugungseinrichtung ausgegeben wird, zu dem ersten Zeit
punkt den Pegel und als Reaktion auf die Pegeländerung wird
der Zugriff auf die Speicherzellenmatrix gestoppt. Danach
ändert sich zu dem zweiten Zeitpunkt das erste Ausgangssi
gnal erneut und das zweite Ausgangssignal wird erzeugt und
als das Rücksetzsignal ausgegeben und dadurch wird der Zu
griff auf die Speicherzelle erneut gestartet.
Somit wird der Taktzählbetrieb durchgeführt, während
sich die Speicherzelle in einem gestoppten Zustand befin
det, um dadurch intern ein Rücksetzsignal zu erzeugen. Als
ein Ergebnis stellt der Sequentiellzugriffspeicher gemäß
dem vierzehnten Aspekt durch ein Beseitigen der Notwendig
keit, das Rücksetzsignal von außen aufzunehmen, sowohl eine
Verringerung der Fläche der Vorrichtung und eine Verbesse
rung des Ausführungswirkungsgrads als auch die Auswirkungen
des lediglichen Speicherns der Datensignale, die in der An
zahl gleich den wirksamen Daten sind, in dem Sequentiellzu
griffspeicher und eines Erzielens einer Verringerung des
Energieverbrauchs und des Speichers sicher.
Die Erfindung wird nachstehend anhand der Beschreibung
von Ausführungsbeispielen unter Bezugnahme auf die Zeich
nung näher erläutert.
Es zeigt:
Fig. 1 ein einen Aufbau gemäß einem ersten bevorzugten
Ausführungsbeispiel der vorliegenden Erfindung
funktional darstellendes Blockschaltschild;
Fig. 2 ein einen Betrieb gemäß dem ersten bevorzugten Aus
führungsbeispiel der vorliegenden Erfindung dar
stellendes Zeitablaufsdiagramm;
Fig. 3 ein einen Teil einer spezifischen Ausgestaltung ge
mäß dem ersten bevorzugten Ausführungsbeispiel der
vorliegenden Erfindung darstellendes Blockschalt
bild;
Fig. 4 ein eine Beziehung zwischen Speicherzellen in einer
Speicherzellenmatrix und Wortleitungen schematisch
darstellendes Blockschaltbild;
Fig. 5 ein einen Teil einer spezifischen Ausgestaltung ge
mäß dem ersten Ausführungsbeispiel der vorliegenden
Erfindung darstellendes Blockschaltbild;
Fig. 6 ein einen Betrieb der Schaltung in den Fig. 3
und 4 darstellendes Zeitablaufdiagramm;
Fig. 7 ein eine Ausgestaltung gemäß einem zweiten bevor
zugten Ausführungsbeispiel der vorliegenden Erfin
dung darstellendes Blockschaltbild;
Fig. 8 ein einen Betrieb gemäß dem zweiten bevorzugten
Ausführungsbeispiel der vorliegenden Erfindung dar
stellendes Zeitablaufdiagramm;
Fig. 9 ein eine spezifische Ausgestaltung eines Hauptab
schnitts des Sequentiellzugriffsspeichers gemäß dem
zweiten bevorzugten Ausführungsbeispiel der vorlie
genden Erfindung darstellendes Blockschaltbild;
Fig. 10 ein eine Ausgestaltung gemäß einem dritten bevor
zugten Ausführungsbeispiel der vorliegenden Erfin
dung darstellendes Blockschaltbild;
Fig. 11 ein einen Betrieb gemäß dem dritten bevorzugten
Ausführungsbeispiel der vorliegenden Erfindung dar
stellendes Zeitablaufdiagramm;
Fig. 12 ein eine spezifische Ausgestaltung eines Hauptab
schnitts des Sequentiallzugriffspeichers gemäß dem
dritten bevorzugten Ausführungsbeispiel der vorlie
genden Erfindung darstellendes Blockschaltbild;
Fig. 13 ein Anwenden des Sequentiellzugriffspeichers gemäß
dem dritten bevorzugten Ausführungsbeispiel der
vorliegenden Erfindung an einem Fernsehbild;
Fig. 14 ein eine Abänderung des dritten bevorzugten Ausfüh
rungsbeispiels der vorliegenden Erfindung darstel
lendes Blockschaltbild;
Fig. 15 ein eine Ausgestaltung gemäß einem vierten bevor
zugten Ausführungsbeispiel der vorliegenden Erfin
dung darstellendes Blockschaltbild;
Fig. 16 ein einen Betrieb gemäß dem vierten bevorzugten
Ausführungsbeispiel der vorliegenden Erfindung dar
stellendes Zeitablaufdiagramm;
Fig. 17 ein eine Ausgestaltung gemäß einem fünften bevor
zugten Ausführungsbeispiel der vorliegenden Erfin
dung darstellendes Blockschaltbild; und
Fig. 18 ein eine Ausgestaltung gemäß einem sechsten bevor
zugten Ausführungsbeispiel der vorliegenden Erfin
dung darstellendes Blockschaltbild.
Nachstehend erfolgt die Beschreibung eines ersten be
vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Ein Sequentiellzugriffspeicher, auf welchen sich die
vorliegende Erfindung richtet, wird ebenso als ein FIFO-
Speicher bezeichnet. Der Ausdruck " FIFO-Speicher" wird für
die Beschreibung im weiteren Verlauf verwendet.
Nachstehend erfolgt die Beschreibung eines ersten be
vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Das Merkmal des ersten bevorzugten Ausführungsbeispiels
liegt in einem Vorsehen eines Steuermerkergenerators bzw.
einer Steuermerkersignal-Erzeugungsschaltung 2, welcher
bzw. welche ein Ausgangssignal aus einem Wortleitungszei
ger, das die letzte Leitung einer Speicherzellenmatrix an
zeigt, aufnimmt. Der Steuermerkergenerator 2 weist eine
Funktion eines Erzeugens eines Signals auf, um einen Be
trieb eines Taktgenerators bzw. einer Taktgeneratorschal
tung zu stoppen, welcher bzw. welche das Schreiben/Lesen
von Daten in die/aus der Speicherzellenmatrix steuert. Un
ter Bezugnahme auf Fig. 1, welche ein Blockdiagramm dar
stellt, das funktional eine Ausgestaltung des ersten Aus
führungsbeispiels zeigt, wird dies wird nachstehend be
schrieben.
In Fig. 1 bilden eine Speicherzellenmatrix 6 und eine
Eingabe/Ausgabeschaltung 7 einen Sequentiellzugriffsspei
cher bzw. einen FIFO-Speicher bzw. einen Speicher, bei dem
die zuerst eingebenen Daten zuerst ausgegeben werden. Des
weiteren wird in dem ersten bevorzugten Ausführungsbeispiel
das System in Fig. 1 als Ganzes ebenso als ein FIFO-Spei
cher bezeichnet. Das gleiche gilt für alle später beschrie
benen bevorzugten Ausführungsbeispiele.
Der Taktgenerator 3 wird durch ein Aufnehmen eines
Rücksetzsignals RES, welches von außen übergeben wird, zu
rückgesetzt. Danach zählt der Taktgenerator 3 einen Refe
renttakt CLK0, welcher ebenso von außen übergeben wird, um
ein Taktsignal CLK und ein erstes Taktsignal CLK1 zu erzeu
gen. Der Taktgenerator 3 gibt das Taktsignal CLK (ein Takt
signal für Bitleitungen) zu der Eingabe/Ausgabeschaltung 7
aus, um sie somit zu steuern. Als Reaktion auf das Taktsi
gnal CLK wird eine Dateneingabe und -ausgabe mit den Bit
leitungen 9 der Speicherzellenmatrix 6 durch die Einga
be/Ausgabeschaltung 7 durchgeführt. Der Taktgenerator 3
gibt desweiteren das erste Taktsignal CLK1 (ein Taktsignal
für Wortleitungen) zu einem Wortleitungszeiger 4 aus, um
ihn somit zu steuern. Der Wortleitungszeiger 4 bezeichnet
sequentiell bzw. aufeinanderfolgend die Wortleitungen 8 der
Speicherzellenmatrix 6 synchron zu dem ersten Taktsignal
CLK1.
Der Wortleitungszeiger 4, welcher unter Verwendung ei
nes Schieberegisters aufgebaut ist, gibt ein Signal PAS3
für einen Zugriff auf eine letzte Leitung aus, um anzuzei
gen, daß ein Zugriff auf die letzte Leitung durchgeführt
worden ist, wenn der letzte Zeiger 5 des Wortleitungszei
gers 4 die letzte Leitung der Speicherzellenmatrix 6, das
heißt, die Wortleitung 8E, bezeichnet. Das heißt, wenn ein
Signal eines Pegels "1" bzw. "H" auf der letzten Wortlei
tung 8E gesetzt ist, gibt der Wortleitungszeiger 4 das Si
gnal als das Signal PAS3 für einen Zugriff auf die letzte
Leitung zu dem Steuermerkergenerator 2 aus. Das Signal PAS3
für einen Zugriff auf die letzte Leitung verbleibt in einem
Zustand des Pegels "1", während wirksame Bildelemente in
Speicherzellen in der letzten Leitung der Speicherzellenma
trix 6 geschrieben oder aus ihnen gelesen werden.
Danach wird der Wortleitungszeiger 4 durch ein Aufneh
men des ersten Taktsignals CLK1, das als Reaktion auf die
Eingabe des nächsten Rücksetzsignals RES aus dem Taktgene
rator 3 ausgegeben wird, zurückgesetzt. Desweiteren kann
anstelle des ersten Taktsignals CLK1 das Rücksetzsignal RES
direkt an den Wortleitungszeiger 4 angelegt werden, um ihn
zurückzusetzen.
Der Betrieb gemäß dem ersten bevorzugten Ausführungs
beispiel wird unter Bezugnahme auf das Zeitablaufsdiagramm
in Fig. 2 beschrieben.
Der Steuermerkergenerator 2 und der Taktgenerator 3
werden als Reaktion auf das äußere Rücksetzsignal RES zu
rückgesetzt und folglich wird die Speicherzellenmatrix 6
zurückgesetzt. Dann startet der Betrieb (Schreiben/Lesen)
des FIFO-Speichers. Wenn der letzte Zeiger 5 in einen akti
ven Zustand bzw. den Zustand "1" übergeht, wird das Signal
PAS3 für einen Zugriff auf eine letzte Leitung erzeugt.
Durch ein Aufnehmen des Signals PAS3 für einen Zugriff auf
eine letzte Leitung erzeugt der Steuermerkergenerator 2 ein
Signal PAS3′ für einen Zugriff auf eine letzte Adresse
(Erfassungsergebnis), das in Fig. 2 gezeigt ist, auf der
Grundlage eines Taktsignals COS synchron zu dem ersten
Taktsignal CLK1 und dem Signal PAS3 für einen Zugriff auf
eine letzte Leitung. Das Erfassungsergebnis PAS3′ ist ein
Takt, um einen Zeitpunkt eines Adressierens der letzten
Speicherzelle der letzten Leitung in der Speicherzellenma
trix 6 zu übergeben und um Daten in die letzte Speicher
zelle zu schreiben oder aus ihr zu lesen. Der Steuermerker
generator 2 erzeugt desweiteren ein Taktsteuersignal CCNT
auf der Grundlage des Signals PAS3′ für einen Zugriff auf
eine letzte Adresse und des Referenztakts CLK0. Das
Taktsteuersignal CCNT ist ein Signal, das bezüglich des Si
gnals PAS3′ für einen Zugriff auf eine letzte Adresse um
einen Zyklus des Referenztakts CLK0 verzögert ist, um den
Betrieb des Taktgenerators 3 zu stoppen. Durch ein Aufneh
men des Taktsteuersignals CCNT stoppt der Taktgenerator 3
ein Ausgeben des Taktsignals CLK und des ersten Taktsignals
CLK1 zu der Eingabe/Ausgabeschaltung 7 bzw. dem Wortlei
tungszeiger 4. Folglich werden der Zugriff auf die Spei
cherzellenmatrix 6 und ein Erhöhen des Wortleitungszeigers
4 gestoppt. Danach werden der Steuermerkergenerator 2 und
der Taktgenerator 3 zurückgesetzt, wenn das Rücksetzsignal
RES erneut von außen daran angelegt wird, was das Schrei
ben/Lesen von Videosignalen erneut startet.
Somit entsprechen bei der in Fig. 1 gezeigten Ausge
staltung, der Taktgenerator 3, die Eingabe/Ausgabeschaltung
7 und der Wortleitungszeiger 4 der "Adressiereinrichtung"
und der Steuermerkergenerator 2 entspricht der
"Steuereinrichtung". Desweiteren ist die "vorbestimmte
Adresse der vorbestimmten Wortleitung" die letzte Adresse
der letzten Wortleitung. In dem ersten bevorzugten Ausfüh
rungsbeispiel wird die letzte Adresse der letzten Wortlei
tung 8E in der Speicherzellenmatrix 4 in Übereinstimmung
mit der Anzahl von wirksamen Bildelementen der eingegebenen
Videosignale bestimmt.
Nachstehend werden die Wirkungsweisen des ersten bevor
zugten Ausführungsbeispiels gemäß der vorliegenden Erfin
dung beschrieben.
Ein Verwenden des Zugriffsverfahrens, wie es vorherge
hend in dem ersten Ausführungsbeispiel beschrieben worden
ist, ermöglicht im wesentlichen für eine einzelne Abtast
verzögerung ein Verringern der Speicherkapazität der Spei
cherzelle und des Energieverbrauchs. Das heißt, das Schrei
ben/Lesen von Videosignalen startet als Reaktion auf das
Rücksetzsignal RES, das als ein Horizontalsynchronisations
signal bezeichnet wird, welches bei jedem Abtasten erzeugt
wird, und das Schreiben von Videosignalen in den FIFO-Spei
cher wird durch die Funktion des Steuermerkergenerators 2
gestoppt, nachdem alle wirksamen Videosignale in ihn ge
schrieben worden sind. Der Lesebetrieb startet zu einem
Zeitpunkt eines Aufnehmens des nächsten Horizontalsynchro
nisationssignals (RES), womit eine vorbestimmte Verzögerung
sichergestellt ist (vgl. Fig. 2).
Was Videosignale betrifft, bestimmt der Internationale
Standard die Anzahl der Videosignale in einer einzelnen Ab
tastperiode (als "Zeile 1H" in Fig. 2 gezeigt) und der
Werte sowohl der wirksamen Bildelemente (wirksamen Videosi
gnale) als auch der unwirksamen Bildelemente (Austastung)
in der Periode. Die Anzahl von unwirksamen Bildelementen
berechnet sich in einer einzelnen Abtastperiode zu 15% bis
20%. In dem FIFO-Speicher im Stand der Technik wird der
Wert einer Speicherkapazität für eine einzelne Abtastzeile
benötigt, um eine einzelne Abtastverzögerung sicherzustel
len, und der Betrieb der internen Schaltung des FIFO-Spei
chers kann nicht gestoppt werden.
Andererseits ermöglicht das Vorsehen des Steuermerker
generators 2 in dem FIFO-Speicher gemäß dem ersten bevor
zugten Ausführungsbeispiel, daß der FIFO-Speicher lediglich
Videosignale darin speichert, die in der Anzahl gleich den
wirksamen Bildelementen sind, was eine Verringerung des
Werts einer Speicherkapazität des FIFO-Speichers um 15%
bis 20% sicherstellt. Desweiteren ermöglicht es, daß der
Betrieb der internen Schaltung des FIFO-Speichers in der
Periode von unwirksamen Daten, das heißt, der in Fig. 2 ge
zeigten Austastungsperiode, gestoppt ist, womit eine Ver
ringerung des Energieverbrauchs um 15% bis 20% sicherge
stellt ist.
Im weiteren Verlauf wird eine spezifische Ausgestaltung
des ersten bevorzugten Ausführungsbeispiels der vorliegen
den Erfindung beschrieben.
Die Fig. 3 und 4 zeigen eine spezifische Ausgestal
tung des ersten bevorzugten Ausführungsbeispiels, wie es in
Fig. 1 dargestellt ist. Fig. 3 zeigt eine spezifische Aus
gestaltung der Speicherzellenmatrix 6, der Einga
be/Ausgabeschaltung 7 und des Wortleitungszeigers 4. Fig. 4
zeigt eine veranschaulichende Beziehung zwischen den Spei
cherzellen in der Speicherzellenmatrix 6 und den Wortlei
tungen. Fig. 5 zeigt eine spezifische Ausgestaltung des
Steuermerkergenerators 2 und des Taktgenerators 3.
In Fig. 3 besteht die Eingabe/Ausgabeschaltung 7 aus
einem Leseabschnitt, der eine Abfrageverstärkerreihe 13,
Datenregister 15 und Schieberegister 16 beinhaltet, und ei
nem Schreibabschnitt 20, der Schieberegister 21 und Daten
register 22 beinhaltet. Die Bezugszeichen BL1 bis BL4 stel
len Bitleitungen dar. Desweiteren wird, was in Fig. 3 aus
Bequemlichkeit der Beschreibung wegen nicht gezeigt ist,
der Schreibabschnitt 20 auf die gleiche Weise, wie es be
züglich des Leseabschnitts gezeigt ist, ebenso von einem
Takt gesteuert, der aus der Schaltung 1 (Taktgenerator und
Steuermerkergenerator) ausgegeben wird.
Das in Fig. 1 gezeigte Taktsignal CLK beinhaltet die in
Fig. 3 gezeigten zweiten bis vierten Taktsignale CLK2 bis
CLK4. Die zweiten bis vierten Taktsignale CLK2 bis CLK4
weisen die gleiche Frequenz auf. Das zweite Taktsignal CLK2
übergibt zum Beispiel einen Zeitpunkt eines Aufnehmens von
Videosignalen auf Bitleitungen BL1 bis BL4, von denen jedes
durch den entsprechenden Abfrageverstärker 14 gelesen wird,
der zum Beispiel aus einem Invertierer besteht, in das Da
tenregister 15. Das dritte Taktsignal CLK3 wird verwendet,
wenn die Videosignale von den jeweiligen Datenregistern 15
zu den jeweiligen Schieberegistern 16 übertragen werden.
Das vierte Taktsignal CLK4 ist ein Schiebetakt, welcher
verwendet wird, wenn die Videosignale von einem Schiebere
gister 16 zu dem nächsten verschoben werden und schließlich
ausgegeben werden.
Ein Wortleitungszeiger (oder ein Adressenzeiger) 5 ver
wendet ein Schieberegister, das aus n Flipflops FF1 bis FFn
besteht, die zueinander in Reihe geschaltet sind, und er
zeugt synchron zu dem ersten Takt CLK1 sequentiell ein Si
gnal des Pegels "1" auf Wortleitungen WL1 bis WLn. In die
ser Ausgestaltung ist die Frequenz des ersten Takts CLK1
ein Viertel der der zweiten bis vierten Taktsignale CLK2
bis CLK4, da ein Signal auf jeder Bitleitung 9 der Spei
cherzellenmatrix 6 4-Bit-Daten aufweist (in Fig. 1).
Dieses Beispiel ermöglicht es, daß das Schreiben und
Lesen von Daten in die und aus der Speicherzellenmatrix 6
gleichzeitig durchgeführt wird. Fig. 4 zeigt schematisch
eine Beziehung zwischen internen Speicherzellen MC1 bis MC4
der Speicherzellenmatrix 6 und der Wortleitung WL(i),
WL(i+1) und WL(i+2). Wie es aus dieser Figur zu sehen ist,
startet die Speicherzelle MC1 einen Schreibbetrieb und die
Speicherzelle MC2 startet einen Lesebetrieb, wenn die Wort
leitung WL(i) ein Signal des Pegels "1" aufnimmt. Als näch
stes startet die Speicherzelle MC2 einen Schreibbetrieb und
die Speicherzelle MC3 startet einen Lesebetrieb, wenn die
Wortleitung WL(i+1) eine Signal des Pegels "1" aufnimmt.
Wenn die Wortleitung WL(i+2) ein Signal des Pegels "1" auf
nimmt, startet die Speicherzelle MC3 einen Schreibbetrieb
und die Speicherzelle MC4 startet einen Lesebetrieb.
In späteren Beschreibungen von anderen bevorzugten Aus
führungsbeispielen weist die Speicherzellenmatrix 6 ebenso
einen solchen Aufbau auf, wie er in Fig. 4 gezeigt ist.
Selbstverständlich ist die vorliegende Erfindung ebenso an
einer Speicherzellenmatrix anwendbar, die Wortleitungen
(und einen Schreibadressenzeiger) lediglich zum Schreiben
und Wortleitungen (und einen Leseadressenzeiger) lediglich
zum Lesen getrennt aufweist.
Fig. 5 zeigt insbesondere eine Ausgestaltung einer
Schaltung 1 (Steuermerkergenerator und Taktgenerator), wel
che beide Funktionen des Steuermerkergenerators 2 und des
Taktgenerators 3 kombiniert und welche aus einem Zähler 10,
einer UND-Schaltung 11 und einem Taktgenerator 12 besteht.
Der Zähler 10 wird durch ein Aufnehmen des Rücksetzsignals
RES (welches dem Horizontalsynchronisationssignal ent
spricht) zurückgesetzt, welches von außen an seinen An
schluß CLEAR angelegt wird, und startet dann einen Betrieb
eines Zählens des Referenztakts CLK0. Die Anzahl von Zähl
werten wird als ein 4-Bit-Signal aus Ausgangsanschlüssen Q0
bis Q3 zu dem Taktgenerator 12 (der einem anderen Taktgene
rator entspricht) ausgegeben. Durch ein Aufnehmen der An
zahl von Zählwerten gibt der Taktgenerator 12 die ersten
bis vierten Taktsignale CLK1 bis CLK4 aus. Desweiteren gibt
der Zähler 10 aus seinem Anschluß CO zu einem Zeitpunkt, zu
dem die Anzahl von Zählwerten den Maximalwert erreicht, ein
Übertragssignal COS aus.
In diesem Beispiel wird ein Signal PAS3′ zum Erfassen
der Bezeichnung der letzten Adresse der letzten Leitung
(das heißt, zum Erfassen eines Zeitpunkts eines Schreibens
oder Lesens des letzten Bildelements einer einzelnen Ab
tastzeile) unter Verwendung des Übertragsignals COS erfaßt.
Das heißt, die UND-Schaltung 11 dient als eine Erfassungs
einrichtung, die die Bezeichnung der letzten Adresse der
letzten Leitung erfaßt und erzielt ein UND-Signal
(logisches Produkt) des Signals PAS3 für einen Zugriff auf
eine letzte Leitung und des Übertragsignals COS, um das Si
gnal als ein Zählfreigabesignal CES auszugeben. Das Zähl
freigabesignal CES entspricht dem Signal PAS3′ für einen
Zugriff auf eine letzte Adresse.
Wenn das Zählfreigabesignal CES an den Zählfreigabean
schluß CE des Zählers 10 angelegt wird, stoppt der Zähler
10 seinen Zählbetrieb und verbleibt für eine Zeitperiode (Δ
tBLK in Fig. 6) in einem gestoppten Zustand, bis der An
schluß CLEAR das Rücksetzsignal RES aufnimmt. Deshalb wird
es möglich, die Videosignale, die gleich den wirksamen
Bildelementen sind, während einer einzelnen Abtastperiode
(Zeile 1H) zu schreiben/lesen. Desweiteren stellt ein Ver
wenden der Funktion des Zählers 10 und seines Ausgangssi
gnals die Einfachheit einer Ausführung sicher und verhin
dert die Erhöhung der Schaltungsabmessung.
Das Zeitablaufdiagramm in Fig. 6 zeigt den Betrieb des
Zählers 10, wie er vorhergehend beschrieben worden ist. Zu
einem Zeitpunkt t1 stoppt der Zähler 10 seinen Betrieb und
dadurch wird ein Ausgeben der zweiten bis vierten Taktsi
gnale CLK1 bis CLK4 gestoppt. Zu einem Zeitpunkt t2 startet
der Zähler 10 erneut seinen Betrieb. Demgemäß ist die Zeit
periode ΔtBLK die Austastungsperiode.
In Fig. 6 fällt desweiteren das Zählfreigabesignal CES,
welches ein Eingangssignal zum Aktivieren der Zählfreigabe
funktion des Zählers 10 ist, zu dem Zeitpunkt t1 auf einen
Pegel "0" bzw. "L" ab. Im wesentlichen befindet sich das
Zählfreigabesignal CES während der Periode ΔtBLK von dem
Zeitpunkt t1 bis zu dem Zeitpunkt t2 jedoch immer noch auf
dem Pegel "1", da der Zähler 10 durch die Zählfreigabefunk
tion während der Periode von t1 bis t2 in dem gestoppten
Zustand verbleibt.
In dem Beispiel in Fig. 5 dienen der Anschluß CO (zum
Ausgeben von Übertragssignalen COS) und die Übertragsfunk
tion des Zählers 10 und die UND-Schaltung 11 als eine Er
fassungseinrichtung (oder eine Erzeugungseinrichtung für
ein Signal für einen Zugriff auf eine vorbestimmte Adresse)
zum Erfassen des Signals PAS3′ für einen Zugriff auf eine
letzte Adresse und der Anschluß CE und die Zählfreigabe
funktion des Zählers 10 dienen als eine Taktsteuersignal-
Erzeugungseinrichtung zum Steuern eines Stoppens des Be
triebs der Adressiereinrichtung. Anders ausgedrückt ent
sprechen die Übertragsfunktion und die Zählfreigabefunktion
des Zählers 10 und die UND-Schaltung 11 dem Steuermerkerge
nerator 2, der in Fig. 1 gezeigt ist, und entsprechen dem
gemäß der "Steuereinrichtung". Die Funktion des Anschlusses
CLEAR und die Zählwertausgabeanschlußfunktionen Q0 bis Q3
des Zählers 10 und der Taktgenerator 12 entsprechen dem
Taktgenerator 3, der in Fig. 1 gezeigt ist, und diese Funk
tionen und der Wortleitungszeiger 5 und die Einga
be/Ausgeschaltung (aus 13, 15, 16 und 20 bestehend) in Fig.
3 entsprechen der "Adressiereinrichtung".
Nachstehend erfolgt die Beschreibung eines zweiten be
vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Während das Signal, welches in den Steuermerkergenera
tor eingegeben wird, in dem ersten bevorzugten Ausführungs
beispiel auf ein Ausgangssignal aus dem letzten Zeiger des
Adressenzeigers des FIFO-Speichers beschränkt ist, sieht
das zweite bevorzugte Ausführungsbeispiel zusätzlich eine
Funktion (Vier-zu-Eins-Auswahleinrichtung 23 in Fig. 7)
vor, durch welche eines der Ausgangssignale aus mehreren
gegebenen Stellen des Adressenzeigers selektiv in den Steu
ermerkergenerator eingegeben werden kann. Nachstehend er
folgt die Beschreibung des zweiten Ausführungsbeispiels un
ter Bezugnahme auf Fig. 7.
Der Steuermerkergenerator 2, der Taktgenerator 3, die
Eingabe/Ausgabeschaltung 7 und die Speicherzellenmatrix 6
in Fig. 7 sind zu jenen in Fig. 1 identisch. Das kennzeich
nende Merkmal des zweiten bevorzugten Ausführungsbeispiels
liegt, wie es vorhergehend beschrieben worden ist, im Vor
sehen eines Wortleitungszeigers (oder Adressenzeigers) 4a
und einer Vier-zu-Eins-Auswahleinrichtung 23. Der Wortlei
tungszeiger 4a ist unter Verwendung eines Schieberegisters
und vier Zeigern 5a, 5b, 5c und 5d in den Schieberegister
ausgangsadressensignalen PAS0 bis PAS3 aufgebaut, welche
die jeweiligen Bezeichnungen der Wortleitungen, die den
vier Zeigern 5A bis 5D entsprechen, an der Vier-zu-Eins-
Auswahleinrichtung 23 anzeigen. Die Zeiger 5A, 5B und 5C
sind Zeiger, die die gegebenen Stellen anzeigen, welche in
Übereinstimmung mit den möglichen Anzahlen von wirksamen
Bildelementen der Videosignale (Eingabequelle) bestimmt
sind, und der Zeiger 5D ist der letzte Zeiger, der die
letzte Wortleitung bezeichnet.
Ein Betriebsartensignal MODE, das an die Vier-zu-Eins-
Auswahleinrichtung 23 anzulegen ist, übergibt einen Befehl,
durch welchen eines der Adressensignale PAS0 bis PAS3 aus
gewählt werden soll. Das Betriebsartensignal MODE wird in
Übereinstimmung mit der Anzahl von wirksamen Bildelementen
der tatsächlich eingegebenen Videosignale bestimmt.
Der Wortleitungszeiger 4A wird als Reaktion auf das
Rücksetzsignal RES auf den ersten Zeiger zurückgesetzt,
wenn eines der Adressensignal PAS0, PAS1 und PAS2, das den
Zeigern 5A, 5B bzw. 5C entspricht, ausgewählt wird.
In dem zweiten bevorzugten Ausführungsbeispiel entspre
chen der Steuermerkergenerator 2 und die Vier-zu-Eins-Aus
wahleinrichtung 23 der "Steuereinrichtung" und der Taktge
nerator 3, die Eingabe/Ausgabeschaltung 7 und der Wortlei
tungszeiger 4A entsprechen der "Adressiereinrichtung". Eine
Erzeugungseinheit (welche der "Erzeugungseinrichtung für
ein Signal für einen Zugriff auf eine vorbestimmte Adresse"
entspricht) zum Erzeugen eines Signals PAS′ (nicht gezeigt)
für einen Zugriff auf eine vorbestimmte Adresse auf der
Grundlage von zwei Signalen COS und PAS in dem Steuermer
kergenerator 2 und die Vier-zu-Eins-Auswahleinrichtung 23
entsprechen der "Erfassungseinrichtung".
Der Betrieb und die Wirkungsweisen des zweiten bevor
zugten Ausführungsbeispiels werden unter Bezugnahme auf das
Zeitablaufdiagramm in Fig. 8 beschrieben. Durch ein Aufneh
men des Betriebsartensignals MODE wählt die Vier-zu-Eins-
Auswahleinrichtung 23 eines der vier Adressensignale (PAS0
bis PAS3) aus und gibt das ausgewählte als das Signal PAS
für einen Zugriff auf eine vorbestimmte Leitung zu dem
Steuermerkergenerator 2 aus. Der Steuermerkergenerator 2
erfaßt und erzeugt das Signal PAS′ (in Fig. 7 nicht ge
zeigt) für einen Zugriff auf eine vorbestimmte Adresse,
welches einen Zeitpunkt eines Schreibens/Lesens des letzten
Bildelements in einer einzelnen Abtastzeile übergibt, auf
der Grundlage des Signals PAS für einen Zugriff auf eine
vorbestimmte Leitung und des Taktsignals COS, das aus dem
Taktgenerator 3 (synchron zu dem ersten Taktsignal CLK1)
ausgegeben wird und erzeugt dadurch ein Taktsteuersignal
CCNT und gibt es aus. Das zweite bevorzugte Ausführungsbei
spiel führt in diesem Punkt und später den gleichen Betrieb
wie das erste bevorzugte Ausführungsbeispiel durch.
Nachstehend erfolgt die Beschreibung der Wirkungsweisen
des zweiten bevorzugten Ausführungsbeispiels der vorliegen
den Erfindung.
Das Verfahren des zweiten bevorzugten Ausführungsbei
spiels wird erwünscht an einem System angewendet, welches
abhängig von der Eingabequelle eine breite Verschiedenheit
von Wortlängen, die in der Speicherzellenmatrix 6 zu spei
chern sind, aufweist, wie es in Fig. 8 gezeigt ist. Als ein
Beispiel einer solchen Verwendung weist das ATV, ein neues
Videosignalverarbeitungssystem in den USA, abhängig von der
Eingabequelle drei Arten von möglichen Anzahlen von wirksa
men Bildelementen in einer einzelnen Abtastzeile,
1920/1440/1280, auf.
In dem FIFO-Speicher im Stand der Technik ermöglicht
ein Vorsehen einer Speicherkapazität für eine einzelne Ab
tastzeile, daß alle diese Formate ausgeführt werden, was
eine unnötige Speicherkapazität für unwirksame Daten ver
braucht und eine Erhöhung des Energieverbrauchs verursacht.
Natürlich kann ein FIFO-Speicher, welcher in der Lage
ist, 1920 Wörter von wirksamen Bildelementen zu speichern,
für ein Speichern jeder Anzahl von Bildelementen, die eine
Eingabequelle aufweist, mit dem Verfahren des ersten bevor
zugten Ausführungsbeispiels verwendet werden. In diesem
Fall entsteht jedoch ein Problem, das die interne Schaltung
des FIFO-Speichers mit dem Verfahren des ersten bevorzugten
Ausführungsbeispiels selbst dann betrieben bleibt, bis sie
1920 Bildelemente gespeichert hat, wenn die Anzahl von
Bildelementen 1440 oder 1280 beträgt, was den Energiever
brauch nicht optimiert.
In dem zweiten bevorzugten Ausführungsbeispiel ist ein
Vorsehen der Auswahleinrichtung 23 dazu gedacht, den Be
trieb der internen Schaltung des FIFO-Speichers in Überein
stimmung mit der Anzahl von wirksamen Bildelementen der
Eingabequelle zu optimieren. Es wird Bezug auf Fig. 8 ge
nommen. Bezüglich der ersten Eingabequelle, welche 1920
Wörter von wirksamen Bildelementen in einer einzelnen Ab
tastzeile von 2000 Wörtern aufweist, wird das Adressensignal
PAS3 für eine letzte Leitung von der Vier-zu-Eins-Auswahl
einrichtung 23 ausgewählt, was eine Austastungsperiode Δt3
verursacht. Bezüglich der zweiten Eingabequelle, welche
1440 Wörter von wirksamen Bildelementen in der einzelnen
Abtastzeile von 2000 Wörtern aufweist, wird das Adressen
signal PAS2, das aus dem Zeiger 5C ausgegeben wird, von der
Vier-zu-Eins-Auswahleinrichtung 23 ausgewählt, was eine
Austastungsperiode Δt2 verursacht. Bezüglich der dritten
Eingabequelle, welche 1280 Wörter von wirksamen Bildelemen
ten in der einzelnen Abtastzeile von 2000 Wörtern aufweist,
wird das Adressensignal PAS1, das aus dem Zeiger 5B ausgege
ben wird, von der Vier-zu-Eins-Auswahleinrichtung 23 ausge
wählt, was eine Austastungsperiode Δt1 verursacht.
Somit kann die Betriebsperiode des FIFO-Speichers in
Übereinstimmung mit der Art der Eingabequelle optimiert
werden und dadurch wird der Betrieb eines Ausgebens des
Taktsignals CLK und des ersten Taktsignals CLK1 während ei
ner unnötigen Periode gestoppt, was zu einer weiteren Ver
ringerung des Energieverbrauchs führt.
Desweiteren ermöglicht es das zweite bevorzugte Ausfüh
rungsbeispiel aufgrund des Bedarfs eines Speicherns von
1920 Worten von Bildelementen nicht, daß die Speicherkapa
zität auf weniger als 1920 Wörter verringert wird.
Eine Auswahleinrichtung, die in dem zweiten bevorzugten
Ausführungsbeispiel verwendet wird, ist nicht auf die Vier
zu-Eins-Auswahleinrichtung 23 in Fig. 7 beschränkt. Das
zweite bevorzugte Ausführungsbeispiel kann eine Auswahlein
richtung verwenden, welche in der Lage ist, ein Signal, das
aus einer vorbestimmten Wortleitung ausgegeben wird, aus
mindestens zwei Adressensignalen auszuwählen, welche in
Übereinstimmung mit der Anzahl von wirksamen Bildelementen
der Eingabequelle bestimmt werden.
Fig. 9 zeigt zwei Komponenten, welche der Schaltung 1
(Steuermerkergenerator und Taktgenerator), der Auswahlein
richtung 23 und dem Wortleitungszeiger 4A in Fig. 7 ent
sprechen, genauer als Fig. 7. Die Auswahleinrichtung 23A in
Fig. 9 wählt ein Signal PAS für einen Zugriff auf eine vor
bestimmte Wortleitung aus drei Adressensignalen PAS1 bis
PAS3 aus.
Die Funktion der Schaltung 1 (Steuermerkergenerator und
Taktgenerator) ist durch den Zähler 10 mit seiner Über
tragsfunktion und Zählfreigabefunktion und der UND-Schal
tung 25 ähnlich wie in dem ersten Ausführungsbeispiel aus
geführt. Die UND-Schaltung 25 dient in Verbindung mit der
Übertragsfunktion des Zählers 10 als die
"Erzeugungseinrichtung für ein Signal für einen Zugriff auf
eine vorbestimmte Adresse" und genauer gesagt erzeugt sie
ein Signal PAS′ für einen Zugriff auf eine vorbestimmte
Adresse auf der Grundlage des Signals PAS, das aus der Aus
wahleinrichtung 23A ausgegeben wird und des Übertragssi
gnals COS, das aus dem Zähler 10 ausgegeben wird, und gibt
das erzeugte Signal als ein Zählfreigabesignal zu dem Zähl
freigabeanschluß CS des Zählers 10 aus. Dann dient die
Zählfreigabefunktion des Zählers 10 als die
"Taktsteuersignal-Erzeugungseinrichtung", die intern ein
Taktsteuersignal erzeugt.
In Fig. 9 ist die Darstellung des ersten Takts CLK1
(wie er in Fig. 7 gezeigt ist), der in jedes Flipflop FF
des Wortleitungszeigers 4A einzugeben ist, weggelassen wor
den.
Nachstehend erfolgt die Beschreibung eines dritten be
vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Fig. 9 zeigt ein Blockschaltbild, das eine Ausgestal
tung gemäß dem dritten bevorzugten Ausführungsbeispiel
zeigt. Zusätzlich zu dem ersten bevorzugten Ausführungsbei
spiel ist eine Zähleinrichtung (EOP-Signalzähler 24: hier
im weiteren Verlauf einfach als Zähler 24 bezeichnet) vor
gesehen, um das Signal PAS3′ für einen Zugriff auf eine
letzte Adresse zu zählen. Wenn die gezählte Anzahl des Si
gnals PAS3′ für einen Zugriff auf eine letzte Adresse eine
"vorbestimmte zu zählende Anzahl" erreicht, die durch ein
Ladesignal PRS gegeben ist, gibt der Zähler 24 ein Signal
CCS zu dem Steuermerkergenerator 2 aus, wodurch die Funk
tion des Steuermerkergenerators 2 aktiviert wird. Das Si
gnal PAS3′ für einen Zugriff auf eine letzte Adresse wel
ches durch einen Betrieb der UND-Schaltung 25 als ein logi
sches Produkt des Signals COS, das synchron zu dem ersten
Taktsignal CLK1 ist, und des Signals PAS3′ für einen Zu
griff auf die letzten Adresse erzeugt wird, zeigt einen
Zeitpunkt eines Schreibens/Lesens des Bildelements an einem
Mittelpunkt des letzten Bildelements in einer einzelnen Ab
tastzeile in die/aus der letzten Adresse der letzten Wort
leitung WLn an. Als Reaktion auf das Signal CCS aktiviert,
erzeugt der Steuermerkergenerator 2 ein Taktsteuersignal
CCNT, welches zu einem Zeitpunkt, der für einen Zyklus des
Referenztakts CLK0 von dem Zeitpunkt eines Eingebens des
Signals PAS3′ für einen Zugriff auf eine letzte Adresse
verzögert ist, nachdem das Signal CCS eingegeben worden
ist, und gibt es aus.
In dem dritten bevorzugten Ausführungsbeispiel ent
spricht der Bereich 26, der in Fig. 10 (in der keine andere
Funktion des Taktgenerators 3 als das Ausgeben des Signals
COS, beinhaltet ist) von einer gestrichelten Linie umgeben
ist, der "Steuereinrichtung". Das Signal COS und die UND-
Schaltung 25 entsprechen der "Erfassungseinrichtung" und
der Zähler 24 und der Steuermerkergenerator 2 entsprechen
der "Taktsteuersignal-Erzeugungseinrichtung".
Der Betrieb des dritten bevorzugten Ausführungsbeis
piels wird unter Bezugnahme auf das Zeitablaufsdiagramm in
Fig. 11 beschrieben, wobei jetzt angenommen wird, daß jeder
FIFO-Speicher, daß heißt, jede Speicherzellenmatrix 6 in
Fig. 10, 160 Worte speichert und die von dem EOP-Signalzäh
ler 24 vorbestimmte zu zählende Anzahl, welche durch das
Ladesignal PRS gegeben ist, 8 beträgt (160 Worte × 8 = 1280
Worte).
Zu dem gleichen Zeitpunkt, zu dem der Zählwert des EOP-
Signalzählers 24 als Reaktion auf das Rücksetzsignal RES,
welches von außen übergeben wird, auf Null zurückgesetzt
wird, beginnt jedes Teil des FIFO-Speichers seinen Betrieb
(zu dem Zeitpunkt t3 in Fig. 11). Wenn ein Zugriff auf 160
Worte von Videosignalen durchgeführt worden ist, wird der
EOP-Signalzähler 24 als Reaktion auf einen Puls des Signals
PAS3′ für einen Zugriff auf eine letzte Adresse (zu dem
Zeitpunkt t4) um 1 erhöht. Somit zeigt das Signal PAS3′ für
einen Zugriff auf eine letzte Adresse genau den Zeitpunkt
eines Schreibens oder Lesens von 160 Datenwörtern an.
Gleichzeitig geht der Wortleitungszeiger 4 zurück auf die
erste Leitung und führt ständig einen Zugriff auf die erste
Leitung des Speichers durch. Wenn 160 Wörter von Videosi
gnalen erneut geschrieben oder gelesen worden sind, wird
der EOP-Signalzähler 24 als Reaktion auf das Signal PAS3′
für einen Zugriff auf eine letzte Adresse um 1 auf "2" er
höht. Durch achtmaliges Wiederholen dieses Betriebs er
reicht der Zählwert des Zählers 24 "7" (zu dem Zeitpunkt
t5) und der EOP-Signalzähler 24, in welchem ein Übertrag
benötigt wird, gibt eine Übertragssignal als das Signal CCS
zu dem Steuermerkergenerator 2 aus, wodurch der Steuermer
kergenerator 2 aktiviert wird. Danach startet der Steuer
merkergenerator 2 ein Ausgeben des Taktsteuersignals CCNT,
wenn der Wortleitungszeiger 4 erneut die letzte Leitung er
reicht und das Signal PAS3′ für einen Zugriff auf eine
letzte Adresse in den Steuermerkergenerator 2 eingegeben
wird (zu dem Zeitpunkt t6), während sich der Steuermerker
generator 2 in einem aktiven Zustand befindet, wodurch der
Betrieb des FIFO-Speichers gestoppt wird. Dann wird der
Steuermerkergenerator 2 durch ein Aufnehmen des Rücksetzsi
gnals RES, welches von außen übergeben wird, zurückgesetzt
und der FIFO-Speicher startet seinen Betrieb.
Somit dient der Wortleitungszeiger 4 in dem dritten be
vorzugten Ausführungsbeispiel als ein Ringzeiger und die
Funktion eines Zählens der Anzahlen von Runden des Ringzei
gers, um ein Ausgeben des Taktsignals CLK und des ersten
Taktsignals CLK1 zu stoppen, wird zu dem ersten Ausfüh
rungsbeispiel hinzugefügt.
Diese Funktion ermöglicht es, den Betrieb des FIFO-
Speichers ständig zu wiederholen, wobei der Zugriff auf die
letzte Speicherzelle der letzten Leitung von dem Zugriff
auf die Speicherzelle der ersten Leitung gefolgt wird, be
vor der Betrieb der internen Schaltung des FIFO-Speichers
gestoppt wird. Die Anzahl von zu wiederholenden Betrieben,
daß heißt, die zu zählende Anzahl, welche durch das Signal
LDS angezeigt wird, hängt von der Anzahl von wirksamen
Bildelementen der eingegebenen Videosignale ab.
In dem in Fig. 11 gezeigten Beispiel wird ein Zugriff
auf die Speicherzellenmatrix 6 achtmal durchgeführt und 160
Bildelemente von Videosignalen werden bei jedem Zugriff in
der Speicherzellenmatrix 6 gespeichert und demgemäß werden
1280 Bildelemente von Videosignalen während einer einzelnen
Abtastung (Zeile 1H) aus der Eingabe/Ausgabeschaltung 7
ausgegeben. Deshalb kann der Betrieb des FIFO-Speichers
während der Austastungsperiode für die unwirksamen Daten
von dem Bildelement 1281 bis zum dem Bildelement 2000 ge
stoppt werden und dadurch kann eine Verringerung des Ener
gieverbrauchs erzielt werden. Desweiteren kann eine einzige
Abtastung von 1280 Bildelementen pro Zeile von Videosigna
len mit einem FIFO-Speicher ausgeführt werden, der eine
Speicherkapazität von 160 Wörtern aufweist, und deshalb
wird die Notwendigkeit eines Vorsehens eines FIFO-Spei
chers, der eine Speicherkapazität von 2000 Wörtern oder
1280 Wörtern aufweist, beseitigt und eine Verringerung des
Speichers wird erzielt.
Fig. 12 zeigt ein Blockschaltbild, das spezifisch eine
Ausgestaltung des Bereichs 26 (der Steuereinrichtung), der
die Schaltung 1 (Steuermerkergenerator 2 und Taktgenerator
3), den EOP-Signalzähler 24 und die UND-Schaltung 25 in
Fig. 10 beinhaltet, darstellt. Ein Bereich 27 einer gestri
chelten Linie wird bei diesem Beispiel nicht berücksich
tigt, aber in einer später beschriebenen ersten Abänderung.
Die Kombination des Zählers 10 und der UND-Schaltung 65
in Fig. 12 weist die gleiche Funktion wie die Schaltung 1
(Steuermerkergenerator 2 und Taktgenerator 3) in Fig. 10
auf. Das heißt, ein UND-Signal CES, welches ein logisches
Produkt eines Ausgangssignals COS aus einem Übertragsan
schluß CO des EOP-Signalzählers 24A und des Signals PAS3′
ist, dient als ein Zählfreigabesignal, das in den Zählfrei
gabeanschluß CE des Zählers 10 einzugeben ist (der Zähler
10 stoppt seinen Betrieb zu dem Zeitpunkt, zu dem das Si
gnal CES im Pegel von "1" auf "0" abfällt). Das Ausgangssi
gnal aus dem Anschluß CO entspricht dem Signal CCS, das in
Fig. 10 gezeigt ist, und ein Signal, welches durch die
Zählfreigabefunktion des Zählers 10 in dem Zähler 10 er
zeugt wird, entspricht dem Signal CCNT, das in Fig. 10 ge
zeigt ist. In diesem Beispiel wird eine vorbestimmte zu
zählende Anzahl "8", welche durch ein Voreinstellungslade
signal LDS gegeben ist, an einen Voreinstellungsanschluß
PRESET des EOP-Signalzählers 24A angelegt.
Nachstehend erfolgt die Beschreibung einer ersten Abän
derung des dritten bevorzugten Ausführungsbeispiels der
vorliegenden Erfindung.
Ein Vorsehen einer Ladewert-Auswahleinheit 27, die in
Fig. 12 gezeigt ist, macht den FIFO-Speicher an einer Ver
schiedenheit von Arten von Eingabequellen anwendbar, die
verschiedene Anzahlen von wirksamen Bildelementen in einer
einzelnen Abtastzeile (Zeile 1H) aufweisen. Das heißt, drei
Voreinstellungsladesignale, daß heißt, das erste Vorein
stellungsladesignal LODS1, das zweite Voreinstellungslade
signal LODS2 und das dritte Voreinstellungsladesignal LODS3
werden an eine Auswahleinrichtung 28 angelegt und die Aus
wahleinrichtung 28 wählt eines der drei Voreinstellungsla
designale aus, um das ausgewählte als das Voreinstellungs
ladesignal LODS auszugeben. Die ersten bis dritten Vorein
stellungssignale PRE1 bis PRE3, die den ersten bis dritten
Voreinstellungsladesignalen LODS1, LODS2 bzw. LODS3 ent
sprechen, werden an die jeweiligen Voreinstellungsan
schlüsse PRESET angelegt.
In Fig. 12 betragen zum Beispiel die zu zählenden An
zahlen, welche von den ersten bis dritten Voreinstellungs
ladesignalen LODS1 bis LODS3 angezeigt werden, "8" (160
Worte × 8 = 1280 Worte), welches durch das erste Vorein
stellungssignal PRE1 gegeben ist, "9" (160 Worte × 9 = 1440
Worte), welches durch das zweite Voreinstellungssignal PRE2
gegeben ist, bzw. "12" (160 Worte × 12 = 1920 Worte), wel
ches durch das dritte Voreinstellungssignal PRE3 gegeben
ist. Die geeignete Auswahl des Voreinstellungsladesignals
aus den ersten bis dritten Voreinstellungsladesignalen
LODS1 bis LODS3, die von der Auswahleinrichtung 28 in Über
einstimmung mit der Anzahl von wirksamen Daten der Eingabe
quelle durchgeführt wird, ermöglicht es, daß das Schrei
ben/Lesen einer Verschiedenheit von Eingabequellen, die un
terschiedliche Anzahlen von Wörtern aufweisen, mit der
Speicherzellenmatrix 6 durchgeführt wird, die eine kleine
Speicherkapazität von 160 Wörtern aufweist, wie es in dem
dritten Ausführungsbeispiel beschrieben worden ist, womit
eine Verringerung des Energieverbrauchs und der Speicherka
pazität auf eine flexible Weise sichergestellt wird.
Anders ausgedrückt steuert die erste Abänderung die An
zahl von Runden des Wortleitungszeigers 4, der als ein
Ringzeiger dient, in Übereinstimmung mit der Anzahl von
wirksamen Bildelementen der Eingabequelle, um den Betrieb
der internen Schaltung des FIFO-Speichers zu stoppen.
Nachstehend erfolgt die Beschreibung eines anderen Bei
spiels einer Anwendung des dritten bevorzugten Ausführungs
beispiels der vorliegenden Erfindung.
Bei der vorhergehenden Beschreibung des dritten bevor
zugten Ausführungsbeispiels und der ersten Abänderung wird
der FIFO-Speicher in Fig. 10 an dem Betrieb eines Schrei
bens/Lesens von Videosignalen (Bildelementen) in einer ein
zelnen Hauptabtastzeile (in Horizontalrichtung) angewendet.
Der FIFO-Speicher in Fig. 10 ist zum Beispiel ebenso in ei
nem Fall anwendbar, in dem die Videosignale, die darin ge
speichert sind, für eine Anzeige zu einem Fernsehschirm
ausgegeben werden, und kann eine Wirkungsweise eines Spei
cherns von lediglich wirksamen Bildelementen in einer Ver
tikalrichtung eines Fernsehbildes erzeugen.
Als ein Beispiel des Falls, wobei jetzt angenommen
wird, daß die Speicherzellenmatrix 6 eine Speicherkapazität
von 2000 Wörtern aufweist, ist ein Bildelement, welches aus
der letzten Adresse der letzten Wortleitung WLn gelesen
worden ist, das letzte Bildelement 29 in einem Fernsehbild,
das in Fig. 13 gezeigt ist. In Fig. 13 bezeichnet das Be
zugszeichen 30 jedes Bildelement der ersten Leitung der
Speicherzellenmatrix 6, das Bezugszeichen 31 bezeichnet je
des Bildelement der letzten Leitung der Speicherzellenma
trix 6, die Bezugszeichen 33 und 34 bezeichnen eine Hori
zontalrichtung bzw. eine Vertikalrichtung und das Bezugs
zeichen SL bezeichnet einen einzelnen Abtastbereich in der
Horizontalrichtung 33. Bei dieser Anwendung zählt der EOP-
Signalzähler 24 in Fig. 10 die Anzahl von Abtastzeilen in
der Vertikalrichtung 34 in Fig. 13. Wenn der Zählwert des
Zählers 24 eine vorbestimmte zu zählende Anzahl erreicht,
ist eine Abtastung in der Vertikalrichtung 34, das heißt,
ein Schreiben/Lesen von Videosignalen in die/aus der Spei
cherzellenmatrix 6 beendet und ein Austastungsbereich 32 in
der Vertikalrichtung 34 wird sichergestellt. Deshalb kann
der Betrieb der internen Schaltung des FIFO-Speichers wäh
rend einer Periode einer Abtastzeit, die dem Austastungsbe
reich 32 entspricht, gestoppt werden und dadurch kann eine
Verringerung des Energieverbrauchs erzielt werden.
Somit ermöglicht der FIFO-Speicher in Fig. 10 bezüglich
den wirksamen Bildelementen in der Vertikalrichtung des
Fernsehbildes ebenso ein geeignetes Steuern des Betriebs
seiner internen Schaltung und stellt dadurch ein Verringern
des Energieverbrauchs sicher.
Desweiteren wird die gleiche Wirkungsweise wie zuvor
durch ein Zählen des Schreibens/Lesens des ersten Bildele
ments 30 der ersten Zeile als eine Funktion des Zugriffsi
gnals des Wortleitungszeigers 5 erzielt, um den Zählwert
anstelle eines Erfassens des Schreibens/Lesens des letzten
Bildelements 29 der letzten Zeile in Fig. 13 als das Signal
PAS3′ für einen Zugriff auf eine letzte Adresse zu verwen
den.
Nachstehend erfolgt die Beschreibung einer zweiten Ab
änderung des dritten bevorzugten Ausführungsbeispiels der
vorliegenden Erfindung.
Fig. 14 zeigt eine Ausgestaltung, welche an einem Sy
stem anwendbar ist, das abhängig von der Eingabequelle eine
Verschiedenheit von Anzahlen von wirksamen Bildelementen
aufweist, wie es in dem zweiten bevorzugten Ausführungsbei
spiel beschrieben worden ist. Bei der Ausgestaltung sind 12
Paare von FIFO-Speichern, die alle 160 Wörter als eine Ein
heit aufweisen, das heißt jeder besteht aus einer Speicher
zellenmatrix (MCA) 6, die eine Speicherkapazität von 160
Wörtern aufweist, und einer Eingabe/Ausgabeschaltung 9, die
zueinander in Reihe oder Kaskade geschaltet sind, um einen
FIFO-Speicher zu bilden, der im wesentlichen eine Speicher
kapazität von 1920 Wörtern aufweist. Diese Ausgestaltung
wird so erzielt, daß die Ausgangssignale aus den achten,
neunten und zwölften Speicherzellenmatrizen selektiv ausge
geben werden sollten.
Eine Auswahleinrichtung 35 wählt eines der Ausgangssi
gnale aus den achten, neunten und zwölften Einga
be/Ausgabeschaltungen 7₈, 7₉ und 7₁₂ in Übereinstimmung mit
einem Betriebsartensignal MODI aus und gibt das ausgewählte
aus. Ein FIFO-Speicher einer veränderbaren Länge, welcher
in der Lage ist, jedes von 1280, 1440 oder 1920 Wörtern zu
speichern und auszugeben (als ein Mehrwort-FIFO-Speicher
bezeichnet), kann dadurch ausgeführt werden. In diesem Fall
stoppen alle Einheitspaare ihre Betriebe, wenn die wirksa
men Bildelemente von 1920 Wörtern geschrieben und ausgege
ben worden sind.
Diese Ausgestaltung stellt ein Verringern der Speicher
kapazität der ersten bis achten Speicherzellenmatrizen 6₁
bis 6₈ und ein Verringern des Energieverbrauchs sicher.
Nachstehend erfolgt die Beschreibung einer dritten Ab
änderung des dritten bevorzugten Ausführungsbeispiels der
vorliegenden Erfindung.
Als eine weitere Abänderung der zweiten Abänderung, die
in Fig. 14 gezeigt ist, kann es eine Ausgestaltung geben,
bei der die Voreinstellungsfunktion, wie die Funktionsein
heit 27 in Fig. 12, für den Zähler 24 in Fig. 14 vorgesehen
ist, welcher das Signal für einen Zugriff auf die letzte
Adresse zählt, um die zu zählende Anzahl, welche in den
Zähler 24 zu laden ist, in Übereinstimmung mit der Anzahl
von wirksamen Bildelementen der Eingabequelle umzuschalten.
Bei einer solchen Ausgestaltung ist es ebenso möglich, die
Betriebe aller FIFO-Speicher (6₁ und 7₁ bis 6₁₂ und 7₁₂) zu
dem Zeitpunkt zu stoppen, zu dem die Daten von 1280 Wörtern
oder 1440 Wörtern gespeichert worden sind. Somit kann ähn
lich wie in dem zweiten Ausführungsbeispiel ein Energiever
brauch in Übereinstimmung mit der Anzahl von wirksamen
Bildelementen der Eingabequelle optimiert werden.
Nachstehend die Beschreibung eines vierten bevorzugten
Ausführungsbeispiels der vorliegenden Erfindung. 19273 00070 552 001000280000000200012000285911916200040 0002019544756 00004 19154
Das kennzeichnende Merkmal des vierten Ausführungsbei
spiels liegt in einer internen Erzeugung des Rücksetzsi
gnals, welches in den anderen Ausführungsbeispielen von au
ßen übergeben wird, zu dem Zwecke eines Beseitigens der
Notwendigkeit des äußeren Steuersignals. Das vierte bevor
zugte Ausführungsbeispiel weist die gleiche Funktion wie
die ersten bis dritten Ausführungsbeispiele auf und kann
insbesondere das Ausgeben des Taktsignals zu dem Zeitpunkt
stoppen, zu dem das Schreiben/Lesen der wirksamen Bildele
mente beendet ist. Desweiteren hält das vierte bevorzugte
Ausführungsbeispiel den Wortleitungszeiger und die
Taktsteuerschaltung (das heißt, den Zähler für den Refe
renztakt CLK0) auch dann betrieben, nachdem das Taktsignal
gestoppt worden ist, und führt dadurch eine andere Funktion
(das heißt, eine Zählfunktion) während der Taktstopperiode
aus, welche unterschiedlich zu der Funktion während des
Speicherzugriffs ist.
Fig. 15 zeigt spezifisch eine Ausgestaltung des vierten
bevorzugten Ausführungsbeispiels. Eine Takterzeugungsein
heit 53 besteht aus einer Auswahleinrichtung 45 (welche der
ersten Auswahleinrichtung entspricht) zum Auswählen des er
sten Voreinstellungswerts 54 oder des zweiten Voreinstel
lungswerts 55, einem Voreinstellungszähler 46, der einen
Übertragsanschluß CO aufweist, welcher eine Voreinstellung
erlaubt, ein Taktsteuergatter 47, das UND-Schaltungen 50
aufweist, und einem Taktgenerator 48. Ein Adressenzeiger
besteht aus einem Wortleitungszeiger 43 und einem Wortlei
tungssteuergatter, das UND-Schaltungen 51 aufweist. Eine
Auswahleinrichtung 37 (welche der zweiten Auswahleinrich
tung entspricht) wählt ein Signal PAS1A für einen Zugriff
auf eine Adresse einer letzten Leitung, das die letzte
Adresse der letzten Leitung 8 anzeigt, welches durch ein
Signal PAS1A′ für einen Zugriff auf eine letzte Leitung ge
geben ist, das aus dem Zeiger 56 (dem Zeiger für die erste
Adresse) für die letzte Leitung des Wortleitungszeigers 43
ausgegeben wird, in Übereinstimmung mit einem Auswahlsignal
SEL aus. Durch ein Aufnehmen des Signals PAS1A erzeugt ein
Steuermerkergenerator 36 ein Taktgeneratorsteuersignal
CFGRES (ebenso als ein Rücksetzsignal des Steuermerkergene
rators bezeichnet), um das Steuergatter 47 der Ein
gabe/Ausgabeschaltung 7 und das Steuergatter 44 des Wort
leitungszeigers 43 zu deaktivieren und folglich stoppen die
Gatter 47 und 44 einen Zugriff auf die Speicherzellenmatrix
6. Obgleich beide Gatter den Zugriff stoppen, führen der
Voreinstellungszähler 46 und Wortleitungszeiger 43 Zählbe
triebe unabhängig von der Funktion durch, die der Vorein
stellungszähler 46 und Wortleitungszeiger 43 beim Zugreifen
auf die Speicherzellenmatrix 6 durchführen.
Der Betrieb des vierten bevorzugten Ausführungsbei
spiels wird unter Bezugnahme auf das Zeitablaufsdiagramm in
Fig. 16 beschrieben. Tabelle 1 zeigt eine Wahrheitstabelle
eines Ausgangssignals (Rücksetzsignals RES) der UND-Schal
tung 40 bezüglich eines Ausgangssignals SLS aus einem Zu
stands-Signalspeicher 38, des Rücksetzsignals CFGRES aus
dem Steuermerkergenerator 36 und eines externen Rücksetzsi
gnals ORES.
Zu dem Zeitpunkt t7 startet der Betrieb eines Zählens
des Referenztakts CLK0 als Reaktion auf das erste äußere
Rücksetzsignal ORES von der ersten zu zählenden Anzahl,
welche durch das erste Voreinstellungssignal 54 gegeben
ist. Gleichzeitig befinden sich die jeweiligen Steuergatter 47 und 44
der Eingabe/Ausgabeschaltung 7 bzw. der Wortlei
tungszeiger 43 in einem aktiven Zustand zum Übertragen der
Taktsignale, da das Ausgangssignal SLS (das erste Ausgangs
signal) des Zustands-Signalspeichers 38 den Pegel "0" auf
weist (demgemäß weist ein Ausgangssignal eines Invertierers
49 einen Pegel "1" auf), und folglich wird der Zugriff auf
die Speicherzellenmatrix 6 durchgeführt. Die Auswahlein
richtung 37 gibt das Signal PAS1A für einen Zugriff auf ei
ne letzte Adresse aus, wenn das Auswahlsignal SEL (das er
ste Ausgangssignal) den Pegel "0" aufweist, während es ein
Signal PAS2A, welches von einer UND-Schaltung 41 auf der
Grundlage eines Signals PAS2A′ (eines Signals für einen Zu
griff auf eine vorbestimmte Leitung) und eines Übertragssi
gnals COS erzeugt wird, ausgibt, wenn das Auswahlsignal SEL
den Pegel "1" aufweist.
Danach gibt die Auswahleinrichtung 37 das Signal PAS1A
für einen Zugriff auf eine letzte Adresse als ein Signal
PAS zu dem Steuermerkergenerator 36 aus, wenn der Wortlei
tungszeiger 43 die letzte Leitung erreicht und das Signal
PAS1A für einen Zugriff auf eine letzte Adresse erfaßt wird
(zu dem Zeitpunkt t8: dem ersten Zeitpunkt) und folglich
gibt der Steuermerkergenerator 36 das Taktsteuersignal
CFGRES des Pegels "1" (des zweiten Pegels) aus, um den Zu
stand des Zustand-Signalspeichers 38 zu invertieren bzw.
umzukehren. Das heißt, das Ausgangssignal SLS aus dem Zu
stands-Signalspeicher 38 wird im Zustand von dem Pegel "0"
(dem ersten Pegel) zu dem Pegel "1" (dem zweiten Pegel) in
vertiert und demgemäß geht das Ausgangssignal der UND-
Schaltung 40 (das zweite Ausgangssignal) durch eine negier
te UND-Schaltung 39 zu dem Pegel "1" (dem zweiten Pegel)
über.
Durch ein Aufnehmen des Signals SLS des Pegels "1"
wählt die Auswahleinrichtung 45 das Voreinstellungswertsi
gnal 55 aus, um den zweiten Voreinstellungswert (die zweite
zu zählende Anzahl) zu dem Voreinstellungszähler 46 auszu
geben, und folglich wird ein Anfangsladewert des Vorein
stellungszählers 46 umgeschaltet. Desweiteren wird die Aus
wahleinrichtung 37 ebenso als Reaktion auf das Ausgangssi
gnal SLS, das heißt, das Auswahlsignal SEL, umgeschaltet
und demgemäß wird das zu erfassende Signal von dem Signal
PAS1A′ für einen Zugriff auf eine letzte Leitung zu dem Si
gnal PAS2A′ für einen Zugriff auf eine vorbestimmte Leitung
umgeschaltet, das anzeigt, daß die vorbestimmte Wortleitung
bezeichnet worden ist. Die Ausgangssignale der Steuergatter
47 und 44 gehen zu dem Pegel "0" über und der Takt CLK zum
Steuern der Eingabe/Ausgabeschaltung 7 und die Wortleitung
8 zum Steuern des Zugriffs auf die Speicherzellenmatrix 6
werden auf den Pegel "0" gesetzt. Als Ergebnis wird der Zu
griff auf die Speicherzellenmatrix 6 gestoppt, bis der Zu
stands-Signalspeicher 38 erneut invertiert wird (zu dem
Zeitpunkt t9: dem zweiten Zeitpunkt).
Somit stoppen der Voreinstellungszähler 46 und der Wort
leitungszeiger 43 nach dem Zeitpunkt t8 ihre Betriebe nicht
(der Voreinstellungszähler 46 gibt das erste Taktsignal
CLK1 zu dem Wortleitungszeiger 43 aus), obgleich der Zu
griff auf die Speicherzellenmatrix 6 gestoppt ist. Der Vor
einstellungszähler 46 führt ständig einen Zählbetrieb des
zweiten Voreinstellungswerts durch, welcher durch das zwei
te Voreinstellungswertsignal 55 gegeben ist, um den Wort
leitungszeiger 43 zu verschieben. Wenn der zweite Adressen
zeiger 57 zur Bezeichnung einer Wortleitung 8 an der Stel
le, welche als eine Funktion von [(2000 Wörter) - (Anzahl
von wirksamen Bildelementen)] bezeichnet ist, ist, wählt
die Auswahleinrichtung 37 das Signal PAS2A für einen Zu
griff auf eine vorbestimmte Adresse, das die letzte Adresse
der Wortleitung anzeigt, die von dem zweiten Adressenzeiger
57 angezeigt wird, als das Signal PAS für einen letzten Zu
griff aus. Durch ein Aufnehmen des Signals PAS für einen
letzten Zugriff erzeugt der Steuermerkergenerator 36 das
Taktsteuersignal CFGRES des Pegels "0" (das heißt, des er
sten Pegels) (zu dem Zeitpunkt t9). Zu dem Zeitpunkt t9
wird das Ausgangssignal SLS aus dem Zustands-Signalspeicher
38, welches bis zu dem Zeitpunkt t9 den Pegel "1" (den
zweiten Pegel) aufweist, zu dem Pegel "0" (dem ersten Pe
gel) invertiert, um die Auswahleinrichtung 37 umzuschalten
(PAS2A → PAS1A) und desweiteren das Rücksetzsignal RES
(das zweite Ausgangssignal) zu erzeugen, welches gleich dem
äußeren Rücksetzsignal RES in den ersten bis dritten bevor
zugten Ausführungsbeispielen ist. Der Voreinstellungszähler
46 und der Wortleitungszeiger 43 werden als Reaktion auf
das Rücksetzsignal RES zurückgesetzt und desweiteren werden
beide Steuergatter 47 und 44 als Reaktion auf das Umschal
ten des Ausgangssignals SLS (die Inversion des Ausgangssi
gnals des Invertierers 49) aktiviert. Somit kehrt der FIFO-
Speicher zu seinem Anfangszustand zurück, was den Zugriff
auf die Speicherzellenmatrix 6 erneut startet (von dem
Zeitpunkt t9 bis t10).
In Fig. 15 bilden die Komponenten 37, 36, 38, 52, 39,
40, 41 und 42 die erste und zweite Ausgangssignal-Erzeu
gungseinrichtung. Die Komponenten 36 und 38 bilden die er
ste Ausgangssignal-Erzeugungseinrichtung, die Komponenten
36, 52, 39 und 40 bilden die zweite Ausgangssignal-Erzeu
gungseinrichtung und die Komponenten 41 und 42 bilden die
UND-Schaltungseinrichtung. Die Signale PAS1A und PAS2A sind
Ausgangssignale, die den ersten Zeitpunkt bzw. den zweiten
Zeitpunkt übergeben.
Nachstehend erfolgt die Beschreibung der Wirkungsweisen
des vierten bevorzugten Ausführungsbeispiels der vorliegen
den Erfindung.
Das vierte bevorzugte Ausführungsbeispiel, in welchem
die zuvor beschriebene Funktion zu dem ersten Ausführungs
beispiel hinzugefügt worden ist, weist eine Wirkungsweise
eines Beseitigens der Notwendigkeit eines äußeren periodi
schen Übergebens des Rücksetzsignals auf. Dafür wird es
möglich, das Rücksetzsignal intern in dem FIFO-Speicher in
dem vierten bevorzugten Ausführungsbeispiel zu erzeugen,
welches im Stand der Technik von außen erzeugt worden ist.
Demgemäß wird eine Verringerung der Fläche der Vorrichtung
erzielt und desweiteren wird eine Verbesserung des Ausfüh
rungswirkungsgrads sichergestellt, da eine interne Erzeu
gung des Rücksetzsignals die Notwendigkeit eines Ausführens
eines geeigneten Rücksetzzeitpunkts im Stand der Technik
beseitigt.
Nachstehend erfolgt die Beschreibung eines fünften be
vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Die vorliegende Erfindung ist nicht auf den Zugriff auf
den FIFO-Speicher beschränkt, der unter Verwendung eines
Wortleitungszeigers durchgeführt wird, der ein Schieberegi
ster verwendet, sondern ist ebenso an einem Zugriff auf ei
ne Speicherzellenmatrix, wie zum Beispiel einen DRAM
(dynamischer Direktzugriffsspeicher) anwendbar, der unter
Verwendung eines Zählers zur Adressierung durchgeführt ist.
Solche Anwendungen werden in den fünften und sechsten be
vorzugten Ausführungsbeispielen beschrieben.
Fig. 17 zeigt am Blockschaltbild einer Ausgestaltung
des fünften bevorzugten Ausführungsbeispiels. Ein Adressen
zähler 10A dient sowohl als die Adressiereinrichtung für
eine Speicherzellenmatrix 6A als auch als als eine Steuer
einrichtung zum Erfassen, daß die letzte Adresse der letz
ten Wortleitung bezeichnet worden ist, um den Betrieb der
Adressiereinrichtung zu stoppen.
Das heißt, der Adressenzähler 10A wird als Reaktion auf
das äußere Rücksetzsignal RES zurückgesetzt, startet ein
Zählen des Referenztakts CLK0 und gibt das Zählergebnis als
ein Zählausgangssignal 61 zu einem Decodierer 62 (der einen
Zeilendecodierer und einen Spaltendecodierer beinhaltet)
aus. Der Adressenzähler 10A weist einen Zählwert auf, der
von "000" bis "FFF" reicht, und gibt aus einem Übertragsan
schluß CO ein Übertragssignal aus, das eine Übertragserzeu
gung anzeigt, wenn der Zählwert "FFF" erreicht. In dem
fünften bevorzugten Ausführungsbeispiel ist das Übertrags
signal gleich einem Zählfreigabesignal CES in Fig. 17, das
in einen Zählfreigabeanschluß CE des Adressenzählers 10A
einzugeben ist. Wenn der letzte Zählwert "FFF" auf die An
zahl von wirksamen Bildelementen der eingegebenen Videosi
gnale (zum Beispiel, 1920 Wörter) gesetzt ist, wird der Zu
griff auf die Speicherzellenmatrix 6A zu dem Zeitpunkt ge
stoppt, zu dem 1920 Wörter von Videodaten in die Speicher
zellenmatrix 6A geschrieben oder aus ihr gelesen worden
sind.
Der Zählbetrieb kann sowohl unter Verwendung eines
mittleren Zählwerts "FF0", "F00" oder dergleichen als auch
unter Verwendung des letzten Zählwerts "FFF" gestoppt wer
den. In einem solchen Fall sollte anstelle des Adressenzäh
lers 10A ein Adressenzähler mit einer Ladefunktion wie der
Zähler 24A in Fig. 12, verwendet werden, um den Anfangswert
zum Zählen zu ändern. Wenn es zum Beispiel beabsichtigt
ist, den Zählbetrieb bis zu dem Zählwert "FF0" fortzuset
zen, sollte der Zählbetrieb von dem Zählwert "008" gestar
tet werden.
Somit kann das fünfte bevorzugte Ausführungsbeispiel
den Betrieb der internen Schaltung des FIFO-Speichers wäh
rend einer Austastungsperiode, daß heißt, während einer Pe
riode zum Eingeben unwirksamer Bildelemente, wie das erste
bevorzugte Ausführungsbeispiel, stoppen, wodurch eine Ver
ringerung des Energieverbrauchs und der Speicherkapazität
des FIFO-Speichers sichergestellt ist.
In dem fünften bevorzugten Ausführungsbeispiel dienen
der Übertragsanschluß CO und die Übertragsfunktion des
Adressenzählers 10A als eine Erfassungseinrichtung zum Er
fassen, daß auf die letzte Adresse zugegriffen worden ist,
oder als eine Steuereinrichtung. Der Zählfreigabeanschluß
CE und die Zählfreigabefunktion des Adressenzählers 10A
dienen als eine Einrichtung zum Stoppen eines Zählbetriebs
des Adressenzählers 10A, welcher ein Beispiel einer Adres
senbezeichnungseinrichtung ist.
Nachstehend erfolgt die Beschreibung eines sechsten be
vorzugten Ausführungsbeispiels zur vorliegenden Erfindung.
Das sechste bevorzugte Ausführungsbeispiel ist eine Ab
änderung des fünften bevorzugten Ausführungsbeispiels, die
die Funktion des zweiten bevorzugten Ausführungsbeispiels
zu dem fünften bevorzugten Ausführungsbeispiel hinzufügt.
Fig. 18 zeigt ein Blockschaltbild einer Ausgestaltung des
sechsten bevorzugten Ausführungsbeispiels.
In Fig. 18 weist ein Adressenzähler 10B die gleiche
Funktion wie der Adressenzähler 10A in Fig. 17 auf. Eine
Stoppadressen-Entscheidungsschaltung 64 entscheidet durch
einen Vergleich, ob ein Zählwert, der durch ein Ausgangssi
gnal 63 des Adressenzählers 10B gegeben ist, die vorbe
stimmte zu zählende Anzahl erreicht oder nicht, welche
durch ein Zählwertbefehlssignal CNTS gegeben ist, das in
den Anschluß LOAD eingegeben wird, und gibt ein Zählwert
freigabesignal CES aus, wenn der Zählwert die vorbestimmte
Anzahl erreicht. Durch ein Aufnehmen des Zählfreigabesi
gnals CES wird der Adressenzähler 10B deaktiviert, wodurch
sein Zählbetrieb gestoppt wird. Deshalb kann ein Mehrwort-
FIFO-Speicher ausgeführt werden, welcher in der Lage ist,
eine Verschiedenheit von Anzahlen von wirksamen Bildelemen
ten zu behandeln, wenn die vorbestimmte zu zählende Anzahl
auf einen Wert eingestellt ist, der in Übereinstimmung mit
der Anzahl von wirksamen Bildelementen bestimmt wird.
Wie es zuvor beschrieben worden ist, kann gemäß jedem
bevorzugten Ausführungsbeispiel der vorliegenden Erfindung
der Zugriff auf die Speicherzellenmatrix an einem beliebi
gen Zeiger einer Wortleitung, die durch den Wortleitungs
zeiger bezeichnet ist, oder einen beliebigen Adressenwert,
der durch den Adressenzähler bezeichnet ist, gestoppt wer
den und dadurch kann eine Verringerung des Energiever
brauchs und eine Verringerung der Fläche (oder eine Verhin
derung der Erhöhung der Schaltungsabmessung) erzielt wer
den.
Desweiteren ist die vorliegende Erfindung nicht nur in
der Bildverarbeitungstechnik anwendbar, obgleich die Be
schreibung der vorhergehenden bevorzugten Ausführungsbei
spiele für einen Fall durchgeführt worden ist, in dem Vi
deosignale als Datensignale in den FIFO-Speicher geschrie
ben oder aus ihm gelesen worden sind, sondern ebenso ausge
dehnt in dem Fall, in dem lediglich eine bestimmte Anzahl
von wirksamen Daten von eingegebenen Datensignalen in den
FIFO-Speicher geschrieben oder aus ihm gelesen werden soll
te. Zum Beispiel kann die vorliegende Erfindung an einer
Datenverarbeitung mit einem Computer angewendet werden, bei
welcher die Betriebsgeschwindigkeit der Verarbeitungsein
heit niedriger als die der Eingabeeinheit ist. Dies bedeu
tet, daß die Videosignale und die Anzahl von wirksamen
Bildelementen, wie sie in dem bevorzugten Ausführungsbei
spiel bezeichnet worden sind, als Datensignale bzw. die An
zahl von wirksamen Daten aufgefaßt werden können.
In einem vorhergehend beschriebenen Sequentiellzu
griffsspeicher bzw. FIFO-Speicher bezeichnet ein Wortlei
tungszeiger in Übereinstimmung mit einem ersten Taktsignal,
das aus einem Taktgenerator ausgegeben wird, sequentiell
Wortleitungen. Wenn ein letzter Zeiger ein Signal für einen
Zugriff auf eine letzte Leitung ausgibt, das anzeigt, daß
auf eine letzte Wortleitung zugegriffen worden ist, erfaßt
ein Steuermerkergenerator auf der Grundlage des Signals für
einen Zugriff auf eine letzte Leitung und eines Taktsi
gnals, das synchron zu dem ersten Takt ist, daß auf die
letzte Adresse zugegriffen worden ist, und gibt in Überein
stimmung mit einem Zeitpunkt der Erfassung ein Taktsteuer
signal aus. Der Taktgenerator 3 stoppt als Reaktion auf das
Taktsteuersignal ein Zählen eines Referenztaktsignals. So
mit wird der Zugriff auf die Speicherzellenmatrix des FIFO-
Speichers in Übereinstimmung mit der Anzahl von wirksamen
Bildelementen von eingegebenen Videosignalen gestoppt und
dadurch kann eine Verringerung der Speicherkapazität und
des Energieverbrauchs erzielt werden.
Claims (17)
1. Sequentiellzugriffsspeicher, der aufweist:
eine Speicherzellenmatrix, wobei Datensignale in sie geschrieben und aus ihr gelesen werden;
eine Adressiereinrichtung, die ein Rücksetzsignal auf nimmt, welches von außen übergeben wird, um in Übereinstim mung mit einem Referenztaktsignal, welches von außen über geben wird, einen Zugriff auf Wortleitungen und Bitleitun gen der Speicherzellenmatrix durchzuführen; und
eine Steuereinrichtung, die auf der Grundlage minde stens eines Ausgangssignals aus der Adressiereinrichtung erfaßt, daß eine vorbestimmte Adresse einer vorbestimmten Wortleitung bezeichnet worden ist, um in Übereinstimmung mit dem Erfassungsergebnis einen Betrieb der Adressierein richtung zu stoppen, bei dem
die vorbestimmte Adresse der vorbestimmten Wortleitung in Übereinstimmung mit der Anzahl von wirksamen Daten der Datensignale, welche eingegeben werden, bestimmt wird.
eine Speicherzellenmatrix, wobei Datensignale in sie geschrieben und aus ihr gelesen werden;
eine Adressiereinrichtung, die ein Rücksetzsignal auf nimmt, welches von außen übergeben wird, um in Übereinstim mung mit einem Referenztaktsignal, welches von außen über geben wird, einen Zugriff auf Wortleitungen und Bitleitun gen der Speicherzellenmatrix durchzuführen; und
eine Steuereinrichtung, die auf der Grundlage minde stens eines Ausgangssignals aus der Adressiereinrichtung erfaßt, daß eine vorbestimmte Adresse einer vorbestimmten Wortleitung bezeichnet worden ist, um in Übereinstimmung mit dem Erfassungsergebnis einen Betrieb der Adressierein richtung zu stoppen, bei dem
die vorbestimmte Adresse der vorbestimmten Wortleitung in Übereinstimmung mit der Anzahl von wirksamen Daten der Datensignale, welche eingegeben werden, bestimmt wird.
2. Sequentiellzugriffsspeicher nach Anspruch 1, dadurch
gekennzeichnet, daß
die Adressiereinrichtung aufweist:
einen Taktgenerator, der in Übereinstimmung mit dem Referenztaktsignal ein Taktsignal für eine Wortleitung und ein Taktsignal für eine Bitleitung ausgibt, nachdem er durch ein Aufnehmen des Rücksetzsignals zurückgesetzt wor den ist;
eine Eingabe/Ausgabeschaltung, die das Schreiben und Lesen von Datensignalen in die und aus der Speicherzellen matrix durch die Bitleitungen als Reaktion auf das Taktsi gnal für die Bitleitung steuert; und
einen Wortleitungszeiger, der ein Schieberegister zum sequentiellen Bezeichnen jeder Stelle der Wortleitungen als Reaktion auf das Taktsignal für eine Wortleitung aufweist, dadurch, daß
die Steuereinrichtung aufweist:
eine Erfassungseinrichtung, die einen Zeitpunkt eines Schreibens oder Lesens der Datensignale in die oder aus der vorbestimmten Adresse der vorbestimmten Wortleitung auf der Grundlage mindestens eines Ausgangssignals aus dem Wortlei tungszeiger erfaßt; und
eine Taktsteuersignal-Erzeugungseinrichtung, die in Übereinstimmung mit dem Erfassungsergebnis der Erfassungs einrichtung ein Taktsteuersignal ausgibt, welches einen Be fehl zu dem Taktgenerator übergibt, um einen Betrieb des Taktgenerators zu stoppen und dadurch, daß
der Taktgenerator seinen Betrieb eines Ausgebens des Taktsignals für eine Wortleitung und des Taktsignals für eine Bitleitung als Reaktion auf das Taktsteuersignal stoppt.
die Adressiereinrichtung aufweist:
einen Taktgenerator, der in Übereinstimmung mit dem Referenztaktsignal ein Taktsignal für eine Wortleitung und ein Taktsignal für eine Bitleitung ausgibt, nachdem er durch ein Aufnehmen des Rücksetzsignals zurückgesetzt wor den ist;
eine Eingabe/Ausgabeschaltung, die das Schreiben und Lesen von Datensignalen in die und aus der Speicherzellen matrix durch die Bitleitungen als Reaktion auf das Taktsi gnal für die Bitleitung steuert; und
einen Wortleitungszeiger, der ein Schieberegister zum sequentiellen Bezeichnen jeder Stelle der Wortleitungen als Reaktion auf das Taktsignal für eine Wortleitung aufweist, dadurch, daß
die Steuereinrichtung aufweist:
eine Erfassungseinrichtung, die einen Zeitpunkt eines Schreibens oder Lesens der Datensignale in die oder aus der vorbestimmten Adresse der vorbestimmten Wortleitung auf der Grundlage mindestens eines Ausgangssignals aus dem Wortlei tungszeiger erfaßt; und
eine Taktsteuersignal-Erzeugungseinrichtung, die in Übereinstimmung mit dem Erfassungsergebnis der Erfassungs einrichtung ein Taktsteuersignal ausgibt, welches einen Be fehl zu dem Taktgenerator übergibt, um einen Betrieb des Taktgenerators zu stoppen und dadurch, daß
der Taktgenerator seinen Betrieb eines Ausgebens des Taktsignals für eine Wortleitung und des Taktsignals für eine Bitleitung als Reaktion auf das Taktsteuersignal stoppt.
3. Sequentiellzugriffsspeicher nach Anspruch 2, dadurch
gekennzeichnet, daß
die vorbestimmte Adresse der vorbestimmten Wortleitung eine letzte Adresse einer letzten Wortleitung ist, und da durch, daß
die Erfassungseinrichtung aufweist:
eine Erzeugungseinrichtung für ein Signal für einen Zugriff auf die letzte Adresse, die einen Zeitpunkt eines Schreibens oder Lesens der Datensignale in die oder aus der letzten Adresse der letzten Wortleitung auf der Grundlage eines Ausgangssignals aus dem Wortleitungszeiger, welches die letzte Wortleitung bezeichnet, erfaßt und das Erfas sungsergebnis als das Signal für einen Zugriff auf die letzte Adresse ausgibt.
die vorbestimmte Adresse der vorbestimmten Wortleitung eine letzte Adresse einer letzten Wortleitung ist, und da durch, daß
die Erfassungseinrichtung aufweist:
eine Erzeugungseinrichtung für ein Signal für einen Zugriff auf die letzte Adresse, die einen Zeitpunkt eines Schreibens oder Lesens der Datensignale in die oder aus der letzten Adresse der letzten Wortleitung auf der Grundlage eines Ausgangssignals aus dem Wortleitungszeiger, welches die letzte Wortleitung bezeichnet, erfaßt und das Erfas sungsergebnis als das Signal für einen Zugriff auf die letzte Adresse ausgibt.
4. Sequentiellzugriffsspeicher nach Anspruch 3, dadurch
gekennzeichnet, daß die Taktsteuersignal-Erzeugungseinrich
tung das Taktsteuersignal als Reaktion auf das Signal für
einen Zugriff auf die letzte Adresse ausgibt.
5. Sequentiellzugriffspeicher nach Anspruch 3, dadurch
gekennzeichnet, daß
der Taktgenerator aufweist:
einen Zähler, der das Referenztaktsignal als Reaktion auf das Rücksetzsignal zählt; und
einen anderen Taktgenerator, der das Taktsignal für eine Wortleitung und das Taktsignal für eine Bitleitung in Übereinstimmung mit der Anzahl von Zählwerten, die aus dem Zähler ausgegeben werden, ausgibt, dadurch, daß
die Erzeugungseinrichtung für ein Signal für einen Zu griff auf die letzte Adresse aufweist:
eine UND-Schaltung, die ein logisches Produkt eines Übertragssignals, das aus dem Zähler ausgegeben wird, und eines Ausgangssignals aus dem Wortleitungszeiger, welches die letzte Wortleitung bezeichnet, erzielt und die ein UND- Signal, welches das logische Produkt bezeichnet, als das Signal für einen Zugriff auf die letzte Adresse ausgibt, und dadurch, daß
die Taktsteuersignal-Erzeugungseinrichtung ein Zähl freigabefunktionsabschnitt des Zählers ist, welcher dazu dient, einen Zählbetrieb des Zählers als Reaktion auf das Signal für einen Zugriff auf die letzte Adresse zu stoppen.
der Taktgenerator aufweist:
einen Zähler, der das Referenztaktsignal als Reaktion auf das Rücksetzsignal zählt; und
einen anderen Taktgenerator, der das Taktsignal für eine Wortleitung und das Taktsignal für eine Bitleitung in Übereinstimmung mit der Anzahl von Zählwerten, die aus dem Zähler ausgegeben werden, ausgibt, dadurch, daß
die Erzeugungseinrichtung für ein Signal für einen Zu griff auf die letzte Adresse aufweist:
eine UND-Schaltung, die ein logisches Produkt eines Übertragssignals, das aus dem Zähler ausgegeben wird, und eines Ausgangssignals aus dem Wortleitungszeiger, welches die letzte Wortleitung bezeichnet, erzielt und die ein UND- Signal, welches das logische Produkt bezeichnet, als das Signal für einen Zugriff auf die letzte Adresse ausgibt, und dadurch, daß
die Taktsteuersignal-Erzeugungseinrichtung ein Zähl freigabefunktionsabschnitt des Zählers ist, welcher dazu dient, einen Zählbetrieb des Zählers als Reaktion auf das Signal für einen Zugriff auf die letzte Adresse zu stoppen.
6. Sequentiellzugriffsspeicher nach Anspruch 3, dadurch
gekennzeichnet, daß
die Taktsteuersignal-Erzeugungseinrichtung aufweist:
einen Zähler, der das Signal für einen Zugriff auf die letzte Adresse zählt, um einen Befehl zu übergeben, der an zeigt, daß das Zählergebnis eine vorbestimmte zu zählende Anzahl erreicht; und
einen Steuermerkergenerator, der das Taktsteuersignal als Reaktion auf den Befehl ausgibt, und dadurch, daß die vorbestimmte zu zählende Anzahl in Übereinstimmung mit der Anzahl von wirksamen Daten der Datensignale bestimmt wird.
die Taktsteuersignal-Erzeugungseinrichtung aufweist:
einen Zähler, der das Signal für einen Zugriff auf die letzte Adresse zählt, um einen Befehl zu übergeben, der an zeigt, daß das Zählergebnis eine vorbestimmte zu zählende Anzahl erreicht; und
einen Steuermerkergenerator, der das Taktsteuersignal als Reaktion auf den Befehl ausgibt, und dadurch, daß die vorbestimmte zu zählende Anzahl in Übereinstimmung mit der Anzahl von wirksamen Daten der Datensignale bestimmt wird.
7. Sequentiellzugriffsspeicher nach Anspruch 5, dadurch
gekennzeichnet, daß
die Taktsteuersignal-Erzeugungseinrichtung aufweist:
eine Auswahleinrichtung, die ein Voreinstellungslade signal, welches die vorbestimmte zu zählende Anzahl aus ei ner Mehrzahl von Voreinstellungsladesignalen auswählt, von denen jedes die zu zählende Anzahl übergibt, die der Anzahl von wirksamen Daten der Datensignale entspricht, und die das Voreinstellungsladesignal, welches ausgewählt worden ist, zu einem Voreinstellungsladeanschluß des Zählers aus gibt, dadurch, daß
der Zähler in Übereinstimmung mit dem Voreinstellungs ladesignal, das von dem Voreinstellungsladeanschluß aufge nommen wird, eines einer Mehrzahl von Voreinstellungssigna len auswählt, welche an seine Voreinstellungsanschlüsse an gelegt sind, und dadurch, daß
jedes der Mehrzahl von Voreinstellungssignalen, wel ches einem jeweiligen der Mehrzahl von Voreinstellungslade signalen entspricht, die entsprechende Anzahl von wirksamen Daten der Datensignale übergibt.
die Taktsteuersignal-Erzeugungseinrichtung aufweist:
eine Auswahleinrichtung, die ein Voreinstellungslade signal, welches die vorbestimmte zu zählende Anzahl aus ei ner Mehrzahl von Voreinstellungsladesignalen auswählt, von denen jedes die zu zählende Anzahl übergibt, die der Anzahl von wirksamen Daten der Datensignale entspricht, und die das Voreinstellungsladesignal, welches ausgewählt worden ist, zu einem Voreinstellungsladeanschluß des Zählers aus gibt, dadurch, daß
der Zähler in Übereinstimmung mit dem Voreinstellungs ladesignal, das von dem Voreinstellungsladeanschluß aufge nommen wird, eines einer Mehrzahl von Voreinstellungssigna len auswählt, welche an seine Voreinstellungsanschlüsse an gelegt sind, und dadurch, daß
jedes der Mehrzahl von Voreinstellungssignalen, wel ches einem jeweiligen der Mehrzahl von Voreinstellungslade signalen entspricht, die entsprechende Anzahl von wirksamen Daten der Datensignale übergibt.
8. Sequentiellzugriffsspeicher nach Anspruch 6, dadurch
gekennzeichnet, daß
die Speicherzellenmatrix aufweist:
n (n 2) andere Speicherzellenmatrizen, die mit ge meinsamen Wortleitungen in Reihe zueinander geschaltet sind, wobei jede der n anderen Speicherzellenmatrizen eine Speicherkapazität aufweist, deren Wert durch ein Dividieren der maximalen Anzahl von wirksamen Daten der Datensignale durch n gegeben ist, und die die Datensignale sequentiell zu der nächsten der anderen Speicherzellenmatrizen übertra gen; und
eine Auswahleinreichtung, die aus den Ausgangssignalen der n anderen Speicherzellenmatrizen eine Mehrzahl von Aus gangssignalen aufnimmt, die den möglichen Anzahlen von wirksamen Daten der Datensignale entsprechen, und die eines der Mehrzahl von aufgenommenen Ausgangssignalen auswählt, welches der Anzahl von wirksamen Daten der tatsächlich auf genommenen Datensignale entspricht, um das ausgewählte aus zugeben.
die Speicherzellenmatrix aufweist:
n (n 2) andere Speicherzellenmatrizen, die mit ge meinsamen Wortleitungen in Reihe zueinander geschaltet sind, wobei jede der n anderen Speicherzellenmatrizen eine Speicherkapazität aufweist, deren Wert durch ein Dividieren der maximalen Anzahl von wirksamen Daten der Datensignale durch n gegeben ist, und die die Datensignale sequentiell zu der nächsten der anderen Speicherzellenmatrizen übertra gen; und
eine Auswahleinreichtung, die aus den Ausgangssignalen der n anderen Speicherzellenmatrizen eine Mehrzahl von Aus gangssignalen aufnimmt, die den möglichen Anzahlen von wirksamen Daten der Datensignale entsprechen, und die eines der Mehrzahl von aufgenommenen Ausgangssignalen auswählt, welches der Anzahl von wirksamen Daten der tatsächlich auf genommenen Datensignale entspricht, um das ausgewählte aus zugeben.
9. Sequentiellzugriffsspeicher nach Anspruch 2, dadurch
gekennzeichnet, daß
die Erfassungseinrichtung aufweist:
eine Auswahleinrichtung, die eine Mehrzahl von Aus gangssignalen aus dem Wortleitungszeiger aufnimmt und die eines der Mehrzahl von aufgenommenen Ausgangssignalen aus wählt, welches die vorbestimmte Wortleitung anzeigt, die durch ein einzugebendes Betriebsartensignal bezeichnet ist, um das ausgewählte aus zugeben; und
eine Erzeugungseinrichtung für ein Signal für einen Zugriff auf eine vorbestimmte Adresse, die auf der Grund lage des Ausgangssignals aus der Auswahleinrichtung erfaßt, daß auf die vorbestimmte Adresse der vorbestimmten Wortlei tung zugegriffen worden ist, um ein Signal für einen Zu griff auf eine vorbestimmte Adresse aus zugeben, und da durch, daß
die Taktsteuersignal-Erzeugungseinrichtung als Reak tion auf das Signal für einen Zugriff auf eine vorbestimmte Adresse das Taktsteuersignal ausgibt.
die Erfassungseinrichtung aufweist:
eine Auswahleinrichtung, die eine Mehrzahl von Aus gangssignalen aus dem Wortleitungszeiger aufnimmt und die eines der Mehrzahl von aufgenommenen Ausgangssignalen aus wählt, welches die vorbestimmte Wortleitung anzeigt, die durch ein einzugebendes Betriebsartensignal bezeichnet ist, um das ausgewählte aus zugeben; und
eine Erzeugungseinrichtung für ein Signal für einen Zugriff auf eine vorbestimmte Adresse, die auf der Grund lage des Ausgangssignals aus der Auswahleinrichtung erfaßt, daß auf die vorbestimmte Adresse der vorbestimmten Wortlei tung zugegriffen worden ist, um ein Signal für einen Zu griff auf eine vorbestimmte Adresse aus zugeben, und da durch, daß
die Taktsteuersignal-Erzeugungseinrichtung als Reak tion auf das Signal für einen Zugriff auf eine vorbestimmte Adresse das Taktsteuersignal ausgibt.
10. Sequentiellzugriffsspeicher nach Anspruch 9, dadurch
gekennzeichnet, daß
der Taktgenerator aufweist:
einen Zähler, der das Referenztaktsignal als Reaktion auf das Rücksetzsignal zählt; und
einen anderen Taktgenerator, der das Taktsignal für eine Wortleitung und das Taktsignal für eine Bitleitung in Übereinstimmung mit der Anzahl von Zählwerten, die aus dem Zähler ausgegeben werden, ausgibt, dadurch, daß
die Taktsteuersignal-Erzeugungseinrichtung ein Zähl freigabefunktionsabschnitt des Zählers ist, welcher dazu dient, einen Zählbetrieb des Zählers als Reaktion auf das Signal für einen Zugriff auf eine vorbestimmte Adresse zu stoppen, und dadurch, daß
die Erzeugungseinrichtung für ein Signal für einen Zu griff auf eine vorbestimmte Adresse das Signal für einen Zugriff auf eine vorbestimmte Adresse in Übereinstimmung mit dem Übertragssignal, das aus dem Zähler ausgegeben wird, und dem Ausgangssignal der Auswahleinrichtung aus gibt.
der Taktgenerator aufweist:
einen Zähler, der das Referenztaktsignal als Reaktion auf das Rücksetzsignal zählt; und
einen anderen Taktgenerator, der das Taktsignal für eine Wortleitung und das Taktsignal für eine Bitleitung in Übereinstimmung mit der Anzahl von Zählwerten, die aus dem Zähler ausgegeben werden, ausgibt, dadurch, daß
die Taktsteuersignal-Erzeugungseinrichtung ein Zähl freigabefunktionsabschnitt des Zählers ist, welcher dazu dient, einen Zählbetrieb des Zählers als Reaktion auf das Signal für einen Zugriff auf eine vorbestimmte Adresse zu stoppen, und dadurch, daß
die Erzeugungseinrichtung für ein Signal für einen Zu griff auf eine vorbestimmte Adresse das Signal für einen Zugriff auf eine vorbestimmte Adresse in Übereinstimmung mit dem Übertragssignal, das aus dem Zähler ausgegeben wird, und dem Ausgangssignal der Auswahleinrichtung aus gibt.
11. Sequentiellzugriffsspeicher nach Anspruch 1, dadurch
gekennzeichnet, daß
die Adressiereinrichtung ein Adressenzähler ist, der das Referenztaktsignal zählt und in Übereinstimmung mit dem Zählergebnis Adressen der Speicherzellenmatrix bezeichnet, und dadurch, daß
der Adressenzähler seinen Zählbetrieb als Reaktion auf ein Ausgangssignal der Steuereinrichtung stoppt und in ei nem gestoppten Zustand verbleibt, bis das Rücksetzsignal daran angelegt wird.
die Adressiereinrichtung ein Adressenzähler ist, der das Referenztaktsignal zählt und in Übereinstimmung mit dem Zählergebnis Adressen der Speicherzellenmatrix bezeichnet, und dadurch, daß
der Adressenzähler seinen Zählbetrieb als Reaktion auf ein Ausgangssignal der Steuereinrichtung stoppt und in ei nem gestoppten Zustand verbleibt, bis das Rücksetzsignal daran angelegt wird.
12. Sequentiellzugriffsspeicher nach Anspruch 11, dadurch
gekennzeichnet, daß
die vorbestimmte Adresse der vorbestimmten Wortleitung ein letzter Adressenwert einer letzten Wortleitung ist, und dadurch, daß
die Steuereinrichtung ein Übertragssignalausgabefunk tionsabschnitt ist, der in dem Adressenzähler vorgesehen ist, welcher dazu dient, um ein Übertragssignal als das Er fassungsergebnis aus zugeben, wenn das Zählergebnis des Adressenzählers den letzten Adressenwert der Speicherzel lenmatrix anzeigt.
die vorbestimmte Adresse der vorbestimmten Wortleitung ein letzter Adressenwert einer letzten Wortleitung ist, und dadurch, daß
die Steuereinrichtung ein Übertragssignalausgabefunk tionsabschnitt ist, der in dem Adressenzähler vorgesehen ist, welcher dazu dient, um ein Übertragssignal als das Er fassungsergebnis aus zugeben, wenn das Zählergebnis des Adressenzählers den letzten Adressenwert der Speicherzel lenmatrix anzeigt.
13. Sequentiellzugriffsspeicher nach Anspruch 11, dadurch
gekennzeichnet, daß die Steuereinrichtung ein Signal aus
gibt, um einen Betriebsstoppbefehl zu einem Zählfreigabean
schluß des Adressenzählers zu übergeben, wenn das Zähler
gebnis des Adressenzählers gleich der zu zählenden Anzahl
ist, welche der vorbestimmten Adresse der vorbestimmten
Wortleitung entspricht.
14. Sequentiellzugriffsspeicher, der aufweist:
eine Speicherzellenmatrix, wobei Datensignale in sie geschrieben und aus ihr gelesen werden;
einen Zähler, der als Reaktion auf ein Rücksetzsignal ein Referenztaktsignal zählt, welches von außen übergeben wird, um die Anzahl von Zählwerten und ein erstes Taktsi gnal zu erzeugen;
ein Taktsteuergatter, das an einen Zählausgangsan schluß des Zählers angeschlossen ist und das ein erstes Ausgangssignal aufnimmt, um in Übereinstimmung mit einem Pegel des ersten Ausgangssignals ein Ausgeben der Anzahl von Zählwerten aus dem Zähler zu steuern;
einen Taktgenerator, der die Anzahl von Zählwerten des Zählers, die aus dem Taktsteuergatter ausgegeben werden, aufnimmt und der ein Taktsignal erzeugt, um Bitleitungen der Speicherzellenmatrix zu bezeichnen;
einen Wortleitungszeiger, der in Übereinstimmung mit dem ersten Taktsignal sequentiell Wortleitungen der Spei cherzellenmatrix bezeichnet;
ein Wortleitungssteuergatter, das zwischen dem Wort leitungszeiger und der Speicherzellenmatrix angeschlossen ist und das ein Eingeben eines Ausgangssignals des Wortlei tungszeigers in die Speicherzellenmatrix in Übereinstimmung mit dem Pegel des ersten Ausgangssignals steuert; und
eine erste und zweite Ausgangssignal-Erzeugungsein richtung, die durch ein Aufnehmen eines Signals für einen Zugriff auf eine letzte Leitung, welches anzeigt, das der Wortleitungszeiger die letzte Wortleitung bezeichnet hat, einen ersten Zeitpunkt erfassen, zu welchem eine letzte Adresse einer letzten Wortleitung bezeichnet ist, um da durch ein Signal, welches sich von einem ersten Pegel zu einem zweiten Pegel ändert, als das erste Ausgangssignal zu dem ersten Zeitpunkt zu dem Taktsteuergatter und dem Wort leitungssteuergatter aus zugeben, und die durch ein Aufneh men eines Signals für einen Zugriff auf eine vorbestimmte Leitung, welches anzeigt, daß der Wortleitungszeiger die vorbestimmte Wortleitung bezeichnet hat, nachdem die letzte Wortleitung bezeichnet worden ist, einen zweiten Zeitpunkt erfassen, zu welchem die letzte Adresse einer vorbestimmten Wortleitung bezeichnet ist, um dadurch das erste Ausgangs signal, welches sich von dem zweiten Pegel zu dem ersten Pegel ändert, zu dem zweiten Zeitpunkt zu dem Taktsteuer gatter und dem Wortleitungssteuergatter aus zugeben, während ein zweites Ausgangssignal, welches sich zu dem zweiten Zeitpunkt im Pegel ändert, als das Rücksetzsignal zu dem Zähler ausgegeben wird.
eine Speicherzellenmatrix, wobei Datensignale in sie geschrieben und aus ihr gelesen werden;
einen Zähler, der als Reaktion auf ein Rücksetzsignal ein Referenztaktsignal zählt, welches von außen übergeben wird, um die Anzahl von Zählwerten und ein erstes Taktsi gnal zu erzeugen;
ein Taktsteuergatter, das an einen Zählausgangsan schluß des Zählers angeschlossen ist und das ein erstes Ausgangssignal aufnimmt, um in Übereinstimmung mit einem Pegel des ersten Ausgangssignals ein Ausgeben der Anzahl von Zählwerten aus dem Zähler zu steuern;
einen Taktgenerator, der die Anzahl von Zählwerten des Zählers, die aus dem Taktsteuergatter ausgegeben werden, aufnimmt und der ein Taktsignal erzeugt, um Bitleitungen der Speicherzellenmatrix zu bezeichnen;
einen Wortleitungszeiger, der in Übereinstimmung mit dem ersten Taktsignal sequentiell Wortleitungen der Spei cherzellenmatrix bezeichnet;
ein Wortleitungssteuergatter, das zwischen dem Wort leitungszeiger und der Speicherzellenmatrix angeschlossen ist und das ein Eingeben eines Ausgangssignals des Wortlei tungszeigers in die Speicherzellenmatrix in Übereinstimmung mit dem Pegel des ersten Ausgangssignals steuert; und
eine erste und zweite Ausgangssignal-Erzeugungsein richtung, die durch ein Aufnehmen eines Signals für einen Zugriff auf eine letzte Leitung, welches anzeigt, das der Wortleitungszeiger die letzte Wortleitung bezeichnet hat, einen ersten Zeitpunkt erfassen, zu welchem eine letzte Adresse einer letzten Wortleitung bezeichnet ist, um da durch ein Signal, welches sich von einem ersten Pegel zu einem zweiten Pegel ändert, als das erste Ausgangssignal zu dem ersten Zeitpunkt zu dem Taktsteuergatter und dem Wort leitungssteuergatter aus zugeben, und die durch ein Aufneh men eines Signals für einen Zugriff auf eine vorbestimmte Leitung, welches anzeigt, daß der Wortleitungszeiger die vorbestimmte Wortleitung bezeichnet hat, nachdem die letzte Wortleitung bezeichnet worden ist, einen zweiten Zeitpunkt erfassen, zu welchem die letzte Adresse einer vorbestimmten Wortleitung bezeichnet ist, um dadurch das erste Ausgangs signal, welches sich von dem zweiten Pegel zu dem ersten Pegel ändert, zu dem zweiten Zeitpunkt zu dem Taktsteuer gatter und dem Wortleitungssteuergatter aus zugeben, während ein zweites Ausgangssignal, welches sich zu dem zweiten Zeitpunkt im Pegel ändert, als das Rücksetzsignal zu dem Zähler ausgegeben wird.
15. Sequentiellzugriffsspeicher nach Anspruch 14, dadurch
gekennzeichnet, daß der Zähler aufweist:
eine erste Auswahleinrichtung, die einen Voreinstel lungswert als Reaktion auf die Pegeländerung des ersten Ausgangssignals ändert; und
einen Voreinstellungszähler, der den Voreinstellungs wert, der aus der ersten Auswahleinrichtung ausgegeben wird, als einen Anfangswert aufnimmt, um das Referenztakt signal zu zählen, und der die Anzahl von Zählwerten und das erste Taktsignal ausgibt, und dadurch, daß
der Voreinstellungszähler als Reaktion auf das Rück setzsignal zurückgesetzt wird, welches durch einen Löschan schluß von ihm aufgenommen wird.
eine erste Auswahleinrichtung, die einen Voreinstel lungswert als Reaktion auf die Pegeländerung des ersten Ausgangssignals ändert; und
einen Voreinstellungszähler, der den Voreinstellungs wert, der aus der ersten Auswahleinrichtung ausgegeben wird, als einen Anfangswert aufnimmt, um das Referenztakt signal zu zählen, und der die Anzahl von Zählwerten und das erste Taktsignal ausgibt, und dadurch, daß
der Voreinstellungszähler als Reaktion auf das Rück setzsignal zurückgesetzt wird, welches durch einen Löschan schluß von ihm aufgenommen wird.
16. Sequentiellzugriffsspeicher nach Anspruch 15, dadurch
gekennzeichnet, daß
der Voreinstellungszähler aufweist:
einen Übertragsanschluß, der ein Übertragssignal aus gibt, und dadurch, daß
die erste und zweite Ausgangssignal-Erzeugungseinrich tung aufweisen:
eine UND-Schaltungseinrichtung, die durch ein Erzielen eines logischen Produkts des Übertragsignals und des Si gnals für einen Zugriff auf eine letzte Leitung, das aus dem Wortleitungszeiger ausgegeben wird, den ersten Zeit punkt erfaßt, während sie durch ein Erzielen eines logi schen Produkts des Übertragssignals und des Signals für ei nen Zugriff auf eine vorbestimmte Leitung den zweiten Zeit punkt erfaßt;
eine zweite Auswahleinrichtung, die als Reaktion auf die Pegeländerung des ersten Ausgangssignals ein Ausgangs signal der UND-Schaltungseinrichtung auswählt;
eine erste Ausgangssignal-Erzeugungseinrichtung, von welcher ein Ausgang an die erste Auswahleinrichtung, die zweite Auswahleinrichtung, das Wortleitungssteuergatter und das Taktsteuergatter angeschlossen ist; die das erste Aus gangssignal ausgibt, welches sich von dem ersten Pegel in den zweiten Pegel ändert, wenn ein Ausgangssignal der zwei ten Auswahleinrichtung anzeigt, daß erste Zeitpunkt erfaßt worden ist, und die das erste Ausgangssignal ausgibt, wel ches sich von dem zweiten Pegel zu dem ersten Pegel ändert, wenn das Ausgangssignal der zweiten Auswahleinrichtung an zeigt, daß der zweite Zeitpunkt erfaßt worden ist; und
eine zweite Ausgangssignal-Erzeugungseinrichtung, von welcher ein Eingang an den Ausgang der zweiten Auswahlein richtung und einen Ausgang der ersten Ausgangssignal-Erzeu gungseinrichtung angeschlossen ist, die die Pegeländerung des zweiten Ausgangssignals auf der Grundlage des Ausgangs signals aus der zweiten Auswahleinrichtung, das anzeigt, daß der zweite Zeitpunkt erfaßt worden ist, und des erste Ausgangssignals, welches sich von dem zweiten Pegel zu dem ersten Pegel ändert, ausgibt.
der Voreinstellungszähler aufweist:
einen Übertragsanschluß, der ein Übertragssignal aus gibt, und dadurch, daß
die erste und zweite Ausgangssignal-Erzeugungseinrich tung aufweisen:
eine UND-Schaltungseinrichtung, die durch ein Erzielen eines logischen Produkts des Übertragsignals und des Si gnals für einen Zugriff auf eine letzte Leitung, das aus dem Wortleitungszeiger ausgegeben wird, den ersten Zeit punkt erfaßt, während sie durch ein Erzielen eines logi schen Produkts des Übertragssignals und des Signals für ei nen Zugriff auf eine vorbestimmte Leitung den zweiten Zeit punkt erfaßt;
eine zweite Auswahleinrichtung, die als Reaktion auf die Pegeländerung des ersten Ausgangssignals ein Ausgangs signal der UND-Schaltungseinrichtung auswählt;
eine erste Ausgangssignal-Erzeugungseinrichtung, von welcher ein Ausgang an die erste Auswahleinrichtung, die zweite Auswahleinrichtung, das Wortleitungssteuergatter und das Taktsteuergatter angeschlossen ist; die das erste Aus gangssignal ausgibt, welches sich von dem ersten Pegel in den zweiten Pegel ändert, wenn ein Ausgangssignal der zwei ten Auswahleinrichtung anzeigt, daß erste Zeitpunkt erfaßt worden ist, und die das erste Ausgangssignal ausgibt, wel ches sich von dem zweiten Pegel zu dem ersten Pegel ändert, wenn das Ausgangssignal der zweiten Auswahleinrichtung an zeigt, daß der zweite Zeitpunkt erfaßt worden ist; und
eine zweite Ausgangssignal-Erzeugungseinrichtung, von welcher ein Eingang an den Ausgang der zweiten Auswahlein richtung und einen Ausgang der ersten Ausgangssignal-Erzeu gungseinrichtung angeschlossen ist, die die Pegeländerung des zweiten Ausgangssignals auf der Grundlage des Ausgangs signals aus der zweiten Auswahleinrichtung, das anzeigt, daß der zweite Zeitpunkt erfaßt worden ist, und des erste Ausgangssignals, welches sich von dem zweiten Pegel zu dem ersten Pegel ändert, ausgibt.
17. Sequentiellzugriffsspeicher nach Anspruch 16, dadurch
gekennzeichnet, daß
die erste Ausgangssignal-Erzeugungseinrichtung auf weist:
einen Zustands-Signalspeicher, der den zweiten Pegel als das erste Ausgangssignal ausgibt, wenn das Ausgangssi gnal der zweiten Auswahleinrichtung anzeigt, daß der erste Zeitpunkt erfaßt worden ist, während er den ersten Pegel als das erste Ausgangssignal ausgibt, wenn das Ausgangssi gnal der zweiten Auswahleinrichtung anzeigt, daß der zweite Zeitpunkt erfaßt worden ist.
die erste Ausgangssignal-Erzeugungseinrichtung auf weist:
einen Zustands-Signalspeicher, der den zweiten Pegel als das erste Ausgangssignal ausgibt, wenn das Ausgangssi gnal der zweiten Auswahleinrichtung anzeigt, daß der erste Zeitpunkt erfaßt worden ist, während er den ersten Pegel als das erste Ausgangssignal ausgibt, wenn das Ausgangssi gnal der zweiten Auswahleinrichtung anzeigt, daß der zweite Zeitpunkt erfaßt worden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6296509A JPH08153387A (ja) | 1994-11-30 | 1994-11-30 | Fifoメモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19544756A1 true DE19544756A1 (de) | 1996-06-05 |
Family
ID=17834467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19544756A Withdrawn DE19544756A1 (de) | 1994-11-30 | 1995-11-30 | Sequentiellzugriffsspeicher |
Country Status (3)
Country | Link |
---|---|
US (1) | US5612926A (de) |
JP (1) | JPH08153387A (de) |
DE (1) | DE19544756A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6189054B1 (en) | 1997-09-18 | 2001-02-13 | Infineon Technologies Ag | System for operating a circulating memory which can be addressed via a write and/or read pointer by outputting a signal upon an occurrence of a jump of the pointer |
DE10200990A1 (de) * | 2002-01-14 | 2003-08-14 | Broadcasttelevision Systems Me | Verfahren zur Speicherung von Videosignalen |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IL116984A (en) * | 1996-01-31 | 2000-07-26 | Galileo Technology Ltd | Multiple FIFO array and method of construction thereof |
JPH10134566A (ja) * | 1996-10-31 | 1998-05-22 | Mitsubishi Electric Corp | 記憶機能を有する半導体装置及びそのデータ読み出し方法 |
KR100224277B1 (ko) * | 1997-01-08 | 1999-10-15 | 윤종용 | 동기형 반도체 장치의 내부클럭 발생회로 |
JP3294153B2 (ja) * | 1997-05-28 | 2002-06-24 | 株式会社東芝 | 半導体メモリ |
JP2002041445A (ja) | 2000-05-19 | 2002-02-08 | Matsushita Electric Ind Co Ltd | 高性能dmaコントローラ |
JP4081963B2 (ja) * | 2000-06-30 | 2008-04-30 | セイコーエプソン株式会社 | 記憶装置および記憶装置に対するアクセス方法 |
WO2004095466A1 (ja) * | 2003-04-23 | 2004-11-04 | Fujitsu Limited | 半導体記憶装置 |
US7477570B2 (en) * | 2004-08-20 | 2009-01-13 | Micron Technology, Inc. | Sequential access memory with system and method |
TWI349854B (en) * | 2007-06-13 | 2011-10-01 | Princeton Technology Corp | Device for data be written into memory and related method |
US8659973B2 (en) | 2010-06-18 | 2014-02-25 | Fujitsu Limited | Sequential-write, random-read memory |
KR20180072314A (ko) * | 2016-12-21 | 2018-06-29 | 에스케이하이닉스 주식회사 | 반도체장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4802134A (en) * | 1985-12-20 | 1989-01-31 | Nec Corporation | Semiconductor memory device having serial addressing scheme |
DE4132152A1 (de) * | 1990-09-28 | 1992-04-02 | Mitsubishi Electric Corp | Vereinfachter serieller auswahlschaltkreis fuer einen seriellen zugriff in einem halbleiterspeicher und betriebsverfahren hierfuer |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3742514A1 (de) * | 1986-12-24 | 1988-07-07 | Mitsubishi Electric Corp | Variable verzoegerungsschaltung |
JPS63175953A (ja) * | 1987-01-17 | 1988-07-20 | Mitsubishi Electric Corp | シ−ケンシヤルアクセスメモリ |
JPH04305889A (ja) * | 1991-04-02 | 1992-10-28 | Mitsubishi Electric Corp | シーケンシャルアクセスメモリ |
JPH05244452A (ja) * | 1992-02-26 | 1993-09-21 | Brother Ind Ltd | 画像信号同期装置 |
JPH05328294A (ja) * | 1992-05-25 | 1993-12-10 | Nec Corp | テレビジョン信号用メモリアドレス発生器 |
US5345419A (en) * | 1993-02-10 | 1994-09-06 | At&T Bell Laboratories | Fifo with word line match circuits for flag generation |
-
1994
- 1994-11-30 JP JP6296509A patent/JPH08153387A/ja active Pending
-
1995
- 1995-09-15 US US08/529,065 patent/US5612926A/en not_active Expired - Fee Related
- 1995-11-30 DE DE19544756A patent/DE19544756A1/de not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4802134A (en) * | 1985-12-20 | 1989-01-31 | Nec Corporation | Semiconductor memory device having serial addressing scheme |
DE4132152A1 (de) * | 1990-09-28 | 1992-04-02 | Mitsubishi Electric Corp | Vereinfachter serieller auswahlschaltkreis fuer einen seriellen zugriff in einem halbleiterspeicher und betriebsverfahren hierfuer |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6189054B1 (en) | 1997-09-18 | 2001-02-13 | Infineon Technologies Ag | System for operating a circulating memory which can be addressed via a write and/or read pointer by outputting a signal upon an occurrence of a jump of the pointer |
DE10200990A1 (de) * | 2002-01-14 | 2003-08-14 | Broadcasttelevision Systems Me | Verfahren zur Speicherung von Videosignalen |
Also Published As
Publication number | Publication date |
---|---|
US5612926A (en) | 1997-03-18 |
JPH08153387A (ja) | 1996-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69535672T2 (de) | Synchrone NAND DRAM Architektur | |
DE4141892C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Speichern von Daten in einer Halbleiterspeichereinrichtung | |
DE3801380C2 (de) | ||
DE4439817C2 (de) | Selbstauffrischungsvorrichtung für eine verborgene Selbstauffrischung in einem synchronen dynamischen Direktzugriffsspeicher | |
DE3834759C2 (de) | ||
DE10010440B9 (de) | Synchrones dynamisches Speicherbauelement mit wahlfreiem Zugriff und Verfahren zur CAS-Latenzsteuerung | |
DE4432217C2 (de) | Halbleiterspeichereinrichtung | |
DE2703578A1 (de) | Videospeicher | |
DE4222273C2 (de) | Zweikanalspeicher und Verfahren zur Datenübertragung in einem solchen | |
DE4019135C2 (de) | Serieller Speicher auf RAM-Basis mit parallelem Voraus-Lesen und Verfahren zum Speichern von Datenelementen in eine serielle Speichervorrichtung | |
DE4206286C2 (de) | Speicherzugriffssystem und Verfahren zum Ausgeben eines digitalen Datenstromes | |
DE2551239C3 (de) | Datenverarbeitungsanlage | |
DE19544756A1 (de) | Sequentiellzugriffsspeicher | |
DE2521436B2 (de) | Informationswiedergewinnungsanordnung | |
DE19830111A1 (de) | Integrierter Speicher | |
DE2340547B2 (de) | Schaltungsanordnung zum testen logischer schaltungen | |
DE4022149C2 (de) | ||
DE19530100A1 (de) | Integrierte Dram-Schaltung mit Reihenkopierschaltung und Verfahren | |
DE3207210A1 (de) | Monolithische speichervorrichtung | |
DE2502910A1 (de) | Informations-anordnungseinrichtung | |
DE3340919C2 (de) | ||
DE10101073A1 (de) | Bildaufbereitungsvorrichtung mit niedrigeren Speicherkapazitätsanforderungen und Verfahren dafür | |
DE4230195A1 (de) | Fifo-anordnung | |
DE19653114C2 (de) | Synchron-Halbleiterspeichervorrichtung, bei der ein Burstzähler gemeinsam für ein Datenschreiben und für ein Datenlesen verwendet wird | |
DE4418862C1 (de) | Speichervorrichtung mit Seitenwählfähigkeit und Speichersystem für seriellen Zugriff |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |