DE10101073A1 - Bildaufbereitungsvorrichtung mit niedrigeren Speicherkapazitätsanforderungen und Verfahren dafür - Google Patents

Abstract

In einem Bildaufbereitungssystem (RS) mit einem Bildaufbereitungsspeicher (3) zum Speichern der durch eine Bildaufbereitungsoperations-Schaltung (2) erzeugten Bildaufbereitungs-Pixeldaten (PX) und einem Anzeigespeicher (5) zum Speichern der Bilddaten eines aus dem Bildaufbereitungsspeicher ausgelesenen momentanen Vollbilds werden in dem Anzeigespeicher (5) nur die aus dem Bildaufbereitungsspeicher ausgelesenen Pixeldaten (PX), von denen vorgegebene Informationen ausgeschlossen wurden, ausgelesen. Somit kann die Speicherkapazität des Anzeigespeichers (5) gesenkt und außerdem die zum Schreiben der Daten in den Anzeigespeicher (5) erforderliche Zeit verringert werden.

Description

Die Erfindung betrifft das Gebiet der Bildaufbereitungsvor­ richtungen und der Verfahren zur Aufbereitung von Daten, die zur Anzeige von Bildern verwendet werden, und insbesondere eine Bildaufbereitungsvorrichtung und ein Verfahren zum effi­ zienten Ausführen der Puffersteuerung von Bilddaten zur An­ zeige eines Bildes auf einer Anzeigeeinheit anhand der Bild­ daten.

In einem Bildaufbereitungssystem für dreidimensionale Graphi­ ken wird beispielsweise folgende Reihe von Bildaufbereitungs­ prozessen ausgeführt: Erzeugen von Bilddaten zur Anzeige ei­ nes Bildes; Speichern der erzeugten. Bilddaten in einem Spei­ cher wie etwa einem Bildpuffer; und Anzeige des Bildes auf einer Anzeigeeinheit wie etwa auf einer Katodenstrahlröhre (CRT) anhand der in dem Speicher wie etwa dem Bildpuffer ge­ speicherten Bilddaten. Insbesondere wurden für eine flüssige Anzeige der Bilder verschiedene Zugänge beschritten, um die Puffersteuerung zur vorübergehenden Speicherung der Bilddaten in einem Bildpuffer oder dergleichen zu verbessern und somit die Bilddaten effizient gemäß einer Videoauffrischungsperiode an eine Anzeigeeinheit zu übertragen. Eine solche Puffer­ steuerung ist eine Doppelpuffersteuerung, wie sie z. B. aus JP 6-19675-A bekannt ist.

Ein Bildaufbereitungssystem, das eine solche Doppelpuffer­ steuerung ausführt, enthält: eine Bildaufbereitungsmaschine zum Erzeugen der Bilddaten; und zwei A-Ebene und B-Ebene ge­ nannte Bildspeicher, in denen die Bilddaten jeweils auf der Grundlage eines Vollbilds gespeichert werden. Während die in der A-Ebene gespeicherten Bilddaten eines Vollbilds an eine Anzeigeeinheit ausgegeben werden, schreibt die Bildaufberei­ tungsmaschine die Bilddaten für ein nächstes Vollbild in die B-Ebene. Wenn die Ausgabe der in der A-Ebene gespeicherten Bilddaten eines Vollbilds abgeschlossen ist, werden die in der B-Ebene gespeicherten Bilddaten für das nächste Vollbild an die Anzeigeeinheit ausgegeben. Während der Übertragung der Bilddaten von der B-Ebene an die Anzeigeeinheit schreibt die Bildaufbereitungsmaschine die Bilddaten für ein nächstes Vollbild in die A-Ebene. Somit werden die zwei Bildspeicher, die A-Ebene und die B-Ebene, in der Weise gesteuert, daß sie abwechselnd als Bildaufbereitungsebene, in die die Bildaufbe­ reitungsdaten geschrieben werden, und als Anzeigeebene, die die Bilddaten an die Anzeigeeinheit ausgibt, arbeiten.

Bei der dreidimensionalen Graphikverarbeitung umfassen die in jedem der zwei Speicher gespeicherten Bildaufbereitungsdaten mehrere Pixeldaten, die mehreren in einem Vollbild enthalte­ nen Pixeln entsprechen. Die Pixeldaten enthalten jeweils die Dreifarbinformationen R, G, B, die das Rot, das Grün bzw. das Blau des Pixels repräsentieren, sowie α-Wert-Tnformationen, die die Durchsichtigkeit des Pixels repräsentieren.

Normalerweise bestehen die Bildaufbereitungsmaschine und die zwei Bildspeicher aus getrennten Halbleiterchips. Es wurden einige Zugänge beschritten, um die Bildaufbereitungsgeschwin­ digkeit zu erhöhen, wozu die folgenden zählen: die Verbreite­ rung eines Busses, der die Bildaufbereitungsmaschine und je­ den Bildspeicher verbindet; und die Verwendung eines schnel­ len Speichers als Bildspeicher. Der Verbreiterung des Busses sind wegen einer begrenzten Anzahl von Eingangs/Ausgangs-An­ schlußstiften des Speichers und dem Wachsen des Lade/Entlade- Stroms aber Grenzen gesetzt. Somit sind auch der Beschleuni­ gung des Speichers Grenzen gesetzt.

In der obigen Beschreibung wurde die Integration eines Bild­ speichers in eine Bildaufbereitungsmaschine, die einen Chip enthält, in Betracht gezogen. Das Anordnen zweiter Bildspei­ cher, in denen jeweils eine große Datenmenge gespeichert wird, auf dem gleichen Halbleiterchip erhöht jedoch sowohl die Chipfläche als auch die Kosten.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Bildauf­ bereitungsvorrichtung mit einem Pufferbildspeicher mit ver­ ringerter Speicherkapazität zu schaffen.

Diese Aufgabe wird erfindungsgemäß gelöst durch ein Bildauf­ bereitungssystem nach Anspruch 1 bzw. durch eine Bildaufbe­ reitungsvorrichtung nach Anspruch 13 bzw. durch ein Verfahren zum Aufbereiten eines Bildes nach Anspruch 24. Weiterbildun­ gen der Erfindung sind in den abhängigen Ansprüchen angege­ ben.

Gemäß einem Merkmal der Erfindung wird eine Bildaufberei­ tungsvorrichtung geschaffen, die eine Puffersteuerung aus­ führt, mit der die zu einem Speicher erforderliche Speicher­ kapazität verringert werden kann.

Gemäß einem weiteren Merkmal der Erfindung wird ein Verfahren zum Steuern des Pufferns von Pixeldaten geschaffen, mit dem eine erforderliche Speicherablagekapazität bei der Bildaufbe­ reitung verringert werden kann.

Die Bildaufbereitungsvorrichtung gemäß der Erfindung enthält: eine Bildaufbereitungsoperations-Schaltung zum Ausführen ei­ ner Operation zum Erzeugen mehrerer Pixeldaten entsprechend mehreren Pixeln, die einen Bildschirm bilden; einen ersten Speicher zum Speichern der durch die Bildaufbereitungsopera­ tions-Schaltung erzeugten mehreren Pixeldaten; und eine Über­ tragungsschaltung zum Übertragen der den jeweiligen Pixelda­ ten entsprechenden Bilddaten, von denen vorgeschriebene In­ formationen entfernt wurden, an einen zweiten Speicher zur Speicherung. Der zweite Speicher gibt die gespeicherten Daten an eine Anzeigeeinheit zur Anzeige auf deren Bildschirm aus.

Die Bildaufbereitungsvorrichtung gemäß einem weiteren Aspekt der Erfindung enthält: eine Bildaufbereitungsoperations- Schaltungsanordnung zum Ausführen einer Operation zum Erzeu­ gen mehrerer Pixeldaten entsprechend mehreren Pixeldaten, die einen Bildschirm bilden; einen ersten Speicher zum Speichern der von der Bildaufbereitungs-Schaltungsanordnung empfangenen mehreren Pixeldaten; und eine mit dem ersten Speicher verbun­ dene Übertragungsschaltung zum Erhalten von Übertragungsdaten von den mehreren Pixeldaten mit Ausnahme vorgeschriebener Daten zur Übertragung an einen zweiten Speicher.

Die Pixeldaten umfassen Dreifarbinformationen für Rot, Grün und Blau sowie α-Wert-Informationen, die die Durchsichtigkeit eines entsprechenden Pixels repräsentieren. Die vorgeschrie­ benen Daten umfassen wenigstens die α-Wert-Informationen der jeweiligen Pixeldaten.

Das Verfahren zur Bildaufbereitung gemäß einem weiteren Aspekt der Erfindung umfaßt die folgenden Schritte: Erzeugen mehrerer erster Pixeldaten entsprechend mehreren Pixeln, die einen Bildschirm bilden; Speichern der mehreren ersten Pixel­ daten in einem ersten Speicher; Übertragen der ersten Über­ tragungsdaten an einen zweiten Speicher über einen Datenbus; Speichern der ersten Übertragungsdaten in dem zweiten Spei­ cher; und Übertragen der ersten Übertragungsdaten von dem zweiten Speicher an eine Anzeigeeinheit zur Anzeige eines Bildes.

Die ersten Pixeldaten umfassen jeweils die Dreifarbinforma­ tionen für Rot, Grün und Blau und die α-Wert-Informationen, die die Durchsichtigkeit eines entsprechenden Pixels reprä­ sentieren. Die ersten Übertragungsdaten werden aus den mehre­ ren ersten Pixeldaten mit Ausnahme wenigstens der α-Wert-In­ formationen der jeweiligen ersten Pixeldaten erhalten.

Alle in dem ersten Speicher gespeicherten mehreren Pixeldaten enthalten Dreifarbinformationen, die das Rot, das Grün und das Blau des Pixels repräsentieren, und α-Wert-Informationen, die die Durchsichtigkeit des Pixels repräsentieren. Die in der Übertragungsschaltung entfernten vorgeschriebenen Infor­ mationen enthalten die α-Wert-Informationen.

Der zweite Speicher ist wenigstens nicht zum Speichern der α- Wert-Informationen erforderlich, wodurch die in dem zweiten Speicher zu speichernde Datenmenge verringert werden kann. Außerdem ist die an den zweiten Speicher zu übertragene Da­ tenmenge klein, was zu einer Senkung der zur Datenübertragung erforderlichen Zeit führt, so daß eine schnelle Datenübertra­ gung realisiert werden kann.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein schematisches Diagramm einer Gesamtkonfigura­ tion eines Bildaufbereitungssystems gemäß einer ersten Ausführungsform der Erfindung;

Fig. 2 ein ausführlicheres Diagramm der Konfiguration des in Fig. 1 gezeigten Bildaufbereitungssystems;

Fig. 3 ein Diagramm eines Beispiels einer durch eine in Fig. 2 gezeigte Bildaufbereitungsoperations- Schaltung aufbereiteten Figur;

Fig. 4 ein Diagramm einer Struktur der auf einem in Fig. 2 gezeigten Datenbus übertragenen Daten;

Fig. 5 ein Diagramm einer Konfiguration einer in Fig. 2 gezeigten Datenübertragungsschaltung;

Fig. 6A-6D Diagramme der Konfiguration der durch die in Fig. 5 gezeigte Datenübertragungsschaltung über­ tragenen Bilddaten und der Übertragungsverfahren;

Fig. 7 ein schematisches Diagramm einer Konfiguration eines Hauptabschnitts eines in Fig. 2 gezeigten Pufferspeichers;

Fig. 8 ein schematisches Diagramm einer Gesamtkonfigura­ tion eines Bildaufbereitungssystems gemäß einer zweiten Ausführungsform der Erfindung;

Fig. 9 ein Diagramm einer Operationsfolge zum Schreiben von Pixeldaten in einen Anzeigespeicher des in Fig. 8 gezeigten Bildaufbereitungssystems;

Fig. 10 ein Diagramm einer Konfiguration eines Bildaufbe­ reitungssystems gemäß einer dritten Ausführungs­ form der Erfindung;

Fig. 11 ein Diagramm einer Konfiguration einer in Fig. 10 gezeigten Datenübertragungsschaltung;

Fig. 12 ein schematisches Diagramm einer Konfiguration eines Bildaufbereitungsspeichers;

Fig. 13 ein Signalformdiagramm zur Erläuterung einer Datenzugriffsoperation auf einen Bildaufberei­ tungsspeicher 3 gemäß der dritten Ausführungs­ form;

Fig. 14 ein schematisches Diagramm einer Konfiguration eines Bildaufbereitungssystems gemäß einer sech­ sten Ausführungsform der Erfindung; und

Fig. 15 ein ausführlicheres Diagramm der Anordnung einer in Fig. 14 gezeigten Filterschaltung.

Fig. 1 zeigt schematisch eine Konfiguration eines Bildaufbe­ reitungssystems gemäß der ersten Ausführungsform der Erfin­ dung. Wie in Fig. 1 gezeigt ist, enthält ein Bildaufberei­ tungssystem RS: eine Bildaufbereitungsoperations-Schaltung 2 zum Ausführen einer Bildaufbereitungsoperation; einen Bild­ aufbereitungsspeicher 3 zum Speichern von durch die Bildauf­ bereitungsoperations-Schaltung 2 erzeugten Pixeldaten; einen Anzeigespeicher 5 zum Speichern der Pixeldaten vom Bildaufbe­ reitungsspeicher 3 und zum Übertragen der gespeicherten Daten an eine Anzeigeeinheit zur Anzeige der Bilddaten durch die Anzeigeeinheit; und eine Speichersteuerschaltung 4 zum Steu­ ern der Übertragung der Pixeldaten zwischen dem Bildaufberei­ tungsspeicher 3 und dem Anzeigespeicher 5.

Das Bildaufbereitungssystem RS führt die Bildaufbereitung aus. Genauer empfängt es eine Bildaufbereitungsanweisung und Daten von einer Geometrieoperationseinheit 1, führt gemäß der empfangenen Anweisung und den empfangenen Daten eine Bildauf­ bereitungsoperation zur Erzeugung von Pixeldaten, die ein Bild der dreidimensionalen Graphik repräsentieren, aus und gibt nachfolgend die erzeugten Pixeldaten über die Speicher 3 und 5 an die Anzeigeeinheit zur Anzeige auf deren Bildschirm aus. Die Geometrieoperationseinheit 1 erzeugt die jeweiligen Eckpunktdaten mehrerer Polygone, die eine Figur bilden, und gibt sie aus und erzeugt außerdem die Bildaufbereitungsanwei­ sung, die die Bildaufbereitung angibt. Ein Polygon ist eine Minimaleinheit, aus der die Figur besteht. Die jeweiligen Eckpunktdaten umfassen: die Werte für R, B und G, die die Farbinformationen für Rot, Blau bzw. Grün repräsentieren; eine zweidimensionale Koordinate (X, Y), die den Ort des Eck­ punkts auf einem Bildschirm (Vollbild) angibt; einen Z-Wert, der einen Ort der entsprechenden Eckpunktdaten in Tiefenrich­ tung angibt; einen α-Wert, der die Durchsichtigkeit des Eck­ punkts angibt; und eine Koordinate (U, V) einer zu dem Eck­ punkt hinzugefügten Textur.

Zum Erzeugen der Eckpunktdaten führt die Geometrieoperations­ einheit 1 geometrische Operationen, eine Modellierungstrans­ formation, eine Beleuchtungsberechnung, eine Beschneideverar­ beitung, eine Gesichtsfeldtransformation und eine Darstel­ lungsfeldtransformation aus. Diese geometrischen Operationen sind im Gebiet der dreidimensionalen Graphikverarbeitung wohlbekannt.

Die Bildaufbereitungsoperations-Schaltung 2 empfängt von der Geometrieoperationseinheit 1 die Bildaufbereitungsanweisung und mehrere Eckpunktdaten. Die Bildaufbereitungsoperations- Schaltung 2 führt als Reaktion auf die empfangene Bildaufbe­ reitungsanweisung und unter Verwendung der mehreren empfange­ nen Eckpunktdaten die Bildaufbereitungsoperation aus, um ent­ sprechend mehreren Pixeln, die einen Bildschirm eines Voll­ bilds bilden, mehrere Pixeldaten zu erzeugen.

Der auch Bildaufbereitungsebene (R-Ebene) genannte Bildaufbe­ reitungsspeicher 3 hält mehrere Pixeldaten, die den von der Bildaufbereitungsoperations-Schaltung 2 gelieferten Pixeln des Bildschirms eines Vollbilds entsprechen. Die einem Pixel entsprechenden Pixeldaten umfassen die Werte für R, B und G, die das Rot, das Blau bzw. das Grün des entsprechenden Pixels repräsentieren, und einen α-Wert, der die Durchsichtigkeit des entsprechenden Pixels repräsentiert. Jeder der Werte für R, B, G und α wird mit 8 Bits repräsentiert. Die Anzahl der Pixel pro Vollbild ist durch eine Anzeigenorm der in dem Bildaufbereitungssystem zu verwendenden Anzeigeeinheit be­ stimmt. Die Anzeigenormen umfassen NTSC (National Television System Committee), VGA (Video Graphics Array), SVGA (Super Video Graphics Array) und XGA (Extended Graphics Array).

Die Bildaufbereitungsoperations-Schaltung 2 und der Bildauf­ bereitungsspeicher 3 sind über einen doppeltgerichteten Da­ tenbus verbunden. Die Bildaufbereitungsoperations-Schaltung 2 schreibt die durch die Bildaufbereitungsoperation erzeugten Pixeldaten in den Bildaufbereitungsspeicher 3 und liest wie­ derum die in den Bildaufbereitungsspeicher 3 geschriebenen Pixeldaten aus dem Bildaufbereitungsspeicher 3, um mit den ausgelesenen Pixeldaten neue Pixeldaten zu erzeugen. Durch Wiederholung dieses Prozesses so oft wie erforderlich werden endgültige Pixeldaten eines anzuzeigenden Vollbilds erzeugt. Wenn die Pixeldaten eines Vollbilds im Bildaufbereitungsspei­ cher 3 der Bildaufbereitungsoperations-Schaltung 2 gespei­ chert sind, werden die im Bildaufbereitungsspeicher 3 gehal­ tenen Daten gemäß der Steuerung der Speichersteuerschaltung 4 an einen Anzeigespeicher 5 übertragen. Zu diesem Zeitpunkt werden die Daten übertragen, von denen ein vorgeschriebenes Bit entfernt wurde. In der ersten Ausführungsform werden von den Pixeldaten 8 Bits, die den α-Wert repräsentieren, ent­ fernt, wobei gemäß der Steuerung der Speichersteuereinheit 4 nur 24 Bits, die die Werte für R, G und B der jeweiligen Pi­ xeldaten repräsentieren, an den Anzeigespeicher 5 übertragen werden.

In dem Anzeigeebene (D-Ebene) genannten Anzeigespeicher 5 werden die Pixeldaten für mehrere Pixel, die ein Vollbild bilden, gespeichert, wobei die jeweiligen Pixeldaten nur die Werte für R, G und B, nicht jedoch den α-Wert umfassen. Durch Ausführen einer Zeilenabtastung im Anzeigespeicher 5 werden die Pixeldaten nacheinander aus dem Anzeigespeicher 5 ausge­ lesen. Genauer werden die Pixeldaten in der Reihenfolge aus dem Anzeigespeicher 5 ausgelesen, in der die Pixel auf einer Abtastzeile angezeigt werden. Die aus dem Anzeigespeicher 5 ausgelesenen Pixeldaten werden über einen Digital/Analog-Um­ setzer (DAC) oder dergleichen zu der Anzeigeeinheit ge­ schickt. Die Anzeigeeinheit zeigt die Bilder anhand der emp­ fangenen Pixeldaten auf ihrem Bildschirm an. Der α-Wert ist zur Anzeige eines Bildes nicht erforderlich. Im Anzeigespei­ cher 5 sollten nur die Werte für R, G und B gespeichert wer­ den.

Die Speichersteuerschaltung 4 steuert Zugriffe auf den Bild­ aufbereitungsspeicher 3 und auf den Anzeigespeicher 5 in der Weise, daß während der Datenübertragung vom Bildaufberei­ tungsspeicher 3 zum Anzeigespeicher 5 zwischen dem Bildaufbe­ reitungsspeicher 3 und der Bildaufbereitungsoperations-Schal­ tung 2 eine doppeltgerichtete Datenübertragung ausgeführt wird.

Die den Pixeln sämtlicher durch die Bildaufbereitungsoperati­ ons-Schaltung 2 erzeugter Vollbilder entsprechenden Pixelda­ ten werden nacheinander in den Bildaufbereitungsspeicher 3 geschrieben. Die Pixeldaten jedes im Bildaufbereitungsspei­ cher 3 gespeicherten Vollbilds werden vor ihrer Aktualisie­ rung durch die Pixeldaten eines nächsten Vollbilds nacheinan­ der in den Anzeigespeicher 5 übertragen.

Die jeweils im Anzeigespeicher 5 gespeicherten Pixeldaten umfassen nicht den α-Wert, so daß die Speicherkapazität des Anzeigespeichers 5 verringert werden kann. Somit wird die in der ersten Ausführungsform verwendete Gesamtspeicherkapazität des Bildaufbereitungsspeichers 3 und des Anzeigespeichers 5 kleiner als die Gesamtspeicherkapazität der beiden in einer herkömmlichen Doppelpuffersteuerung verwendeten Speicher.

Fig. 2 ist ein Diagramm, das die Konfiguration des Bildaufbe­ reitungssystems RS aus Fig. 1 ausführlicher zeigt. Wie in Fig. 2 gezeigt ist, enthält das Bildaufbereitungssystem RS außer der Bildaufbereitungsoperations-Schaltung 2, dem Bild­ aufbereitungsspeicher 3, der Speichersteuerschaltung 4 und dem Anzeigespeicher 5, wie sie in Fig. 1 gezeichnet sind: einen Z-Speicher 11 zum Speichern eines Z-Werts; eine Daten­ übertragungsschaltung 12 zum Ausführen der Datenübertragung zwischen dem Bildaufbereitungsspeicher 3 und dem Anzeigespei­ cher 5 und zwischen dem Anzeigespeicher 5 und der Anzeigeein­ heit; einen Pufferspeicher 13 zum Puffern der Übertragung der Pixeldaten vom Anzeigespeicher 5 zur Anzeigeeinheit; einen Digital/Analog-Umsetzer (DAC) 14 zum Ausführen der Digi­ tal/Analog-Umsetzung an den aus dem Pufferspeicher 13 gelese­ nen Pixeldaten; und einen Texturspeicher 30 zum Speichern der Texturdaten eines Bildes.

In dem auch Z-Ebene genannten Z-Speicher 11 werden mehrere, den mehreren im Bildaufbereitungsspeicher 3 gespeicherten Pixeln, die ein Vollbild bilden, entsprechende Z-Werte ge­ speichert. Normalerweise enthält jeder Z-Wert 32 Bits und repräsentiert die Tiefeninformationen (Koordinate der Z- Ebene) der Pixeldaten. Der Z-Speicher 11 hat im wesentlichen die gleiche Speicherkapazität wie der Bildaufbereitungsspei­ cher 3. Der Bildaufbereitungsspeicher 3 und der Z-Speicher 11 enthalten beispielsweise jeweils einen Einport-Schreib-Lese- Speicher (RAM), vorzugsweise einen dynamischen RAM (DRAM).

Die Übertragungsoperation der Datenübertragungsschaltung 12 wird durch die Speichersteuerschaltung 4 gesteuert. Sie emp­ fängt mehrere Pixeldaten für ein im Bildaufbereitungsspeicher 3 gespeichertes Vollbild und überträgt die Daten außer dem α- Wert an den Anzeigespeicher 5. Außerdem empfängt die Daten­ übertragungsschaltung 12 mehrere vom Anzeigespeicher 5 ausge­ gebene Pixeldaten für ein Vollbild und überträgt sie an den Pufferspeicher 13.

Der Pufferspeicher 13 empfängt die vom Anzeigespeicher 5 aus­ gegebenen Pixeldaten, speichert sie vorübergehend und über­ trägt die gespeicherten Daten über den DAC 14 an eine Anzei­ geeinheit 20. Der Pufferspeicher 13 enthält beispielsweise einen Zweiport-Zuerst-Einlesen/Zuerst-Ausgeben-Speicher (Zweiport-FIFO-Speicher). Der Pufferspeicher 13 führt einfach eine Pufferung der Datenübertragung vom Anzeigespeicher 5 zum DAC 14 aus und ist zum Speichern eines Vollbilds einer gülti­ gen Menge von Pixeldaten nicht erforderlich. Somit ist die Speicherkapazität des Pufferspeichers 13 kleiner als die des Anzeigespeichers 5. Außerdem ist der Pufferspeicher 13 so beschaffen, daß die Übertragungsrate (die Anzahl der pro Zeiteinheit übertragenen Bits) bei der Eingabe der Daten von der Datenübertragungsschaltung 12 größer als die Übertra­ gungsrate bei der Ausgabe der Daten an den DAC 14 gemacht wird.

Der DAC 14 führt eine Digital/Analog-Umsetzung für die vom Pufferspeicher 13 empfangenen Pixeldaten aus und gibt die Analogsignale mit den Dreifarbinformationen für Rot, Blau und Grün an die Anzeigeeinheit 20 wie etwa eine Katodenstrahl­ röhre (CRT) aus. Außerdem erzeugt der DAC 14 ein horizontales Synchronisiersignal (Hsync) und ein vertikales Synchronisier­ signal (vsync) zur Ausgabe an die Anzeigeeinheit 20. Eine Bildschirmgröße ist gemäß einem durch die Anzeigeeinheit 20 angewendeten System vorgegeben, wodurch die Anzahl der Pixel auf einer Abtastzeile und die Anzahl der Pixel in einem Voll­ bild voreingestellt sind. Somit zählt der DAC 14 die vom Puf­ ferspeicher 13 übertragenen Pixeldaten und erzeugt bei jeder vorgegebenen Anzahl von Pixeldaten in den horizontalen Ab­ tastzeilen die horizontalen und vertikalen Synchronisiersig­ nale.

In dem Texturspeicher 30 werden die auf jedes Polygon, aus dem eine Figur besteht, abzubildenden Texturdaten gespei­ chert. Die Bildaufbereitungsoperations-Schaltung 2 greift gemäß der von der Geometrieoperationseinheit 1 empfangenen Texturkoordinate (U, V) auf den Texturspeicher 30 zu und bil­ det die erforderlichen Texturdaten auf das entsprechende Po­ lygon ab.

Die Speichersteuerschaltung 4 steuert das Datenlesen und -schreiben für den Bildaufbereitungsspeicher 3, für den Z- Speicher 11 und für den Anzeigespeicher 5 dadurch, daß sie an diese Speicher ein Operationssteuersignal zusammen mit einer Adresse, die repräsentiert, wohin gemäß einem durch die Bild­ aufbereitungsoperations-Schaltung 2 ausgegebenen Ziel die Daten geschrieben oder woher sie gelesen werden sollen, aus­ gibt.

Ferner steuert die Speichersteuerschaltung 4 die Datenüber­ tragungsschaltung 12 zum Steuern der Datenübertragung vom Bildaufbereitungsspeicher 3 zum Anzeigespeicher 5 sowie die Datenübertragung vom Anzeigespeicher 5 zum Pufferspeicher 13. Insbesondere steuert die Speichersteuerschaltung 4 einen Zeitpunkt für die Datenübertragung vom Bildaufbereitungsspei­ cher 3 zum Anzeigespeicher 5 und einen Zeitpunkt für die Da­ tenübertragung vom Anzeigespeicher 5 zum Pufferspeicher 13, um eine Störung eines auf dem Bildschirm der Anzeigeeinheit 20 angezeigten Bildes zu vermeiden. Ferner steuert die Spei­ chersteuerschaltung 4 die Operationszeiten des Bildaufberei­ tungsspeichers 3, des Anzeigespeichers 5 und der Datenüber­ tragungsschaltung 12, um Bildverluste der auf der Anzeigeein­ heit anzuzeigenden Pixel zu vermeiden.

Die Datenübertragungsschaltung 12, der Bildaufbereitungsspei­ cher 3, der Z-Speicher 11 und die Bildaufbereitungsoperati­ ons-Schaltung 2 sind über einen internen Datenbus 15 mit ei­ ner Breite von 2048 Bits verbunden. Der interne Datenbus 15 entspricht einem zur doppeltgerichteten Datenübertragung zwi­ schen der Bildaufbereitungsoperations-Schaltung 2 und dem Bildaufbereitungsspeicher 3 in Fig. 1 angeordneten Datenbus. Über diesen internen Datenbus 15 werden die Pixeldaten zwi­ schen der Bildaufbereitungsoperations-Schaltung 2 und dem Bildaufbereitungsspeicher 3 in beiden Richtungen übertragen, während die Z-Werte doppeltgerichtet zwischen der Bildaufbe­ reitungsoperations-Schaltung 2 und dem Z-Speicher 4 übertra­ gen werden. Außerdem werden die Pixeldaten über den internen Datenbus 15 vom Bildaufbereitungsspeicher 3 zur Datenübertra­ gungsschaltung 12 übertragen.

Die Datenübertragungsschaltung 12 ist über einen doppeltge­ richteten Datenbus 16 mit einer Breite von 64 Bits mit dem Anzeigespeicher 5 verbunden. Der Datenbus 16 entspricht einem Datenbus zur Übertragung von Pixeldaten vom Bildaufberei­ tungsspeicher 3 zum Anzeigespeicher 5 in Fig. 1. In der in Fig. 2 gezeigten Konfiguration führt die Datenübertragungs­ schaltung 12 eine Datenübertragung zwischen dem Bildaufberei­ tungsspeicher 3 und dem Anzeigespeicher 5 und zwischen dem Anzeigespeicher 5 und dem Pufferspeicher 13 aus. Somit über­ trägt der Datenbus 16 die Pixeldaten zwischen der Datenüber­ tragungsschaltung 12 und dem Anzeigespeicher 5 in beiden Richtungen.

Die Bildaufbereitungsoperations-Schaltung 2, der Bildaufbe­ reitungsspeicher 3, die Speichersteuerschaltung 4, der Z- Speicher 11, die Datenübertragungsschaltung 12, der Puffer­ speicher 13 und der DAC 14 sind auf einem gemeinsamen Halb­ leiterchip integriert, so daß sie eine integrierte Halblei­ terschaltung bilden. Eine solche integrierte Halbleiterschal­ tungsvorrichtung mit einer Bildaufbereitungsoperations-Schal­ tung wird normalerweise Bildaufbereitungsprozessor oder Gra­ phikbeschleuniger genannt.

Der interne Datenbus 15 ist ein in bezug auf einen solchen Bildaufbereitungsprozessor 10 interner Datenbus, wobei seine Bitbreite wesentlich größer als die des aus einer Verdrahtung auf der Platine ausgebildeten Datenbusses 16 gemacht werden kann. In der vorliegenden Ausführungsform hat der interne Datenbus 15 eine Busbreite des 2048 Bits. Somit kann der in­ terne Datenbus 15 (da die Busbreite nicht durch die Anschluß­ stifte des Bildaufbereitungsspeichers 3 und des Z-Speichers 11, sondern durch den Zwischenverbindungsabstand des internen Datenbusses im Bildaufbereitungsprozessor 10 begrenzt ist) eine Busbreite von mehreren Kilobits haben.

Der Anzeigespeicher 5 enthält einen getrennt vom Halbleiter­ chip des Bildaufbereitungsprozessors 10 vorgesehenen Halblei­ terchip und ist beispielsweise auf einem Einport-RAM (vor­ zugsweise einem DRAM) konfiguriert. Somit enthält der Daten­ bus 16 Verdrahtungsleitungen auf der Platine, wobei seine Bitbreite durch die Anzahl der Daten-Eingangs/Ausgangs-An­ schlußstifte des Anzeigespeichers 5 begrenzt ist. In der vor­ liegenden Ausführungsform hat der Datenbus 16 eine Busbreite von 64 Bits. Der Datenbus 16 kann (je nach Anzahl der Daten- Eingangs/Ausgangs-Anschlußstifte des Anzeigespeichers 5) eine Busbreite von einigen 10 bis 100 Bits haben.

Der Texturspeicher 30 enthält einen gegenüber den Halbleiter­ chips des Bildaufbereitungsprozessors 10 und des Anzeigespei­ chers 5 nochmals weiteren getrennten Halbleiterchip. Der Tex­ turspeicher 30 speichert nur die Texturdaten jedes Polygons und braucht keine große Texturdatenmenge gleichzeitig zu übertragen. Somit führt eine niedrige Busbreite zwischen dem Texturspeicher 30 und der Bildaufbereitungsoperations-Schal­ tung 2 nicht zu signifikanten Problemen. In Verbindung mit Fig. 3 wird nun eine Operation durch die Bildaufbereitungs­ operations-Schaltung 2 zum Schreiben von Pixeldaten in den Bildaufbereitungsspeicher 3 kurz beschrieben.

Es wird nun angenommen, daß in einem Vollbild (Bildschirm) 40 auf einer gegebenen Hintergrundfarbe eine Figur 41 aufberei­ tet wird, vor der eine weitere Figur 42 aufbereitet wird. Die Bildaufbereitungsoperations-Schaltung 2 löscht zunächst über den internen Datenbus 15 den in dem Bildaufbereitungsspeicher 3 gespeicherten Inhalt und speichert im Bildaufbereitungs­ speicher 3 die Werte für R, G und B, die die Hintergrundfarbe repräsentieren, und einen α-Wert, der die Durchsichtigkeit 0 repräsentiert. Ferner speichert die Bildaufbereitungsoperati­ ons-Schaltung 2 über den internen Datenbus 15 im Z-Speicher 11 einen Z-Wert, der den fernsten Ort repräsentiert.

Als Reaktion auf eine Anweisung von der Bildaufbereitungsope­ rations-Einheit 1 liest die Bildaufbereitungsoperations- Schaltung 2 daraufhin aus einem Bildaufbereitungsspeicher 3 und aus einem Z-Speicher 11 die einer schraffierten Figur 41 in Fig. 3 entsprechenden Pixeldaten und Z-Werte aus, um die Pixeldaten und Z-Werte für die gesamte Figur 41 zu erzeugen. Daraufhin führt die Bildaufbereitungsoperations-Schaltung 2 einen Prozeß zum Entfernen einer verborgenen Oberfläche (eine Z-Operation) zum Vergleich der aus dem Z-Speicher 11 ausgele­ senen Z-Werte und der von der Figur 41 erzeugten Z-Werte aus, um die Farbe der vor dem Hintergrund anzuordnenden Figur 41 zu validieren. Daraufhin werden die Z-Werte der Figur 41 über den internen Datenbus 15 zum Z-Speicher 11 übertragen und die Z-Werte der der Figur 41 entsprechenden Pixel in dem Vollbild aktualisiert. Ferner führt die Bildaufbereitungsoperations- Schaltung 2 anhand der α-Werte der Pixeldaten des aus dem Bildaufbereitungsspeicher 3 ausgelesenen Hintergrunds und der α-Werte der Figur 41 eine Transparenzoperation (eine α-Mi­ schungsoperation) zum Mischen der Farbinformationen (der Werte für R, G und B) der aus dem Bildaufbereitungsspeicher 3 gelesenen Pixeldaten und der Farbinformationen (der Werte für R, G und B) der Pixeldaten der Figur 41 aus. Die durch diese Transparenzoperation erhaltenen Farbinformationen (die Werte für R, G und B) und die entsprechenden α-Werte werden über den internen Datenbus 15 zum Bildaufbereitungsspeicher 3 übertragen, wobei die Pixeldaten in dem Figur 41 entsprechen­ den Rahmen durch die neu erzeugten Pixeldaten neu aktuali­ siert werden.

Daraufhin erzeugt die Bildaufbereitungsoperations-Schaltung 2 die Pixeldaten und die Z-Werte für die gesamte Figur 42 und liest außerdem aus dem Bildaufbereitungsspeicher 3 bzw. aus dem Z-Speicher 11 diejenigen Pixeldaten und Z-Werte aus, die dem Gebiet in dem Rahmen entsprechen, in dem die Figur 42 aufbereitet wird. Die Bildaufbereitungsoperations-Schaltung 2 vergleicht die ausgelesenen und die erzeugten Z-Werte der Figur 42 und validiert gemäß dem Ergebnis des Vergleichs die Farbe der Figur 42 im Vordergrund. Die Z-Werte der Figur 42 werden über den internen Datenbus 15 zum Z-Speicher 11 über­ tragen, wobei die Z-Werte der Pixel in dem Figur 42 entspre­ chenden Gebiet aktualisiert werden. Ferner führt die Bildauf­ bereitungsoperations-Schaltung 2 anhand der aus dem Bildauf­ bereitungsspeicher 3 ausgelesenen α-Werte der Pixeldaten und der α-Werte der Pixeldaten in der Figur 42 die Transparenz­ operation zum Mischen der Farbinformationen (der Werte für R, G und B) der aus dem Bildaufbereitungsspeicher 3 ausgelesenen Pixeldaten und der Farbinformationen (der Werte für R, G und B) der entsprechenden Pixeldaten in der Figur 42 aus. Die durch die Transparenzoperation erhaltenen Farbinformationen (die Werte für R, G und B) und α-Werte werden über den inter­ nen Datenbus 15 zum Bildaufbereitungsspeicher 3 übertragen und die der Figur 42 entsprechenden Pixeldaten im Vollbild 40 aktualisiert.

Im allgemeinen werden mehr Figuren als die in Fig. 3 gezeig­ ten aufbereitet. Dementsprechend muß die Bildaufbereitungs­ operations-Schaltung 2 die Operationen zum Lesen der Pixelda­ ten aus dem Bildaufbereitungsspeicher 3 und zum Schreiben neuer Pixeldaten in diesen häufiger ausführen. Ähnlich muß die Bildaufbereitungsoperations-Schaltung 2 auch die Opera­ tionen zum Lesen der Z-Werte aus dem Z-Speicher 11 und zum Schreiben neuer Z-Werte in diesen häufiger ausführen. Somit sind die Bildaufbereitungsoperations-Schaltung 2, der Bild­ aufbereitungsspeicher 3 und der Z-Speicher 11 vorzugsweise auf dem gleichen Halbleiterchip konfiguriert, so daß für den Bildaufbereitungsspeicher 3 und für den Z-Speicher 11, auf die sehr häufig zugegriffen wird, eine angemessen große Zugriffsbandbreite sichergestellt werden kann. Die Speicher­ zugriffs-Bandbreite stellt die Anzahl der Bits, die pro Zeit­ einheit aus einem Speicher gelesen oder in diesen geschrieben werden, dar und wird beispielsweise durch einen Zahlenwert einer Betriebsfrequenz des Speichers, multipliziert mit einer Bitbreite des Datenbusses, dargestellt. Durch Konfigurieren einer Vorrichtung zu einer Einchip-Vorrichtung kann somit der interne Datenbus mit internen Zwischenverbindungsleitungen realisiert werden, um eine ausreichend große Busbreite si­ cherzustellen.

Fig. 4 zeigt eine Struktur der auf dem internen Datenbus 15 übertragenen Pixeldaten. Die interne Datenbus 15 hat eine Busbreite von 2048 Bits, wobei die Busleitungen von dem höchstwertigen Bit Nummer 0 zum niederwertigsten Bit Nummer 2047 numeriert sind. Von diesen Busleitungen mit den Bits <0 : 2047< des internen Datenbusses 15 werden jeweils die Bus­ leitungen mit 32 Bits von der oberen Bitseite (mit einer kleineren Bitnummer) zur Übertragung eines Pixeldatenstücks verwendet. Somit enthalten die gleichzeitig auf dem internen Datenbus 15 übertragenen Daten <0 : 2047< die 64 Pixeldaten #1-#64. Das heißt, wenn eine Adresse von der Speichersteuerschaltung 4 zum Bildaufbereitungsspeicher 3 ge­ liefert wird, werden 64 Pixeldaten parallel vom Bildaufbe­ reitungsspeicher 3 auf den internen Datenbus 15 übertragen. Bezüglich der Pixeldaten sind die Werte für R, G, B und α jeweils 8 Bits-Werte, deren Lage auf den entsprechenden Da­ tenbusleitungen nacheinander von der oberen Bitseite festge­ setzt ist, und die auf den internen Datenbus 15 übertragen werden.

Wenn die Pixeldaten auf den internen Datenbus 15 übertragen werden, sind die Bitstellen, an denen die Werte für R, G, B und α der jeweiligen Pixeldaten übertragen werden, eindeutig bestimmt. Zum Beispiel werden die R-Werte lediglich über die Busleitungen <0 : 7<, <32 : 39<, . . . <2016 : 2023< übertragen. Die G-Werte werden ausschließlich über die Busleitungen <8 : 15<, <40 : 47<, . . . <2024 : 2031< übertragen. Die B-Werte werden le­ diglich über die Busleitungen <16 : 23<, <48 : 55<, . . . <2032 : 2039< übertragen. Gleichfalls werden die α-Werte aus­ schließlich über die Busleitungen <24 : 31<, <56 : 63<, . . . <2040 : 2047< übertragen. Die Busleitung mit dem höchstwertigen Bit ist diejenige mit einer Bitnummer 0. Die Busleitung mit dem niederwertigsten Bit ist diejenige mit einer Bitnummer 2047. In jeder Gruppe der Datenbusleitungen gibt es für die Farbinformationen und für den α-Wert der jeweiligen Pixelda­ ten jeweils ein oberes Bit, das über eine obere Bitstelle einer entsprechenden Busleitungsgruppe übertragen wird.

Fig. 5 zeigt schematisch eine Konfiguration der Datenübertra­ gungsschaltung 12 aus Fig. 2. Wie in Fig. 5 gezeigt ist, ent­ hält die Datenübertragungsschaltung 12 die parallel zum in­ ternen Datenbus 15 vorgesehenen Register 50-1 bis 50-64. Die Register 50-1 bis 50-64 mit einer Kapazität von jeweils 24 Bits sind entsprechend den parallel auf dem internen Da­ tenbus 15 übertragenen 64 Pixeldatenstücken vorgesehen, wobei in ihnen die Farbinformationen (die Werte für R, G und B) der entsprechenden Pixeldaten gespeichert werden. Die auf dem internen Datenbus 15 übertragenen α-Werte werden nicht ge­ speichert. Zum Beispiel sind die Busleitungen <0 : 23< des in­ ternen Datenbusses 15 an das Register 50-1 angeschlossen, während die Busleitungen <24 : 31< vom Register 50-1 getrennt sind. Ähnlich ist das Register 50-2 an die Busleitungen <32 : 55< des internen Datenbusses 15 angeschlossen und von den Busleitungen <56 : 63< getrennt. Die anderen Register sind in der gleichen Weise an die entsprechenden Busleitungen ange­ schlossen, wobei der α-Wert in keinem Register gespeichert wird. Die Speichersteuerschaltung 4 steuert die Zeiten, zu denen die Register 50-1 bis 50-64 die empfangenen Daten auf­ nehmen und speichern.

Die Datenübertragungsschaltung 12 enthält ferner: eine über einen Datenbus 55 parallel an die Register 50-1 bis 50-64 angeschlossene Auswahleinrichtung 51 zum aufeinanderfolgenden Auswählen von jeweils 64 Bits vom internen Datenbus 55 begin­ nend bei einem oberen Bit gemäß der Steuerung der Speicher­ steuerschaltung 4; und eine Schalt-Schaltung 52 zum Übertra­ gen der durch die Auswahleinrichtung 51 ausgewählten Pixelda­ tenbits an den Anzeigespeicher 5 und zum Übertragen der vom Anzeigespeicher 5 ausgelesenen Daten an den Pufferspeicher 13.

Für den internen Datenbus 55 sind jeweils den Registern 50-1 bis 50-64 entsprechende Teildatenbusse mit 24 Bits vorgese­ hen. Die Auswahleinrichtung 51 setzt die Daten mit 1536 Bits auf dem internen Datenbus 55 zur aufeinanderfolgenden Über­ tragung in 24 Übertragungsdatenstücke mit jeweils 64 Bits um. Die Anzahl der von der Auswahleinrichtung 51 ausgegebenen Bits, d. h. 64 Bits, entspricht der Bitbreite des Datenbusses 16, an den der Anzeigespeicher 5 angeschlossen ist. Somit werden die durch einen Zugriff aus dem Bildaufbereitungsspei­ cher 3 ausgelesenen 64 Pixeldaten durch vierundzwanzigmaliges Ausführen der Übertragungsoperationen über die Schalt-Schal­ tung 52 im Anzeigespeicher 5 gespeichert.

Die Schalt-Schaltung 52 enthält: eine Pufferschaltung 54, die in einer Betriebsart zum Übertragen der gemäß der Steuerung der Speichersteuerschaltung 4 aus dem Bildaufbereitungsspei­ cher 3 zum Anzeigespeicher 5 ausgelesenen Pixeldaten akti­ viert wird; und eine Pufferschaltung 53, die gemäß der Steue­ rung der Speichersteuerschaltung 4 aktiviert wird, wenn die Pixeldaten vom Anzeigespeicher 5 zu einer Anzeigeeinheit übertragen werden. Diese Pufferschaltungen 53 und 54 werden komplementär zueinander aktiviert und erreichen, wenn sie deaktiviert sind, jeweils einen hochimpedanten Ausgangszu­ stand. Die Pufferschaltungen 53 und 54 übertragen jeweils Daten mit 64 Bits. Es wird nun der Betrieb der in Fig. 5 ge­ zeigten Datenübertragungsschaltung 12 beschrieben.

Die Bildaufbereitungsoperations-Schaltung 2 liefert an die Speichersteuerschaltung 4 ein Steuersignal, das den Abschluß des Schreibens der Pixeldaten für ein Vollbild in den Bild­ aufbereitungsspeicher 3 angibt. Als Reaktion steuert die Speichersteuerschaltung 4 den Bildaufbereitungsspeicher 3 zum Auslesen der Pixeldaten für ein im Anzeigespeicher 5 zu spei­ cherndes Vollbild. Mit einem Zugriff werden 64 Pixeldaten parallel aus dem Bildaufbereitungsspeicher 3 ausgelesen. Ein solcher Zugriff wird mehrmals wiederholt, bis die Pixeldaten für ein Vollbild vollständig aus dem Bildaufbereitungsspei­ cher 3 ausgelesen sind.

In einer Betriebsart zum Speichern der Pixeldaten im Anzeige­ speicher 5 ist in der Datenübertragungsschaltung 12 die Puf­ ferschaltung 54 der Schalt-Schaltung 52 aktiviert, während die Pufferschaltung 53 deaktiviert ist. Von den über den in­ ternen Datenbus 15 übertragenen Pixeldaten mit 2048 Bits wer­ den gemäß der Steuerung der Speichersteuerschaltung 4 in den Registern 50-1 bis 50-64 die Farbinformationen (die Werte für R, G und B) mit 1516 Bits mit Ausnahme der α-Werte gespei­ chert. In den Registern 50-1 bis 50-64 werden parallel 64 parallel aus dem Bildaufbereitungsspeicher 3 ausgelesene Pi­ xeldatenstücke gespeichert.

Daraufhin wählt die Auswahleinrichtung 51 die Pixeldaten in einer Einheit mit 64 Bits in einer vom Register 50-1 begin­ nenden Reihenfolge zur Übertragung über die Pufferschaltung 54 zum Anzeigespeicher 5 aus. Somit führt die Auswahleinrich­ tung 51 die Auswahloperation vierundzwanzigmal aus, wobei 24 Übertragungsdatenstücke jeweils mit 64 Bits seriell über die Pufferschaltung 54 übertragen und im Anzeigespeicher 5 ge­ speichert werden. Die Speichersteuerschaltung 4 steuert den Bildaufbereitungsspeicher 3 in der Weise, daß sichergestellt wird, daß vor dem Auslesen der nächsten 64 Pixeldatenstücke auf den internen Datenbus 15 sämtliche in den Registern 50-1 bis 50-64 gespeicherten Pixeldaten mit 1536 Bits vollständig an den Bildaufbereitungsspeicher 5 geliefert werden.

Die Speicherzugriffs-Bandbreite β 2 bei der Übertragung der Daten auf den Datenbus 16 kann kleiner als die Speicher­ zugriffs-Bandbreite β 1 bei der Übertragung der Daten auf den internen Datenbus 15 sein. Dies liegt daran, daß die Pixelda­ ten für ein Vollbild mit Ausnahme der α-Werte nur einmal in den Anzeigespeicher 5 geschrieben und aus ihm gelesen werden müssen, womit die Anzahl der Zugriffe auf den Anzeigespeicher 5 wesentlich niedriger als die auf den Bildaufbereitungsspei­ cher 3 ist. Ferner ist der Wert der Speicherzugriffs-Band­ breite β 2 auf den Datenbus 16 durch eine Datenübertragungs­ rate, mit der die Bilddaten zu der Anzeigeeinheit übertragen werden, begrenzt, womit die Bandbreite β 2 keinen großen Wert zu haben braucht.

Somit kann die Busbreite des Datenbusses 16 kleiner als die des internen Datenbusses 15 sein. Das heißt, daß eine erfor­ derliche Speicherzugriffs-Bandbreite β 2 selbst dann sicher­ gestellt werden kann, wenn der Anzeigespeicher 5 einen gegen­ über dem Halbleiterchip des Bildaufbereitungsprozessors 10 getrennten Halbleiterchip enthält und der Bildaufbereitungs­ prozessor 10 und der Anzeigespeicher 5 über Verdrahtungslei­ tungen auf der Platine verbunden sind. Andererseits ist der interne Datenbus 15, auf dem eine äußerst große Datenmenge zu übertragen ist, mit der Bildaufbereitungsoperations-Schaltung 2 und dem Bildaufbereitungsspeicher 3 auf dem gleichen Halb­ leiterchip integriert und aus internen Zwischenverbindungs­ leitungen auf dem Chip ausgebildet. Somit kann die Bildaufbe­ reitungsoperations-Schaltung 2 die erforderlichen Pixeldaten mit hoher Geschwindigkeit übertragen und die Bildaufberei­ tungsoperation mit hoher Geschwindigkeit ausführen.

Wenn das Schreiben der Pixeldaten für ein Vollbild mit Aus­ nahme der α-Werte zum Anzeigespeicher 5 abgeschlossen ist, steuert die Speichersteuerschaltung 4, daß der Anzeigespei­ cher 5 die Pixeldaten aus dem Anzeigespeicher 5 liest, um die Anzeige eines Bildes auf der Anzeigeeinheit 20 zu beginnen. Der Anzeigespeicher 5 empfängt Adressen und weitere Steuersignale von der Speichersteuerschaltung 4 und gibt mehrmals Daten mit 64 Bits an den Bildaufbereitungsprozessor 10 aus. In der Datenübertragungsschaltung 12 wird durch die Speichersteuerschaltung 4 die Pufferschaltung 53 in der Schalt-Schaltung 52 aktiviert, so daß sie nacheinander die vom Anzeigespeicher 5 empfangenen Daten mit 64 Bits zum Puf­ ferspeicher 13 überträgt. Die Pufferschaltung 54 ist in einem inaktiven Zustand, wodurch ein Konflikt der Übertragungsdaten in der Schalt-Schaltung 52 verhindert wird.

Wenn das Schreiben der Pixeldaten für ein Vollbild in den Anzeigespeicher 5 abgeschlossen ist, verwendet die Bildaufbe­ reitungsoperations-Schaltung 2 den internen Datenbus 15 zum Erzeugen der Pixeldaten für ein nächstes in den Bildaufberei­ tungsspeicher 3 zu schreibendes Vollbild. Die Bildaufberei­ tungsoperations-Schaltung 2 kann parallel zu ihrer Operation zum Übertragen der Pixeldaten für ein Vollbild (das momentane Vollbild) die Pixeldaten für ein nächstes Vollbild vom Anzei­ gespeicher 5 zum Pufferspeicher 13 erzeugen und die erzeugten Pixeldaten in den Bildaufbereitungsspeicher 3 schreiben.

Selbst wenn die Übertragung der Pixeldaten des momentanen Vollbilds vom Anzeigespeicher 5 in den Pufferspeicher 13 nicht gleichzeitig mit dem Schreiben sämtlicher Pixeldaten für ein nächstes Vollbild in den Bildaufbereitungsspeicher 3 abgeschlossen worden ist, können die Pixeldaten für das näch­ ste Vollbild vom Bildaufbereitungsspeicher 3 zum Anzeigespei­ cher 5 übertragen werden. Selbstverständlich steuert aber die Speichersteuerschaltung 4 die Pixeldaten-Übertragungsopera­ tionen des Bildaufbereitungsspeichers 3 und des Anzeigespei­ chers 5, um sicherzustellen, daß das Schreiben der Pixeldaten für das nächste Vollbild nur in eine Speicherzelle zulässig ist, deren Speicherpixeldaten bereits in den Anzeigespeicher 5 ausgelesen wurden, wodurch verhindert wird, daß die in ei­ ner Speicherzelle im Anzeigespeicher 5 gespeicherten Pixelda­ ten vor dem Auslesen aktualisiert werden.

Die Übertragungsrate β 3 der Datenausgabe vom Pufferspeicher 13 ist durch die Bildschirmgröße (die Anzahl der Pixel) und durch die Bildwiederholrate (die Anzahl der pro Zeiteinheit angezeigten Vollbilder) der Anzeigeeinheit 20 bestimmt. Zur Bildschirmanzeige ohne Bildstörung auf der Anzeigeeinheit 20 muß der Pufferspeicher 13 ständig eine Datenmenge halten, die ausreicht, um die Pixeldaten ohne Störung der Übertragungs­ rate β 3 an den DAC 14 zu übertragen.

Wie zuvor beschrieben wurde, ist der Pufferspeicher 13 so konfiguriert, daß er für seine Eingabe eine größere Daten­ übertragungsrate als für seine Ausgabe hat. Beim Übertragen der gleichen Datenmenge ist die zum Übertragen der Daten vom Anzeigespeicher 5 zum Pufferspeicher 13 erforderliche Zeit­ dauer kürzer als die zum Übertragen der Daten vom Pufferspei­ cher 13 zum DAC 14 erforderliche Zeitdauer. Selbst wenn die Operation zum Übertragen der Pixeldaten des momentanen Voll­ bilds vom Anzeigespeicher 5 zum Pufferspeicher 13 und die Operation zum Übertragen der Pixeldaten eines nächsten Voll­ bilds vom Bildaufbereitungsspeicher 3 zum Anzeigespeicher 5 abwechselnd umgeschaltet werden, können die Pixeldaten somit ohne Störung der Übertragungsrate der zum DAC 14 zu übertra­ genden Daten an den Pufferspeicher 13 geliefert werden. In diesem Fall liegt die Übertragungsrate der Pixeldaten, die der Pufferspeicher 13 über die Datenübertragungsschaltung 12 vom Anzeigespeicher 5 empfängt, in der gleichen Größenordnung wie die Speicherzugriffs-Bandbreite β 2 des Anzeigespeichers 5.

Es wird nun angenommen, daß in den Registern 50-1 bis 50-64 der wie in Fig. 6A gezeigten Datenübertragungsschaltung 12 die Pixeldaten PX1 bis PX64 gespeichert werden. Die Pixelda­ ten PX1-PX64 enthalten jeweils die Farbinformationen mit 64 Bits, wobei die Pixeldaten PX1-PX64 insgesamt 1536 Bits umfassen.

Die Auswahleinrichtung 51 unterteilt die Daten mit 1536 Bits in Übertragungsdaten zu jeweils 64 Bits und führt in allen vierundzwanzigmal die Auswahl und -übertragungsoperationen 24 aus.

Wie nun in Fig. 6B gezeigt ist, werden im ersten Übertra­ gungszyklus die Pixeldaten PX1 und PX2 und die Werte für R und G mit insgesamt 16 Bits der Pixeldaten PX3 zur Übertra­ gung zum Anzeigespeicher 5 ausgewählt.

Wie in Fig. 6C gezeigt ist, werden darauf im nächsten Über­ tragungszyklus die verbleibenden B-Werte mit 8 Bits der Farb­ informationen der Pixeldaten PX3, der Pixeldaten PX4 und PX5, die jeweils die Farbinformationen mit 24 Bits enthalten, und der R-Wert mit 8 Bits der Farbinformationen der Pixeldaten PX6 parallel übertragen.

Wie in Fig. 6D gezeigt ist, werden nachfolgend im nächsten Übertragungszyklus die verbleibenden Werte für G und B mit 16 Bits der Pixeldaten PX6 und der Pixeldaten PX7 und PX8, die die Farbinformationen mit jeweils 24 Bits enthalten, pa­ rallel übertragen. Insgesamt gibt es 24 Übertragungszyklen, wobei eine Menge von Pixeldatenübertragungen, wie in den Fig. 6B bis 6D gezeigt ist, achtmal wiederholt wird. Somit gibt es im Anzeigespeicher 5 eine Situation, in der ein Pi­ xeldatenstück über zwei Adressen gespeichert wird. Wie in Fig. 4 gezeigt ist, haben die Farbinformationen mit 24 Bits in den jeweiligen Pixeldaten aber die konsistenten Bitstellen für die Werte für R, G und B. Aufgrund dieses Merkmals werden die Werte für R, G und B zum Zeitpunkt der Übertragung vom Pufferspeicher 13 zum DAC 14 in Einheiten von Pixeln ausge­ wählt.

Fig. 7 zeigt schematisch eine Konfiguration eines Hauptab­ schnitts des Pufferspeichers 13. Der Pufferspeicher 13 ent­ hält: die parallel zueinander vorgesehenen Registerschaltun­ gen 13a, 13b und 13c jeweils mit einer Speicherkapazität von 64 Bits; und einen in einer vorausgehenden oder nachfolgenden Stufe der Registerschaltungen 13a-13c vorgesehenen Zuerst- Eingeben/Zuerst-Ausgeben-Speicher (FIFO-Speicher). Die Daten werden gemäß einem Schreibauswahlsignal ϕws in einer Einheit mit 64 Bits in die Registerschaltungen 13a-13c geschrieben. Genauer nimmt eine der Registerschaltungen 13a-13c gemäß ei­ nem Schreibauswahlsignal ϕws die vom FIFO-Speicher oder von der Datenübertragungsschaltung 12 gelieferten Daten mit 64 Bits auf und speichert sie gemäß einem Schreibauswahlsig­ nal ϕws.

Die Registerschaltungen 13a-13c geben die Daten gemäß einem Leseauswahlsignal ϕrs in einer Einheit mit 24 Bits aus. Das Leseauswahlsignal ϕrs wählt die Daten mit 24 Bits, die die Farbinformationen (die Werte für R, G und B) enthalten, eines Pixels aus. Die aus den Registerschaltungen 13a-13c ausgele­ senen Daten mit 24 Bits werden an den FIFO-Speicher oder an den DAC in der nachfolgenden Stufe geliefert. Wie in Fig. 4 gezeigt ist, werden die Werte für R, G und B in den jeweili­ gen Pixeldaten an den gleichen Stellen angeordnet. Durch auf­ einanderfolgendes Speichern von 64 Bits-Daten in den Regi­ sterschaltungen 13a-13c und daraufhin Auswählen der Daten in einer Einheit mit 24 Bits von diesen können somit die Werte für R, G und B eines Pixels zur Übertragung an die nachfol­ gende Stufe genau ausgewählt werden. Die Verwendung der Regi­ sterschaltungen 13a-13c beseitigt die Notwendigkeit einer komplizierten Adressenübersetzung zum Schreiben in den Anzei­ gespeicher 5 oder zum Lesen aus diesem, um Daten in Einheiten von Pixeln auszulesen. Die Übertragung der Pixeldaten zum DAC 14 kann leicht in einer Einheit von Pixeldaten ausgeführt werden.

Das Schreibauswahlsignal ϕws und das Leseauswahlsignal ϕrs können gleichzeitig zum Zeitpunkt des Schreibens/Lesens von der Speichersteuerschaltung 4 zum Pufferspeicher 13 geliefert werden. Alternativ können beispielsweise mit dieser Zähl­ schaltung die gelieferten Schreibanweisungen und Leseanwei­ sungen im Pufferspeicher 13 gezählt und die Schreib/Lese-Aus­ wahlsignale erzeugt werden. Das Schreibauswahlsignal ϕws und das Leseauswahlsignal ϕrs werden in der Weise erzeugt, daß eine dem Schreiben unterliegende Registerschaltung und eine Registerschaltung zum Ausgeben von Pixeldaten voneinander verschieden sind.

In der ersten Ausführungsform muß die Busbreite des internen Datenbusses 15 größer als die Busbreite des Datenbusses 16 gemacht werden. Diese Datenbusse 15 und 16 können Busbreiten mit einer beliebigen Anzahl von Bits haben.

Falls es im Bildaufbereitungsprozessor 10 zusätzlichen Platz gibt, können der Anzeigespeicher 5 und der Bildaufbereitungs­ prozessor 10 auf dem gleichen Halbleiterchip integriert wer­ den. In diesem Fall kann die Bitbreite des Datenbusses 16, der den Anzeigespeicher 5 und die Datenübertragungsschaltung 12 verbindet, mehrere Kilobits betragen, was eine Bildaufbe­ reitungsverarbeitung mit höherer Geschwindigkeit ermöglicht.

Ferner kann der DAC 14 außerhalb des Bildaufbereitungsprozes­ sors 10 vorgesehen sein. Der Pufferspeicher 13 kann ebenfalls außerhalb des Bildaufbereitungsprozessors 10 vorgesehen sein. Die Register 50-1 bis 50-64 in der Datenübertragungsschaltung 12 sind entsprechend den jeweiligen Pixeldaten parallel vor­ gesehen. Die Register 50-1 bis 50-64 können jedoch zu einem Register konfiguriert sein, in dem Daten mit 1536 Bits ge­ speichert werden.

Obgleich der Bildaufbereitungsspeicher 3 durch einen Einport­ speicher konfiguriert ist, kann er alternativ durch einen Zweiportspeicher konfiguriert sein. Wenn als Bildaufberei­ tungsspeicher 3 ein Zweiportspeicher verwendet wird, wird bei diesem ein Port zur doppeltgerichteten Übertragung der Pixel­ daten zur und von der Bildaufbereitungsoperations-Schaltung 2 und der andere zur Übertragung der Pixeldaten zum Anzeige­ speicher 5 verwendet. Wenn der andere Port so konfiguriert ist, daß er eine Breite von 64 Bits hat, kann er an die Puf­ ferschaltung 54 angeschlossen sein, wobei die Register 50-1 bis 50-64 der Datenübertragungsschaltung 12 und der Auswahl­ schaltung 51 entfernt sind. Ferner muß dieser Mehrport-Bild­ aufbereitungsspeicher 3 in diesem Fall so konfiguriert sein, daß von dem anderen Port nur die Werte für R, G und B der Pixeldaten ausgegeben werden. In diesem Fall werden die Spei­ cherebenen einfach entsprechend den Werten für R, G und B und α im Bildaufbereitungsspeicher 3 geliefert, wobei sein einer Port an sämtliche Speicherebenen und der andere Port an die­ jenigen Speicherebenen, in denen die Werte für R, G und B gespeichert werden, angeschlossen ist. Die α-Werte werden nur über den einen Port ein- und ausgegeben.

Außerdem kann neben dem internen Datenbus 15 ein weiterer Datenbus in der Weise vorgesehen sein, daß über ihn die Z- Daten zwischen der Bildaufbereitungsoperations-Schaltung 2 und dem Z-Speicher 11 übertragen werden. Die Bildaufberei­ tungsoperations-Schaltung 2 kann daraufhin die Datenübertra­ gung mit dem Bildaufbereitungsspeicher 3 und die Datenüber­ tragung mit dem Z-Speicher 11 parallel zueinander ausführen und dadurch die Arbeitsgeschwindigkeit erhöhen.

Außerdem kann die Bildaufbereitungsoperations-Schaltung 2 so konfiguriert sein, daß sie ihre Operation mit einer fest ver­ drahteten Logik oder durch Software ausführt.

Zweite Ausführungsform

Fig. 8 zeigt schematisch eine Konfiguration eines Hauptab­ schnitts des Bildaufbereitungssystems RS gemäß der zweiten Ausführungsform der Erfindung. In der in Fig. 8 gezeigten Konfiguration erzeugt der im Bildaufbereitungsprozessor 10 enthaltene DAC 14 ein Austastsignal BL1 zum Anlegen an den Pufferspeicher 13 und an die Speichersteuerschaltung 4. Das Austastsignal BL1 gibt eine horizontale Austastperiode an, die erzeugt wird, wenn eine Abtastzeile bei der Anzeige der Bilddaten auf der Anzeigeeinheit 20 abgeschlossen ist. Die anderen Konfigurationen sind völlig gleich zu denen der er­ sten Ausführungsform, wobei zur Bezeichnung der entsprechen­ den Abschnitte die gleichen Bezugszeichen verwendet werden. Die Speichersteuerschaltung 4 verwendet das Austastsignal BL1 zum Steuern des Zeitpunkts der Datenübertragung vom Bildauf­ bereitungsspeicher 3 zum Anzeigespeicher 5.

Fig. 9 ist ein Zeitablaufplan einer Operation des Bildaufbe­ reitungssystems gemäß der zweiten Ausführungsform der Erfin­ dung. Wie in Fig. 9 gezeigt ist, entspricht die Zeitdauer vom Zeitpunkt t1 bis zum Zeitpunkt t3 einer Zeitdauer, in der ein Vollbild angezeigt wird. Die Zeitdauer vom Zeitpunkt t1 bis zum Zeitpunkt t2 ist eine Zeitdauer, in der die Bilddaten tatsächlich auf dem Bildschirm der Anzeigeeinheit angezeigt werden. Während dieser Zeitdauer wechselt das Austastsignal BL1 zwischen dem H-Pegel und dem L-Pegel. Die Zeitdauer eines H-Pegels des Austastsignals BL1 gibt eine Zeitdauer an, in der der Bildschirm in der Anzeigeeinheit 20 horizontal einmal von einem zum anderen Ende abgetastet wird. Die Zeitdauer eines L-Pegels des Austastsignals BL1 gibt eine Zeitdauer an, in der die Abtastung nach Abschluß des horizontalen Abtastens in der Anzeigeeinheit 20 an die Anfangsstelle an einem Ende des Bildschirms zurückspringt, wobei diese Zeitdauer norma­ lerweise ein "H-Austasten (horizontale Austastzeitdauer)" genannt wird. Die Zeitdauer des L-Pegels des Austastsignals BL1 vom Zeitpunkt t2 bis zum Zeitpunkt t3 gibt eine Zeitdauer an, in der das Abtasten nach Abschluß des letzten horizonta­ len Abtastens eines Bildschirms zur Vorbereitung des ersten horizontalen Abtasten eines nächsten Bildschirms in vertika­ ler Richtung zurückspringt. Diese Zeitdauer wird üblicher­ weise ein "V-Austasten (vertikale Austast-Zeitdauer)" ge­ nannt. Somit kann die Zeitdauer, während der das Austastsig­ nal BL1 auf dem L-Pegel ist, als eine Zeitdauer betrachtet werden, in der keine Pixeldaten an die Anzeigeeinheit 20 ge­ liefert werden.

Anhand des Zeitablaufplans aus Fig. 9 wird nun der Betrieb des in Fig. 8 gezeigten Bildaufbereitungssystems beschrieben. In dem Bildaufbereitungsprozessor 10 empfängt der Pufferspei­ cher 13 das Austastsignal BL1 vom DAC 14. Wenn das Austastsignal BL1 auf dem H-Pegel ist, gibt der Pufferspei­ cher 13 Pixeldaten an den DAC 14 aus, während die Ausgabe der Pixeldaten vom Pufferspeicher 13 verhindert wird, wenn das Austastsignal BL1 auf dem L-Pegel ist.

Das vom DAC 14 ausgegebene Austastsignal BL1 wird auch an die Speichersteuerschaltung 4 geliefert. Die Speichersteuerschal­ tung 4 steuert die Datenübertragungsschaltung 12 und den An­ zeigespeicher 5 in der Weise, daß die Pixeldaten des (momen­ tanen) Vollbilds auf der Anzeige während der Zeitdauer, in der das Austastsignal BL1 auf dem H-Pegel ist, vom Anzeige­ speicher 5 zum Pufferspeicher 13 übertragen werden. Ferner bestimmt die Speichersteuerschaltung 4 als Reaktion auf den L-Pegel des Austastsignals BL1, ob die Übertragung der Pixel­ daten für ein nächstes Vollbild vom Bildaufbereitungsspeicher 3 zum Anzeigespeicher 5 begonnen werden sollte. Falls die im Anzeigespeicher 5 gespeicherten anzuzeigenden Pixeldaten beim Übertragen der Pixeldaten für das nächste Vollbild zum Anzei­ gespeicher 5 unerwünscht aktualisiert werden, wird diese Übertragung der Pixeldaten für das nächste Vollbild zum An­ zeigespeicher 5 verhindert.

Die Operation der Bildaufbereitungsoperations-Schaltung 2 zum Erzeugen der Pixeldaten für das nächste Vollbild kann sofort nach Abschluß der Übertragung der Pixeldaten für das momen­ tane Vollbild vom Bildaufbereitungsspeicher 3 zum Anzeige­ speicher 5 beginnen. Wenn das Schreiben der Pixeldaten für das nächste Vollbild zum Bildaufbereitungsspeicher 3 durch diese Bildaufbereitungsoperations-Verarbeitung abgeschlossen ist, erzeugt die Bildaufbereitungsoperations-Schaltung 2 ein Meldungssignal, d. h. einen Impuls mit einem H-Pegel, das den Abschluß des Schreibens der Pixeldaten für das nächste Voll­ bild in den Bildaufbereitungsspeicher 3 angibt, und sendet es an die Speichersteuerschaltung 4.

Im Register der Speichersteuerschaltung 4 befindet sich eine (nicht gezeigte) Ablage, die dafür verantwortlich ist, daß der H-Pegel des Meldungssignals einen Wert einstellt, der den Abschluß des Schreibens in den Bildaufbereitungsspeicher 3 darin angibt. Die Speichersteuerschaltung 4 steuert den Be­ trieb des Bildaufbereitungsspeichers 3, der Datenübertra­ gungsschaltung 4 und des Anzeigespeichers 5 in der Weise, daß, wenn das Austastsignal BL1 auf dem L-Pegel und die (nicht gezeigte) Meldungssignalablage gesetzt ist, während der in Fig. 9 schraffiert gezeigten H-Austastungen A-E und der V-Austastung die ihrerseits nach Abschluß des Schreibens in den Bildaufbereitungsspeicher 3 erzeugten Pixeldaten für das nächste Vollbild vom Bildaufbereitungsspeicher 3 zum An­ zeigespeicher 5 übertragen werden. Das Schreiben sämtlicher Pixeldaten für das nächste Vollbild in den Anzeigespeicher 5 wird (wegen der Differenz in bezug auf die Speicherzugriffs- Bandbreiten) innerhalb der V-Austastung abgeschlossen. Beim Abschluß dieses Schreibens wird die Meldungssignalablage zu­ rückgesetzt. Die Anwesenheit/Abwesenheit der nächsten Voll­ bild-Pixeldaten, die zum Anzeigespeicher 5 übertragen werden sollten, wird durch Bezugnahme auf diese Meldungssignalablage identifiziert.

Beim Schreiben der Pixeldaten für das nächste Vollbild in den Anzeigespeicher 5 müssen die Operationen des Bildaufberei­ tungsspeichers 3 und des Anzeigespeichers 5 in der Weise ge­ steuert werden, daß das Aktualisieren der Pixeldaten, die noch nicht aus dem Anzeigespeicher 5 ausgelesen wurden, ver­ hindert wird. Außerdem muß ein Teil der Pixeldaten für das nächste Vollbild vor dem Zeitpunkt t3 vom Anzeigespeicher 5 zum Pufferspeicher 13 übertragen werden, damit vom Zeitpunkt t3 an der dem nächsten Vollbild entsprechende Bildschirm an­ gezeigt wird. Der Bildaufbereitungsprozessor 10 überträgt die Pixeldaten für das nächste Vollbild unter Verwendung der Zeitdauern, in denen die Pixeldaten während des Bildschirms des momentan auf der Anzeigeeinheit 20 angezeigten Vollbilds nicht an die Anzeigeeinheit 20 geliefert werden, zum Anzeige­ speicher 5. Somit kommt es zu keinem Konflikt der Pixeldaten in der Datenübertragungsschaltung 12. Der Anzeigespeicher 5 überträgt die Pixeldaten während der Anzeige des momentanen Bildschirms auf der Anzeigeeinheit 20 über den Pufferspeicher 13 zum DAC 14. Somit ist das Bild des momentanen Vollbilds störungsfrei. Ferner wird das Austastsignal BL1 zum Steuern des Schreibens in den Anzeigespeicher 5 und des Lesens aus diesem verwendet. Somit kann der Zeitpunkt zum Umschalten des Schreibens und Lesens des Anzeigespeichers 5 leicht einge­ stellt werden, wodurch die Steuerung des Zugriffs auf den Anzeigespeicher 5 vereinfacht wird.

Es wird angenommen, daß die Datenübertragungsrate von der Datenübertragungsschaltung 12 zum Pufferspeicher 13 die glei­ che wie diejenige vom Pufferspeicher 13 zum DAC 14 ist, d. h., daß die Eingabe/Ausgabe-Raten der Daten für den Puf­ ferspeicher 13 völlig gleich zueinander sind. Falls sämtliche Pixeldaten für das nächste Vollbild in den Austastzeitdauern des momentanen Vollbilds in den Anzeigespeicher 3 geschrieben werden können, kann der Pufferspeicher 13 in diesem Fall ent­ fernt werden, wobei die Pixeldaten direkt von der Datenüber­ tragungsschaltung 12 zum DAC 14 übertragen werden können. (Es wird angemerkt, daß von den Daten mit 64 Bits im DAC 14 Daten in einer Einheit von Pixeldaten ausgenommen werden müssen.)

Falls das Schreiben der Pixeldaten zum Anzeigespeicher 5 mit höherer Geschwindigkeit ausgeführt wird, kann die Übertragung der Pixeldaten für das nächste Vollbild vom Bildaufberei­ tungsspeicher 3 zum Anzeigespeicher 5 nur innerhalb des V- Austastzeitraums des nächsten Vollbilds ausgeführt werden. Wie in Fig. 9 gezeigt ist, erzeugt der DAC 14 in diesem Fall nur im V-Austastzeitraum ein einen L-Pegel erreichendes Aus­ tastsignal BL2 zum Anlegen an die Speichersteuerschaltung 4. Als Reaktion auf den L-Pegel des Austastsignals BL2 führt die Speichersteuerschaltung 4 die Datenübertragung vom Bildaufbe­ reitungsspeicher 3 zum Anzeigespeicher 5 aus. Die Anzahlen der Pixel in horizontaler und vertikaler Richtung sind gemäß der Größe des Bildschirms der Anzeigeeinheit bestimmt. Somit können die Austastsignale BL1 und BL2 leicht durch Abzählen der Anzahl der im DAC 14 übertragenen Pixeldaten erzeugt wer­ den.

Der Bildaufbereitungsspeicher 3 und die Bildaufbereitungsope­ rations-Schaltung 2 sind auf dem gleichen Chip integriert, so daß das Schreiben der Pixeldaten in den Bildaufbereitungs­ speicher 3 mit hoher Geschwindigkeit ausgeführt werden kann. Somit kann das Schreiben der Pixeldaten für das nächste Voll­ bild in den Bildaufbereitungsspeicher 3 vor Beginn der V-Aus­ tastung des momentanen Vollbilds abgeschlossen werden. Die Datenübertragung vom Bildaufbereitungsspeicher 3 zum Anzeige­ speicher 5 kann allein innerhalb des V-Austastzeitraums aus­ reichend abgeschlossen werden.

Dritte Ausführungsform

Fig. 10 zeigt schematisch eine Konfiguration eines Hauptab­ schnitts des Bildaufbereitungssystems RS gemäß der dritten Ausführungsform der Erfindung. In dem Bildaufbereitungssystem RS nach Fig. 10 wird als Anzeigespeicher 5 ein Zweiportspei­ cher (RAM) verwendet. Der Anzeigespeicher 5 verfügt über ei­ nen an die Datenübertragungsschaltung 12 angeschlossenen Port PA und über einen an den DAC 14 angeschlossenen Port PB. Diese Ports PA und PB in dem Zweiportspeicher können eine gleichzeitige Datenein- und -ausgabe ausführen. (Da die Spei­ chersteuerschaltung 4 die Aktualisierung der im voraus ange­ zeigten Pixeldaten durch die Pixeldaten für ein neues Voll­ bild verhindert, tritt im Anzeigespeicher 5 kein Adressenkon­ flikt auf.) Der Anzeigespeicher 5 empfängt am Port PA die Pixeldaten für ein von der Datenübertragungsschaltung 12 zur Speicherung ausgegebenes Vollbild und gibt die gespeicherten Pixeldaten vom Port PB zur Übertragung zum DAC 14 aus. Die von der Datenübertragungsschaltung 12 übertragenen und in den Anzeigespeicher 5 geschriebenen Pixeldaten enthalten jeweils die Farbinformationen (die Werte für R, G und B) mit Ausnahme der α-Werte.

Der DAC 14 ist außerhalb des Bildaufbereitungsprozessors 10 vorgesehen. Der Pufferspeicher 13 zwischen der Datenübertra­ gungsschaltung 12 und dem DAC 14 ist nicht erforderlich. Die Schalt-Schaltung 52 in der Datenübertragungsschaltung 12 zum Schalten der Übertragungsrichtung der Pixeldaten ist nicht erforderlich. Um den Datenbus 16, der Verdrahtungsleitungen auf der Platine enthält, mit hoher Geschwindigkeit anzusteu­ ern, kann die Pufferschaltung 54 vorgesehen sein. Somit un­ terteilt die in Fig. 5 gezeigte Auswahleinrichtung 51 in der Datenübertragungsschaltung 12 die Pixeldaten mit 1536 Bits zur aufeinanderfolgenden Übertragung zum Anzeigespeicher 5 in 24 Datenstücke mit jeweils 64 Bits. Die Datenübertragungsrate zum Port PA des Anzeigespeichers 5 wird normalerweise größer als die Übertragungsrate beim Auslesen und Übertragen der Da­ ten vom Port PB gemacht. Der Zugriff auf den Port PA des An­ zeigespeichers 5 und der Zugriff auf den Port PB werden unab­ hängig voneinander gemacht. Somit können die Pixeldaten für das nächste Vollbild über den Port PA gleichzeitig mit dem Auslesen der Pixeldaten für ein Vollbild (das momentane Voll­ bild) vom Anzeigespeicher 5 über den Port PB im Anzeigespei­ cher 5 gespeichert werden. Wenn das Schreiben der Pixeldaten für das nächste Vollbild in den Bildaufbereitungsspeicher 3 abgeschlossen ist, kann der Bildaufbereitungsprozessor 10 somit parallel zum Auslesen der Pixeldaten des momentanen Vollbilds die Pixeldaten für das nächste Vollbild zur Spei­ cherung zum Anzeigespeicher 5 übertragen. Die Aktualisierung der noch nicht aus den Speicherzellen (MC) im Anzeigespeicher 5 ausgelesenen Pixeldaten durch die Pixeldaten des momentan ausgelesenen Vollbilds muß jedoch verhindert werden. Somit kann die Datenübertragung von der Datenübertragungsschaltung 12 zum Anzeigespeicher 5 ausgeführt werden, nachdem eine Zeitdauer vergangen ist, in der z. B. eine Abtastzeile gülti­ ger Pixeldaten aus dem Anzeigespeicher 5 ausgelesen worden ist.

Wenn die Daten mit 1536 Bits über die Ports PA und PB des Anzeigespeichers 5 in eine Zeile (Wortleitung) geschrieben werden können, werden die Daten vom Port PB auf pixelweiser Grundlage oder in einer Einheit mit 24 Bits ausgelesen, um sie an den DAC 14 anzulegen. Dies wird leicht dadurch reali­ siert, daß einfach die Zuordnung der Spaltenadressen für den Port PA und für den Port PB verschieden gemacht wird. Wenn zwischen dem Anzeigespeicher 5 und dem DAC 14 eine wie in Fig. 7 gezeigte Registerschaltung zum entsprechenden Ausfüh­ ren eines Pufferprozesses vorgesehen ist, können die Ports PA und PB alternativ die gleichen Adressenkonfigurationen haben. Das Lesen der Pixeldaten vom Anzeigespeicher 5 wird in einer Rasterabtastfolge ausgeführt, wobei die Adressen beispiels­ weise mit einem Zähler erzeugt werden. Dadurch, daß die An­ zahl der Bits der Spaltenadressen verschieden gemacht wird, kann das Schreiben von 64 Bits-Daten vom Port PA und das Le­ sen von Daten in einer Einheit mit 24 Bits vom Port PB ausge­ führt werden.

Wenn als Anzeigespeicher 5 ein Zweiportspeicher (RAM) verwen­ det wird, wird zum Schreiben der Daten in den Anzeigespeicher 5 der Datenbus 16 verwendet. Somit wird die Übertragungszeit­ dauer der Pixeldaten zum Anzeigespeicher 5 (da die Übertra­ gungszeitdauer der Pixeldaten vom Anzeigespeicher 5 zum Puf­ ferspeicher die Übertragungszeitdauer der Pixeldaten zum An­ zeigespeicher 5 verbergen kann) verkürzt, womit die Steuerung des Zeitpunkts zum Übertragen an den Anzeigespeicher 5 (da die Zeitbedingungen gemildert werden) leichter wird.

Um die Steuerung der Datenübertragung zur Datenübertragungs­ schaltung 12 zu vereinfachen, kann der DAC 14, wie mit den punktierten Linien in Fig. 10 gezeigt ist, wie in der voraus­ gehenden zweiten Ausführungsform so konfiguriert sein, daß er ferner die Austastsignale BL1 und BL2 zum Anlegen an die Speichersteuerschaltung 4 erzeugt. Die Speichersteuerschal­ tung 4 überträgt gemäß den Austastsignalen BL1 und/oder BL2 die Pixeldaten für das nächste Vollbild wenigstens während des V-Austastens unter den Austastzeitdauern des Vollbilds auf der Anzeige vom Bildaufbereitungsspeicher 3 zum Anzeige­ speicher 5.

Vierte Ausführungsform

Fig. 11 zeigt schematisch eine Konfiguration der Datenüber­ tragungsschaltung 12 gemäß der vierten Ausführungsform der Erfindung. Wie in Fig. 11 gezeigt ist, empfängt die Daten­ übertragungsschaltung 12 die im Bildaufbereitungsspeicher 3 gespeicherten Daten mit 32 Bits pro einem Pixel an Daten und überträgt sie mit Ausnahme des α-Werts mit 8 Bits sowie einen Teil der Bits jedes der Werte für R, G und B zum Anzeigespei­ cher 5. Die Register 70-1 bis 70-64 in der Datenübertragungs­ schaltung 12 sind entsprechend den 64 auf dem internen Daten­ bus 15 übertragenen Pixeln vorgesehen. In den Registern 70-1 bis 70-64 werden jeweils der R-Wert mit 5 Bits, bei dem von den ursprünglichen 8 Hits die untersten 3 Bits abgeschnitten sind, der G-Wert mit 6 Bits, bei dem von den ursprünglichen 8 Bits die untersten 2 Bits abgeschnitten sind, und der B- Wert mit 5 Bits, bei dem von den ursprünglichen 8 Bits die untersten 3 Bits abgeschnitten sind, gespeichert. Die α-Werte werden nicht in den Registern 70-1 bis 70-64 gespeichert. Die Informationen mit 256 Pegeln können durch die Daten mit 8 Bits übertragen werden. Durch Abschneiden der unteren Bits beispielsweise für den R-Wert können die in 32 Pegel unter­ teilten R-Informationen übertragen werden. Die minimale Bit­ konfiguration für die Pixeldaten, mit der ein angezeigtes Bild mit dem menschlichen Auge betrachtet werden kann, ohne daß dies seltsam erscheint, beträgt für die Werte für R, G und B 5 Bits, 6 Bits bzw. 5 Bits. Selbst wenn die unteren Bits von diesen Werten für R, G und B in der Datenübertra­ gungsschaltung 12 abgeschnitten werden, kann das Bild somit auf der Anzeigeeinheit angezeigt werden, ohne daß dies dem menschlichen Auge seltsam erscheint.

Somit werden in jedem der Register 70-1 bis 70-64 einschließ­ lich der oberen 5 Bits des R-Werts, der oberen 6 Bits des G- Werts und der oberen 5 Bits des B-Werts der entsprechenden Pixeldaten insgesamt nur 16 Bits gespeichert. Somit sind im Datenbus 15 die Busleitungen zum Übertragen des gesamten α- Werts, der niedrigsten 3 Bits des R-Werts, der niedrigsten 2 Bits des G-Werts und der niedrigsten 3 Bits des B-Werts nicht an die Register 70-1 bis 70-64 angeschlossen.

Zum Beispiel werden im Register 70-1 die Daten R <0 : 4< der oberen 5 Bits des R-Werts mit 8 Bits, die Daten G <8 : 13< der oberen 6 Bits des G-Werts mit 8 Bits und die Daten B <16 : 20< der oberen 5 Bits des B-Werts mit 8 Bits gespeichert. Von den Werten für R, G und B werden gleichfalls jeweils die oberen 5 Bits der Daten des R- und des B-Werts und die oberen 6 Bits der Daten des G-Werts in jedem der Register 70-2 bis 70-64 gespeichert.

Mit den Registern 70-1 bis 70-64, in denen jeweils die Daten mit 16 Bits gespeichert werden, ist die Auswahleinrichtung 51 über einen Datenbus 60 mit 1024 Bits an die Register 70-1 bis 70-64 angeschlossen.

Die Auswahleinrichtung 51 wählt die Daten mit 64 Bits in ei­ ner Reihenfolge aus, bei der von dem obersten Register 70-1 begonnen wird und die Daten aufeinanderfolgend über die Puf­ ferschaltung 54 auf den Datenbus 16 übertragen werden. Die Daten mit 64 Bits entsprechen den Daten für 4 Pixel. Die Da­ ten für jeweils 4 Pixeldaten werden im Anzeigespeicher 5 ge­ speichert und in einer Einheit mit 4 Pixeldaten aus dem An­ zeigespeicher 5 ausgelesen. Somit ist beim Übertragen der Pixeldaten vom Pufferspeicher 13 zum DAC 14 keine kompli­ zierte Adressenübersetzung erforderlich, wobei aus den vier Pixeldaten lediglich die Daten eines Pixels zur Übertragung ausgewählt werden. Mit anderen Worten, wenn die Pufferschal­ tung 54 der Schalt-Schaltung 52 aktiviert wird und die Pixel­ daten in den Anzeigespeicher 5 geschrieben werden, verwendet die Datenübertragungsschaltung 12 die Register 70-1 bis 70-64 und den Datenbus 60 zum Auskoppeln der Daten mit insgesamt 1024 Bits mit Ausnahme des α-Werts und der vorgeschriebenen Bits der jeweiligen Pixeldaten aus den aus dem Bildaufberei­ tungsspeicher 3 auf den internen Datenbus 15 ausgelesenen Daten mit 2048 Bits. Die Auswahleinrichtung 51 unterteilt die Daten mit 1024 Bits in 16 Übertragungsdatenstücke in einer Einheit m 16038 00070 552 001000280000000200012000285911592700040 0002010101073 00004 15919it 64 Bits und überträgt die Daten mit insgesamt 1024 Bits durch sechzehnmaliges Ausführen serieller Übertra­ gungen jeweils einmal für die Übertragungsdaten mit 64 Bits zum Anzeigespeicher 5. Die Speichersteuerschaltung 4 steuert den Betrieb des Bildaufbereitungsspeichers 3, um sicherzu­ stellen, daß die in den Registern 70-1 bis 70-64 zu spei­ chernden Daten mit 1024 Bits vor dem Auslesen der nächsten 64 Pixeldatenstücke auf den Datenbus 15 sämtlich zum Anzeige­ speicher 5 geliefert werden. In diesem Fall wird die Daten­ übertragung auf den Anzeigespeicher 5 nur sechzehnmal wieder­ holt. Somit kann die Häufigkeit der Datenübertragung und da­ mit die Datenübertragungszeit verringert werden. Der Anzeige­ speicher 5 kann anstelle eines Einport-RAMs ein Zweiport-RAM sein, wobei die Pixeldaten in diesem Fall direkt von dem Zweiportspeicher (Anzeigespeicher) zum DAC übertragen werden, ohne daß eine Pufferschaltung 53 vorgesehen ist.

Fünfte Ausführungsform

Fig. 12 zeigt schematisch eine Konfiguration des Bildaufbe­ reitungsspeichers 3. Wie in Fig. 12 gezeigt ist, enthält der Bildaufbereitungsspeicher 3: eine Speichermatrix 3a mit meh­ reren in Zeilen und Spalten angeordneten Speicherzellen MC mit entsprechend den jeweiligen Zeilen der Speicherzellen MC vorgesehenen Wortleitungen WL, an die jeweils die Speicher­ zellen MC der entsprechenden Zeile angeschlossen sind, und mit mehreren entsprechend den jeweiligen Spalten der Spei­ cherzellen MC angeordneten Bitleitungspaaren BLP, an die je­ weils die Speicherzellen MC der entsprechenden Spalte ange­ schlossen sind; eine Zeilenauswahlschaltung 3b zum Ansteuern einer Wortleitung entsprechend einer adressierten Zeile der Speichermatrix 3a auf einen ausgewählten Zustand gemäß einem Adressensignal AD; eine Spaltenauswahlschaltung 3c zum Aus­ wählen eines Bitleitungspaars BLP entsprechend einer adres­ sierten Spalte der Speichermatrix 3a gemäß einem Adressensig­ nal AD; eine Eingabe/Ausgabe-Schaltung 3d zum Übertragen von Daten mit 2048 Bits zwischen den durch die Spaltenauswahl­ schaltung 3c ausgewählten Spalten und dem internen Datenbus 15; und eine Speicherschaltung 3e zum Steuern der Zeilen- und Spaltenauswahloperationen als Reaktion auf die Steuersignale /RAS, /CAS und /WE. Außerdem steuert die Steuerschaltung 3e den Betrieb einer Leseverstärkerschaltung zum Ausführen des Abtastens und Verstärkens der Speicherzellendaten und eine Vorladungsschaltung zum Vorladen der in der Speichermatrix 3a enthaltenen Bitleitungspaare.

Wenn das Zeilenadressen-Freigabesignal /RAS auf einem L-Pegel aktiviert ist, beginnt der Bildaufbereitungsspeicher 3, der einen Standard-DRAM enthält, intern die Zeilenauswahlopera­ tion, während er, wenn das Spaltenadressen-Freigabesignal /CAS aktiviert ist, die Spaltenauswahloperation beginnt. Wenn sowohl das Spaltenadressen-Freigabesignal /CAS als auch das Schreibfreigabesignal /WE auf dem L-Pegel aktiviert sind, führt der Bildaufbereitungsspeicher 3 das Datenschreiben in die adressierten Speicherzellen aus. Wenn das Schreibfreiga­ besignal /WE auf einem H-Pegel in einem inaktiven Zustand ist, führt der Bildaufbereitungsspeicher 3 das Datenlesen der adressierten Speicherzellen aus.

Anhand eines Signalformdiagramms in Fig. 13 wird nun der Be­ trieb des in Fig. 12 gezeigten Bildaufbereitungsspeichers 3 beschrieben. Beim Lesen von Daten aus dem Bildaufbereitungs­ speicher 3 wird zunächst das Zeilenadressen-Freigabesignal /RAS aktiviert. Als Reaktion wird die Zeilenauswahlschaltung 3b aktiviert, die gemäß einem zu diesem Zeitpunkt gelieferten Adressensignal AD die einer adressierten Zeile in der Spei­ chermatrix 3a entsprechende Wortleitung WL in einen ausge­ wählten Zustand ansteuert. Wenn die Wortleitung WL in den ausgewählten Zustand angesteuert ist, werden die Daten der an die ausgewählte Wortleitung WL angeschlossenen Speicherzellen MC auf die entsprechenden Bitleitungspaare BLP ausgelesen.

Normalerweise umfaßt ein Bitleitungspaar die Bitleitungen BL und /BL, wobei die Speicherzellendaten auf eine Bitleitung ausgelesen werden, während durch die andere Bitleitung ein Referenzpotential für die Speicherzellendaten bereitgestellt wird. Daraufhin führt die (nicht gezeigte) Leseverstärker­ schaltung das Abtasten, Verstärken und Zwischenspeichern der Daten des Bitleitungspaars BLP aus.

Wenn das Spaltenadressen-Freigabesignal /CAS aktiviert wird, wählt die Spaltenauswahlschaltung 3c gemäß dem Adressensignal AD eine adressierte Spalte der Speichermatrix 3a aus. Wenn das Schreibfreigabesignal /WE eine Datenlese-Betriebsart an­ gibt, werden die durch die Spaltenauswahlschaltung 3c ausge­ wählten Daten mit 2048 Bits gemäß der Steuerung der Steuer­ schaltung 3e parallel auf den internen Datenbus 15 gelesen. Wenn die Pixeldaten mit 2048 Bits (64 Pixel) auf den internen Datenbus 15 gelesen und an die Übertragungsschaltung übertra­ gen werden, werden von der Speichersteuerschaltung 4 Löschda­ ten auf den internen Datenbus 15 übertragen, wobei das Schreibfreigabesignal /WE zur Angabe des Datenschreibens auf einen L-Pegel eingestellt wird. Als Reaktion tritt die Ein­ gabe/Ausgabe-Schaltung 3d in eine Datenschreib-Betriebsart ein und überträgt die auf den internen Datenbus 15 geliefer­ ten Löschdaten an die Speicherzellen MC in der durch die Spaltenauswahlschaltung 3c ausgewählten Spalte. Somit werden die Daten derjenigen Speicherzellen, auf deren Daten zuge­ griffen wird, durch die Löschdaten ersetzt.

Diese Betriebsart zum Schreiben von Daten in ausgewählte Speicherzellen nach dem Datenlesen wird normalerweise Lese- Modifiziere-Schreib-Betriebsart genannt. Wenn das Daten­ schreiben abgeschlossen ist, wird das Spaltenadressen-Freiga­ besignal /CAS deaktiviert, um die Spaltenauswahloperation abzuschließen. Daraufhin wird das Spaltenadressen- Freigabesignal /RAS auf einen H-Pegel eines inaktiven Zu­ stands angesteuert und als Reaktion die Zeilenauswahlschal­ tung 3b gemäß der Steuerung der Steuerschaltung 3e deakti­ viert, wobei die ausgewählte Wortleitung WL einen nicht aus­ gewählten Zustand erreicht. Falls durch einen Zugriff auf die Speicherzellen die Daten mit 2048 Bits ausgelesen werden und die Wortleitung in jedem Zugriffszyklus auf einen ausgewähl­ ten/nicht ausgewählten Zustand angesteuert wird, wird eine Normalbetriebsart ausgeführt (bei der eine Zeile 2048 Bits enthält).

In einer Seitenbetriebsart behält das Zeilenadressen-Freiga­ besignal /RAS seinen aktiven Zustand, während nur das Spal­ tenadressensignal geändert wird, so daß auf die Daten auf einer weiteren an die ausgewählte Wortleitung WL angeschlos­ senen Spalte (wobei eine Zeile 2048 mal j Bits, j ganzzahlig, enthält) zugegriffen wird.

Nach dem Übertragen der Pixeldaten für ein im Bildaufberei­ tungsspeicher 3 gespeichertes Vollbild zum Anzeigespeicher 5 beginnt die Bildaufbereitungsoperations-Schaltung 2 mit dem Erzeugen von Pixeldaten für ein nächstes Vollbild. Vor Beginn der Erzeugung der Pixeldaten für das nächste Vollbild werden die im Bildaufbereitungsspeicher 3 gespeicherten Daten in­ itialisiert, um zu verhindern, daß sich die Pixeldaten des vorausgehenden Vollbilds nachteilig auf die Pixeldaten für das nächste Vollbild auswirken. Mit einem Zugriff auf den Bildaufbereitungsspeicher 3 werden die 2048 Bits enthaltenden Daten von 64 Pixeln auf den internen Datenbus 15 gelesen, wird die Operation zum Auslesen der Pixeldaten mit 64 Pixeln mehrmals wiederholt, und werden die Pixeldaten für ein Voll­ bild über die Datenübertragungsschaltung zum Anzeigespeicher 5 übertragen. Bei jedem Lesen von 64 Pixeldaten werden die ausgelesenen Pixeldaten mit 64 Pixeln gelöscht. Somit ist der im Bildaufbereitungsspeicher 3 gespeicherte Inhalt beim Ab­ schluß der Pixeldatenübertragung zum Anzeigespeicher 5 voll­ ständig durch Löschdaten ersetzt. Somit kann die Bildaufbe­ reitungsoperations-Schaltung 2 sofort nach Abschluß ihrer Datenübertragungsverarbeitung zum Anzeigespeicher mit der Bildaufbereitung zum Erzeugen der Pixeldaten für das nächste Vollbild beginnen, was eine schnelle Bildaufbereitungsverar­ beitung ermöglicht. Der Zugriff auf den Bildaufbereitungs­ speicher 3 wird durch die Speichersteuereinheit 4 gesteuert.

Der in Fig. 12 gezeigte Bildaufbereitungsspeicher 3 enthält einen Standard-DRAM. Er kann jedoch einen taktsynchronen Speicher (SDRAM), in dem die Daten-Eingabe/Ausgabe synchron zu einem Taktsignal ausgeführt wird, enthalten. Wenn als Bildaufbereitungsspeicher 3 ein SDRAM verwendet wird, wird ein aktiver Befehl zum Ansteuern einer Wortleitung auf einen ausgewählten Zustand geliefert, worauf das Anlegen eines Le­ sebefehls, der ein Datenlesen angibt, folgt. Daraufhin wird ein Schreibbefehl geliefert, der das Datenschreiben angibt, während nach dem Schreiben von Löschdaten in die Speicherzel­ len ein Vorladebefehl geliefert wird, der die ausgewählte Wortleitung in einen nicht ausgewählten Zustand ansteuert. Jüngst wird insbesondere ein eingebetteter DRAM (eRAM) ge­ nannter Speicher vom taktsynchronen Typ mit einem breiten internen Datenbus umfassend verwendet. Mit einem solchen eRAM als Bildaufbereitungsspeicher 3 kann (da die Datenübertragung synchron zum Takt ausgeführt wird) eine schnelle Datenüber­ tragung erreicht werden.

Sechste Ausführungsform

Fig. 14 zeigt schematisch eine Konfiguration des Bildaufbe­ reitungssystems gemäß der sechsten Ausführungsform der Erfin­ dung. In der in Fig. 14 gezeigten Konfiguration ist zwischen dem Bildaufbereitungsspeicher 3 und dem Anzeigespeicher 5 eine Filterschaltung 90 vorgesehen. Die anderen Konfiguratio­ nen sind völlig gleich zu den in Fig. 1 gezeigten. Vom Bild­ aufbereitungsspeicher 3 werden die Farbinformationen (die Werte für R, G und B) an die Filterschaltung 90 geliefert. Die Filterschaltung 90 verfügt beispielsweise über eine bili­ neare Filterfunktion und setzt die Pixeldichte in einem Voll­ bild durch Anwenden eines Pixeldichte-Umsetzprozesses wie etwa einer Unterabtastung und Interpolation in Pixeldaten für ein vom Bildaufbereitungsspeicher 3 ausgegebenes Vollbild um.

Fig. 15 zeigt die Anordnung der Filterschaltung 90 aus Fig. 14 ausführlicher. Die Filterschaltung 90 ist in der in Fig. 5 gezeigten Datenübertragungsschaltung 12 vorgesehen. Die Datenübertragungsschaltung 12 enthält die entsprechend den parallel auf dem internen Datenbus 15 übertragenen 64 Pixeldatenstücken vorgesehenen Register 50-1 bis 50-64. In den Registern 50-1 bis 50-64 werden lediglich die Farbinfor­ mationen mit Ausnahme des α-Werts gespeichert. Die Filter­ schaltung 90 ist parallel an die Register 50-1 bis 50-64 an­ geschlossen, sie empfängt die Daten (Farbinformationen) und führt die Filterverarbeitungsoperationen wie etwa die Unter­ abtastung und Interpolation zur Umsetzung der Pixeldichte eines Vollbilds aus.

Das Ausgangssignal der Filterschaltung 90 wird durch die Aus­ wahleinrichtung 51 in Übertragungsdateneinheiten mit jeweils 64 Bits zur Übertragung über die Auswahleinrichtung 51 und die Schalt-Schaltung 52 zum Anzeigespeicher 5 unterteilt. Die Art der Auswahl der Auswahleinrichtung 51 ändert sich je nach Konfiguration der von der Filterschaltung 90 ausgegebenen Pixeldaten. Im Fall der Unterabtastungsoperation entfernt die Filterschaltung 90 eine vorgeschriebene Anzahl von Pixeldaten von den parallel von den Registern 50-1 bis 50-64 gelieferten 64 Pixeln und tastet die Pixeldaten für jede vorgeschriebene Anzahl von Datenstücken ab, um sie an die Auswahlschaltung 51 anzulegen. Falls die Interpolationsoperation ausgeführt wird, enthält die Filterschaltung 90 eine Pufferschaltung, wobei sie die Interpolationsoperation mit mehreren zueinander be­ nachbarten Pixeln in einer zweidimensionalen Ebene zur Erzeu­ gung neuer Pixeldaten ausführt. Auch in diesem Fall wählt die Auswahleinrichtung 51 nacheinander die Pixeldaten von der Stelle eines oberen Bits zur Erzeugung von Übertragungsdaten mit jeweils 64 Bits aus. Somit kann eine schnelle Umsetzung zwischen zwei verschiedenen Pixelanzeigenormen einschließlich VGA (Video Graphics Array), SVGA (Super Video Graphics Ar­ ray), XGA (Extended Graphics Array) und NTSC (National Tele­ vision System Committee) jeweils mit einer anderen Pixel­ dichte ausgeführt werden. Ferner kann durch die bilineare Filterfunktion der Filterschaltung ein hochwertiges Bild er­ halten werden. Die auch bilineare Interpolationsfunktion ge­ nannte bilineare Filterfunktion ist eine Funktion zum Erzeu­ gen eines Zwischenbilds aus zwei Bildern, einem großen und einem kleinen Bild. Durch diese bilineare Filterfunktion kann ein im Vergleich zu einer einfachen Vergröße­ rungs/Verkleinerungs-Verarbeitung hochwertigeres Bild erhal­ ten werden. Durch Bereitstellen der Filterschaltung 90 mit der bilinearen Interpolationsfunktion kann die Störung eines Bildes wegen der Unterabtastung durch Anwenden dieser Funk­ tion auf die unterabgetasteten Pixeldaten gemildert werden.

In den in den Fig. 14 und 15 gezeigten Konfigurationen kann der Anzeigespeicher 5 ein Zweiport-RAM sein. Ferner kann die Filterschaltung 90 so konfiguriert sein, daß sie die Werte für R, G und B empfängt, wobei die Bitzahl zum Ausführen des Filteroperationsprozesses verringert wird.

Wie oben beschrieben wurde, werden gemäß der Erfindung in einem ersten Speicher mehrere den mehreren Pixeln, die einen Bildschirm bilden, entsprechende Pixeldaten gespeichert, wo­ bei die Pixeldaten jeweils Farbinformationen, die das Rot, das Grün und das Blau eines Pixels repräsentieren, und α- Wert-Informationen, die die Transparenz des Pixels repräsen­ tieren, enthalten. Von den mehreren in dem ersten Speicher gespeicherten Pixeldaten werden diejenigen Daten, die den Daten mit Ausnahme wenigstens der α-Wert-Informationen der jeweiligen Pixeldaten entsprechen, zu einem zweiten Speicher übertragen und dort gespeichert. Somit kann die Speicherkapa­ zität des zweiten Speichers und somit die Speicherkapazität des ersten und zweiten Speichers als Ganzes verringert wer­ den. Ferner wird die Anzahl der Datenübertragungen und dem­ entsprechend die Datenübertragungszeit verringert, was eine schnelle Verarbeitung ermöglicht.

Obgleich die Erfindung ausführlich beschrieben und erläutert wurde, ist selbstverständlich, daß diese Beschreibung ledig­ lich zur Erläuterung und als Beispiel dient und nicht als Beschränkung verstanden werden soll, wobei der Erfindungsge­ danke und der Umfang der Erfindung lediglich durch die beige­ fügten Ansprüche beschränkt ist.

Claims (28)

1. Bildaufbereitungssystem, mit:
einer Bildaufbereitungsoperations-Schaltungsanordnung (1) zum Ausführen einer Operation zum Erzeugen mehrerer Pixelda­ ten (PX), die mehreren Pixeln entsprechen, die einen Bild­ schirm bilden;
einem ersten Speicher (3), der die von der Bildaufberei­ tungsoperations-Schaltungsanordnung (1) ausgegebenen mehreren Pixeldaten (PX) empfängt und speichert, wobei die mehreren Pixeldaten (PX) jeweils Dreifarbinformationen für das Rot (R), das Blau (B) und das Grün (G) eines entsprechenden Pi­ xels und α-Wert-Informationen, die die Transparenz des ent­ sprechenden Pixels repräsentieren, enthalten;
einem zweiten Speicher (5) zum Speichern der gelieferten Pixeldaten (PX) und zum Ausgeben der gespeicherten Pixeldaten (PX) an eine Anzeigeeinheit (20) zur Anzeige eines Bildes; und
einer Übertragungsschaltung (12), die vorgeschriebene Daten von den jeweiligen in dem ersten Speicher (3) gespei­ cherten Pixeldaten (PX) entfernt und den Pixeldaten (PX) ent­ sprechende Übertragungspixeldaten zur Übertragung an den und zur Speicherung in dem zweiten Speicher (5) erzeugt, wobei die vorgeschriebenen Daten wenigstens die α-Wert-Informatio­ nen umfassen.

2. Bildaufbereitungssystem nach Anspruch 1, dadurch gekenn­ zeichnet, daß die vorgeschriebenen Daten jeweils eine vorge­ schriebene Anzahl von Bits der Informationen für Rot, Blau und Grün der Dreifarbinformationen enthalten.

3. Bildaufbereitungssystem nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Übertragungsschaltung (12) eine Filter­ schaltung (90) enthält zum Ausführen eines vorgegebenen Fil­ terprozesses an den von dem ersten Speicher (3) gelieferten Pixeldaten (PX), um Übertragungspixeldaten zu erzeugen.

4. Bildaufbereitungssystem nach Anspruch 3, dadurch gekenn­ zeichnet, daß die Filterschaltung (90) an den von dem ersten Speicher (3) übertragenen Pixeldaten (PX) eine Operation zum Umsetzen der Pixeldichte des Bildschirms ausführt.

5. Bildaufbereitungssystem nach Anspruch 3, dadurch gekenn­ zeichnet, daß die Filterschaltung (90) die Operation an den Pixeldaten (PX) mit Ausnahme der vorgeschriebenen Daten aus­ führt.

6. Bildaufbereitungssystem nach Anspruch 1, gekennzeichnet durch eine an den ersten Speicher (3) angeschlossene Spei­ chersteuerschaltung (4) zum Steuern des ersten Speichers (3) und der Übertragungsschaltung (12) in der Weise, daß die Pi­ xeldaten (PX) gemäß einem Austastsignal (BL1, BL2) von dem ersten Speicher (3) an den zweiten Speicher (5) übertragen werden, wobei das Austastsignal (BL1, BL2) eine Austastzeit­ dauer angibt, in der das Abtasten einer Abtastzeile auf dem Bildschirm der Anzeigeeinheit (20) in eine Ausgangsstellung zurückspringt.

7. Bildaufbereitungssystem nach Anspruch 1, dadurch gekenn­ zeichnet, daß der zweite Speicher (5) einen ersten Port (PA) enthält, der die von der Übertragungsschaltung (12) geliefer­ ten Übertragungspixeldaten empfängt, und einen zweiten Port (PB) enthält, der die Pixeldaten (PX) zur Anzeige auf der Anzeigeeinheit (20) ausgibt, wobei auf den ersten Port (PA) und auf den zweiten Port (PB) parallel zugegriffen werden kann.

8. Bildaufbereitungssystem nach Anspruch 1, das einen Daten­ bus (16) umfaßt, der an den zweiten Speicher (5) und an die Übertragungsschaltung (12) angeschlossen ist, dadurch gekenn­ zeichnet, daß die Übertragungsschaltung (12) eine erste Über­ tragungspufferschaltung (54) zum Übertragen der Übertragungs­ pixeldaten über den Datenbus (16) zu dem zweiten Speicher (5) zur Speicherung und eine zweite Übertragungspufferschaltung (53) zum Übertragen der aus dem zweiten Speicher (5) ausgele­ senen Pixeldaten (PX) über den Datenbus (16) an einen Puffer­ speicher (13) umfaßt und der Pufferspeicher (13) die von der zweiten Übertragungspufferschaltung (53) gelieferten Pixelda­ ten (PX) vorübergehend hält und die gehaltenen Daten zur An­ zeige des Bildes auf der Anzeigeeinheit (20) ausgibt.

9. Bildaufbereitungssystem nach Anspruch 1, die eine Speichersteuerschaltung (4) zum Steuern einer Operation des ersten Speichers (3) umfaßt, dadurch gekennzeichnet, daß der erste Speicher (3) mehrere Speicherzellen (MC) enthält, in denen jeweils die Informationen eines Bits gespeichert wer­ den, und die Speichersteuerschaltung (4) eine Einrichtung (Fig. 12, 13) enthält, die den Betrieb des ersten Speichers (3) in der Weise steuert, daß bei der Datenübertragung von dem ersten Speicher (3) an den zweiten Speicher (5) mehrere Mehrbitdaten (R, G, B) aus dem ersten Speicher (3) zur Über­ tragung an den zweiten Speicher (5) ausgelesen werden, wobei in die Speicherzellen (MC), in denen die ausgelesenen Mehr­ bitdaten gespeichert werden, ein Anfangswert (CLEAR DATA) geschrieben wird, woraufhin die nächsten Mehrbitdaten ausge­ lesen werden.

10. Bildaufbereitungssystem nach Anspruch 9, dadurch gekenn­ zeichnet, daß
die mehreren Speicherzellen (MC) in mehreren Zeilen und in mehreren Spalten angeordnet sind,
der erste Speicher (3) mehrere Wortleitungen (WL) ent­ hält, die entsprechend den mehreren Zeilen vorgesehen sind, und mehrere Bitleitungen (BLP) enthält, die entsprechend den mehreren Spalten vorgesehen sind, wobei beim Aktivieren einer Wortleitung der mehreren Wortleitungen (WL) gemäß der Steue­ rung der Speichersteuereinheit (4) die Mehrbitdaten (/PAGE) aus den an die aktivierte Wortleitung angeschlossenen Spei­ cherzellen (MC) ausgelesen werden, und
die Speichersteuereinheit (4) eine Einrichtung (Fig. 12, 13) zum Schreiben des Anfangswerts in die Speicherzellen (MC) enthält, deren Mehrbitdaten (/PAGE) ausgelesen werden, bevor die aktivierte Wortleitung deaktiviert wird.

11. Bildaufbereitungssystem nach Anspruch 1, gekennzeichnet durch eine Speichersteuerschaltung (4) zum Steuern der Opera­ tionen des ersten Speichers (3) und des zweiten Speichers (5), wobei die Speichersteuerschaltung (4) eine Einrichtung (Fig. 9) zum Ausführen der Ausgabe der Daten aus dem zweiten Speicher (5) auf die Anzeigeeinheit (20) und zum verschach­ telten Schreiben der Pixeldaten (PX) aus dem ersten Speicher (3) in den zweiten Speicher (5) enthält.

12. Bildaufbereitungssystem nach Anspruch 11, dadurch gekenn­ zeichnet, daß die Speichersteuerschaltung (4) eine Einrich­ tung (Fig. 9) enthält, um das Schreiben der Pixeldaten (PX) für einen nächsten Bildschirm in den zweiten Speicher (5) in einem V-Austasten, das eine vertikale Austastzeitdauer des Bildschirms der Anzeigeeinheit (20) bei der Datenübertragung von dem zweiten Speicher (5) an die Anzeigeeinheit (20) re­ präsentiert, abzuschließen.

13. Bildaufbereitungsvorrichtung, mit:
einer Bildaufbereitungsoperations-Schaltungsanordnung (2) zum Ausführen einer Operation zum Erzeugen mehrerer Pixelda­ ten (PX), die mehreren Pixeln entsprechen, die einen Bild­ schirm bilden, wobei die Pixeldaten (PX) jeweils Dreifarbin­ formationen (R, G, B) für Rot, Grün und Blau und α-Wert-In­ formationen, die die Transparenz des entsprechenden Pixels repräsentieren, enthält;
einem ersten Speicher (3) zum Speichern der mehreren von der Bildaufbereitungsoperations-Schaltungsanordnung (2) aus­ gegebenen Pixeldaten (PX); und
einer Übertragungsschaltung (12), die zum Erhalten der Übertragungsdaten aus den mehreren Pixeldaten (PX) mit Aus­ nahme der vorgeschriebenen Daten und zum Übertragen der Über­ tragungsdaten an einen zweiten Speicher (5) an den ersten Speicher (3) angeschlossen ist, wobei die vorgeschriebenen Daten wenigstens die α-Wert-Informationen von den jeweiligen mehreren Pixeldaten (PX) enthalten.

14. Bildaufbereitungsvorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die vorgeschriebenen Daten jeweilige An­ teile von Bits enthalten, die das Rot, das Grün und das Blau von den Dreifarbinformationen der jeweiligen Pixeldaten (PX) repräsentieren.

15. Bildaufbereitungsvorrichtung nach Anspruch 13, gekennzeichnet durch:
einen ersten Bus (15), der an die Bildaufbereitungsoperations-Schaltungsanordnung (2) und an den ersten Speicher (3) angeschlossen ist und die mehreren Pixeldaten (PX) überträgt, wobei die Bildaufbereitungsopera­ tions-Schaltungsanordnung (2) über den ersten Bus (15) Daten von dem ersten Speicher (3) empfängt und mit den empfangenen Daten die Operation ausführt, und
einen zweiten Bus (16), der an die Übertragungsschaltung (12) und an den zweiten Speicher (5) angeschlossen ist und die Übertragungsdaten überträgt, wobei die Busbreite des zweiten Busses (16) kleiner als die des ersten Busses (15) ist.

16. Bildaufbereitungsvorrichtung nach Anspruch 15, dadurch gekennzeichnet, daß die Übertragungsschaltung (12) enthält:
einen dritten Bus (55), dessen Busbreite größer als die des zweiten Busses (16) ist, und
eine Auswahleinrichtung (51; 60) mit einem Eingang, der an den dritten Bus (55) angeschlossen ist, und mit einem Aus­ gang, der an den zweiten Bus (16) angeschlossen ist, wobei die Auswahleinrichtung einen Teil der Bits, die den dritten Bus (55) bilden, auswählt und den ausgewählten Teil der Bits mit dem zweiten Bus (16) verbindet.

17. Bildaufbereitungsvorrichtung nach Anspruch 13, mit:
einem Bus, der die Übertragungsdaten zu dem zweiten Spei­ cher (5) überträgt; und
einem Pufferspeicher (13), der die auf den Bus übertrage­ nen Daten speichert und zur Anzeige eines Bildes an eine An­ zeigeeinheit (20) ausgibt, wobei
die Übertragungsschaltung (12) eine Schalt-Schaltung (52) zum wahlweisen Bilden eines ersten Signalwegs zum Anlegen der Übertragungsdaten an den Bus und eines zweiten Signalwegs zum Anlegen der auf dem Bus übertragenen Daten an den Pufferspei­ cher (13) enthält.

18. Bildaufbereitungsvorrichtung nach Anspruch 17, gekennzeichnet durch eine Steuerschaltung (4), die die Schalt-Schaltung (52) in der Weise steuert, daß abwechselnd eine Übertragungsoperation der Daten in bezug auf ein Bild über den zweiten Signalweg und eine Übertragungsoperation der Daten in bezug auf ein nächstes Bild über den ersten Signal­ weg ausgeführt werden.

19. Bildaufbereitungsvorrichtung nach Anspruch 13, gekennzeichnet durch eine Speichersteuerschaltung (4), die ein Austastsignal empfängt, das einen Austastzeitraum angibt, in dem das Abtasten einer Abtastzeile bei der Anzeige eines Bildes auf einer Anzeigeeinheit (20) auf das Abtasten einer anderen Abtastzeile zurückspringt, wobei die Speichersteuer­ schaltung (4) als Antwort auf das Austastsignal eine Opera­ tion des ersten Speichers (3) steuert.

20. Bildaufbereitungsvorrichtung nach Anspruch 19, dadurch gekennzeichnet, daß der Austastzeitraum einen Zeitraum (V- Austasten) enthält, in dem das Abtasten einer Abtastzeile auf einem Bildschirm der Anzeigeeinheit (20) auf das einer weite­ ren Abtastzeile in vertikaler Richtung zurückspringt.

21. Bildaufbereitungsvorrichtung nach Anspruch 13, gekennzeichnet durch:
eine Speichersteuerschaltung (4) zum Steuern einer Opera­ tion des ersten Speichers (3), wobei
der erste Speicher (3) mehrere Speicherzellen (MC) ent­ hält, in denen jeweils die Informationen eines Bits gespei­ chert werden, und
die Speichersteuerschaltung (4) den ersten Speicher (3) in der Weise steuert, daß beim Auslesen der mehreren Pixelda­ ten (PX) aus dem ersten Speicher (3) mehrere Mehrbitdaten (PX) jeweils mit mehreren Bits aus dem ersten Speicher (3) aufeinanderfolgend ausgelesen werden, wobei in die Speicher­ zellen (MC), aus denen die jeweiligen Mehrbitdaten (PX) aus­ gelesen werden, ein Anfangswert (CLEAR DATA) geschrieben wird und daraufhin die nächsten Mehrbitdaten aus dem ersten Spei­ cher (3) ausgelesen werden.

22. Bildaufbereitungsvorrichtung nach Anspruch 21, dadurch gekennzeichnet, daß
die mehreren Speicherzellen (MC) in mehreren Zeilen und mehreren Spalten angeordnet sind,
der erste Speicher (3) mehrere Wortleitungen (WL) ent­ hält, die entsprechend den mehreren Zeilen vorgesehen sind, und mehrere Bitleitungen (BLP) enthält, die entsprechend den mehreren Spalten vorgesehen sind,
wenn eine Wortleitung der mehreren Wortleitungen (WL) gemäß der Steuerung der Speichersteuerschaltung (4) aktiviert wird, die Mehrbitdaten (PX) aus den an die aktivierte Wort­ leitung angeschlossenen Speicherzellen (MC) ausgelesen wer­ den, und
der Anfangswert in die Speicherzellen (MC) geschrieben wird, aus denen die entsprechenden Mehrbitdaten ausgelesen werden, bevor die aktivierte Wortleitung deaktiviert wird.

23. Bildaufbereitungsvorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Übertragungsschaltung (12) eine Fil­ terschaltung (90) zum Filtern der mehreren Pixeldaten (PX) mit Ausnahme der vorgeschriebenen Daten in die Übertragungs­ daten zum Umsetzen einer Pixeldichte auf dem Bildschirm der mehreren in dem ersten Speicher (3) gespeicherten Pixeldaten (PX) enthält.

24. Verfahren zum Aufbereiten eines Bildes, mit den folgenden Schritten:
Erzeugen mehrerer erster Pixeldaten (PX) entsprechend mehreren Pixeln, die einen Bildschirm bilden, wobei die je­ weiligen ersten Pixeldaten (PX) Dreifarbinformationen für Rot, Grün und Blau (R, G, B) und α-Wert-Informationen, die die Durchsichtigkeit des entsprechenden Pixels repräsentie­ ren, enthalten;
Speichern der mehreren ersten Pixeldaten (PX) in einem ersten Speicher (3);
Übertragen der ersten Übertragungsdaten über einen Daten­ bus zu einem zweiten Speicher (5), wobei die ersten Übertra­ gungsdaten von den mehreren ersten Pixeldaten (PX) mit Aus­ nahme wenigstens der α-Wert-Informationen der jeweiligen er­ sten Pixeldaten (PX) erhalten werden;
Speichern der ersten Übertragungsdaten in dem zweiten Speicher (5); und
Übertragen der ersten Übertragungsdaten von dem zweiten Speicher (5) zu einer Anzeigeeinheit (20) zum Anzeigen eines Bildes.

25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß die ersten Übertragungsdaten von den mehreren ersten Pixelda­ ten (PX) mit Ausnahme der jeweiligen Teile der Bits, die das Rot, Grün und Blau der jeweiligen ersten Pixeldaten (PX) re­ präsentieren, erhalten wurden.

26. Verfahren nach Anspruch 24, gekennzeichnet durch die fol­ genden Schritte:
Erzeugen mehrerer zweiter Pixeldaten (PX) entsprechend den mehreren Pixeln, die einen weiteren Bildschirm bilden, wobei die jeweiligen zweiten Pixeldaten (PX) Dreifarbinforma­ tionen für Rot, Grün und Blau und α-Wert-Informationen, die die Durchsichtigkeit des entsprechenden Pixels repräsentie­ ren, enthalten;
Speichern der mehreren zweiten Pixeldaten (PX) in dem ersten Speicher (3); und
Übertragen der zweiten Übertragungsdaten über den Daten­ bus zu dem zweiten Speicher (5), wobei die zweiten Übertra­ gungsdaten aus den mehreren zweiten Pixeldaten (PX) mit Aus­ nahme wenigstens der α-Wert-Informationen jedes der zweiten Pixeldaten (PX) erhalten werden, wobei
auf dem Datenbus abwechselnd eine Operation zum Übertra­ gen der zweiten Übertragungsdaten und eine Operation zum Übertragen der ersten Übertragungsdaten ausgeführt werden.

27. Verfahren nach Anspruch 24, gekennzeichnet durch die fol­ genden Schritte:
Erzeugen mehrerer zweiter Pixeldaten (PX) entsprechend mehreren Pixeln, die einen weiteren Bildschirm bilden, wobei die jeweiligen zweiten Pixeldaten (PX) Dreifarbinformationen für Rot, Grün und Blau und α-Wert-Informationen, die die Durchsichtigkeit des entsprechenden Pixels repräsentieren, enthalten;
Speichern der mehreren zweiten Pixeldaten (PX) in dem er­ sten Speicher (3); und
Übertragen der zweiten Übertragungsdaten über einen weiteren Datenbus zu dem zweiten Speicher (5) wenigstens pa­ rallel zur Übertragung der ersten Übertragungsdaten zu dem zweiten Speicher (5), wobei die zweiten Übertragungsdaten aus den mehreren Pixeldaten (PX) mit Ausnahme wenigstens der α- Wert-Informationen der jeweiligen zweiten Pixeldaten (PX) erhalten werden.

28. Verfahren nach Anspruch 24, gekennzeichnet durch die fol­ genden Schritte:
Erzeugen mehrerer zweiter Pixeldaten (PX) entsprechend mehreren Pixeln, die einen weiteren Bildschirm bilden, wobei die jeweiligen zweiten Pixeldaten (PX) Dreifarbinformationen für Rot, Grün und Blau und α-Wert-Informationen, die die Durchsichtigkeit des entsprechenden Pixels repräsentieren, enthalten;
Speichern der mehreren zweiten Pixeldaten (PX) in dem ersten Speicher (3); und
Übertragen der zweiten Übertragungsdaten zu dem zweiten Speicher (5) während eines Austastzeitraums, in dem die Über­ tragung der ersten Pixeldaten (PX) zu der Anzeigeeinheit (20) zum Zurückspringen des Abtastens einer Abtastzeile auf das einer weiteren Abtastzeile anhält, wobei die zweiten Übertra­ gungsdaten aus den mehreren zweiten Pixeldaten (PX) mit Aus­ nahme wenigstens der α-Wert-Informationen der jeweiligen zweiten Pixeldaten (PX) erhalten werden.